一种自举开关电路的制作方法

1.本发明涉及集成电路技术领域，特别是涉及一种自举开关电路。


背景技术：

2.自举开关电路是高精度模数转换器的输入级常用的开关技术，它可以减少采样系统的非线性。图5是一种传统的自举开关采样电路，包括倍增电压电路和开关电路两部分，倍增电压先使得c1和c2上下极板两端电压充至vdd，之后c1和c2的下极板电压在0和vdd之间跳变，c1上极板电压则在vdd和2vdd之间跳变，并作为m3的控制信号。当clk为高时，自举电容c
boot
通过m3被充电至vdd，当clk为低时，m3，m
12
关断，c
boot
悬空，与倍增电压电路隔离。在开关控制工作过程中，当clk为高时，m
11
的栅极被m7和m
10
拉低至地，自举电容c
boot
进入保持状态，同时m8和m9关断，切断自举电容和取样开关之间的通路；当时钟clk为低时，m8和m9导通，自举电容c
boot
被接入m
11
的源极和栅极，m7和m
10
关断，切断m
11
栅极到地通路。这种开关能将输入管m
11
的导通电压增加到vdd，有效降低导通电阻且导通电压不随输入信号改变，具有较强的线性度，但是这种自举开关电路由于倍增电压电路额外增加了两个电容，面积较大，增加了芯片的成本。
3.针对上述的现有技术中存在的传统的自举开关电路有感于倍增电压额外增加了电容，面积增大，从而导致增加了芯片的成本的技术问题，目前尚未提出有效的解决方案。


技术实现要素：

4.本发明公开提供了一种自举开关电路，以至少解决现有技术中存在的传统的自举开关电路有感于倍增电压额外增加了电容，面积增大，从而导致增加了芯片的成本的技术问题。
5.根据本发明的一个方面，提供了一种自举开关电路，用于模拟转换器的输入电路，包括：与时钟连接的预充电时钟控制电路以及与预充电时钟控制电路连接的自举电压生成电路，其中预充电时钟控制电路用于产生预充电信号、保持信号以及跟随信号；自举电压生成电路用于实现电压的倍增，并且仅包括一个自举电容。
6.可选地，预充电时钟控制电路包括：延时单元、预充电信号产生电路、保持信号产生电路以及跟随信号产生电路，其中延时单元的输入端与时钟连接。
7.可选地，预充电信号产生电路包括：第一反相器、第一与门以及第二反相器，其中第一反相器的输入端与延时单元的输出端连接；第一与门的两个输入端分别与延时单元的输出端和第一反相器的输出端连接；以及第二反相器的输入端与第一与门的输出端连接，并且第二反相器的输出端与自举电压生成电路连接。
8.可选地，保持信号产生电路包括：第二与门，其中第二与门的两个输入端分别与延时单元的输入端和输出端连接，并且第二与门的输出端与自举电压生成电路连接。
9.可选地，跟随信号产生电路包括：第三反相器，其中第三反相器的输入端与延时单元的输入端连接，并且第三反相器的输出端与自举电压生成电路连接。
10.可选地，自举电压生成电路由自举电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管以及负载电容组成，其中，第四晶体管、第五晶体管、第八晶体管、第十晶体管、第十一晶体管、第十四晶体管以及第十五晶体管为pmos晶体管；以及第一晶体管、第二晶体管、第三晶体管、第六晶体管、第七晶体管、第九晶体管、第十二晶体管以及第十三晶体管为nmos晶体管。
11.可选地，第一晶体管的漏极接第二晶体管的源极和信号输入端vin，源极接第三晶体管的漏极、第九晶体管的源极和自举电容的下极板，栅极接第五晶体管的栅极、第十一晶体管的源极、第十五晶体管的漏极、第二晶体管的栅极和第七晶体管的漏极；第二晶体管漏极接负载电容到地；第三晶体管栅极接第六晶体管的栅极和第三反相器的输出端，源极接第十三晶体管的源极和第六晶体管源极和地；第四晶体管的栅极接第二与门的输出端；第五晶体管的漏极接第四晶体管的漏极；第六晶体管的栅极接第七晶体管的源极；第八晶体管源极接电源、第四晶体管和第十晶体管的源极以及第七晶体管和第十二晶体管的栅极；第九晶体管漏极接第十四晶体管和第十五晶体管的栅极以及第八晶体管的漏极，栅极接第二与门的输出端、第八晶体管和第四晶体管的栅极；第十晶体管的栅极接第二反相器的输出端；第十一晶体管的漏极接第十晶体管的漏极；第十三晶体管的栅极接第一与门的输出端；第十四晶体管漏极接第十一晶体管的栅极和第十二晶体管的漏极；以及自举电容的上极板接第五晶体管、第十四晶体管和第十五晶体管的源极。
12.从而根据本发明提供的一种自举开关电路，通过预充电时钟控制电路生成预充电信号、保持信号以及跟随信号，然后通过与之连接的自举电压生成电路实现电压的倍增。其中自举电压生成电路中只有一个自举电容c
boot
，和传统自举开关相比具有较小的电容面积，大大降低了芯片成本的技术效果。进而解决了现有技术中存在的传统的自举开关电路有感于倍增电压额外增加了电容，面积增大，从而导致增加了芯片的成本的技术问题。
13.根据下文结合附图对本发明的具体实施例的详细描述，本领域技术人员将会更加明了本发明的上述以及其他目的、优点和特征。
附图说明
14.后文将参照附图以示例性而非限制性的方式详细描述本发明的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解，这些附图未必是按比例绘制的。附图中：
15.图1是根据本发明实施例所述的自举开关电路的示意图；
16.图2是图1所示的预充电时钟控制电路的示意图；
17.图3是图1所示的自举电压生成电路的示意图；
18.图4是根据本发明实施例中的时钟逻辑用以对自举开关电路进行控制的示意图；以及
19.图5是一种传统的自举开关采样电路。
具体实施方式
20.需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相
互组合。下面将参考附图并结合实施例来详细说明本公开。
21.为了使本技术领域的人员更好地理解本公开方案，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分的实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本公开保护的范围。
22.需要说明的是，本公开的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换，以便这里描述的本公开的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
23.需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本发明的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
24.图1是根据本发明实施例所述的自举开关电路的示意图，参考图1所示，自举开关电路，用于模拟转换器的输入电路，包括：与时钟clk连接的预充电时钟控制电路10以及与预充电时钟控制电路10连接的自举电压生成电路20，其中预充电时钟控制电路10用于产生预充电信号、保持信号以及跟随信号；以及自举电压生成电路20用于实现电压的倍增，并且仅包括一个自举电容c
boot
。
25.正如背景技术中所述的，传统的开关能将导通电压增加到vdd，有效降低导通电阻且导通电压不随输入信号改变，具有较强的线性度，但是这种自举开关电路由于倍增电压电路额外增加了两个电容，面积较大，增加了芯片的成本。
26.有鉴于此，本发明实施例提供了一种自举开关电路，参考图1所示，通过预充电时钟控制电路10生成预充电信号、保持信号以及跟随信号，然后通过与之连接的自举电压生成电路20实现电压的倍增。其中自举电压生成电路20中只有一个自举电容c
boot
，和传统自举开关相比具有较小的电容面积，大大降低了芯片成本的技术效果。进而解决了现有技术中存在的传统的自举开关电路有感于倍增电压额外增加了电容，面积增大，从而导致增加了芯片的成本的技术问题。
27.可选地，预充电时钟控制电路10包括延时单元delay、预充电信号产生电路110、保持信号产生电路120以及跟随信号产生电路130，其中延时单元delay的输入端与时钟clk连接。
28.具体地，参考图2所示，预充电时钟控制电路10的一端与时钟clk连接，并且包括延时单元delay。通过预充电信号产生电路110产生预充电信号，通过保持信号产生电路120产生保持信号，通过跟随信号产生电路130产生跟随信号。从而通过预充电时钟控制电路10上述设置，产生用于实现电压倍增的预充电信号、保持信号以及跟随信号。
29.可选地，参考图2所示，预充电信号产生电路110包括：第一反相器inv1、第一与门and1以及第二反相器inv2，其中第一反相器inv1的输入端与延时单元delay的输出端连接；
第一与门and1的两个输入端分别与延时单元delay的输出端和第一反相器inv1的输出端连接；以及第二反相器inv2的输入端与第一与门and1的输出端连接，并且第二反相器inv2的输出端与自举电压生成电路20连接。从而通过上述设置实现预充电信号的产生。
30.可选地，参考图2所示，保持信号产生电路120包括：第二与门and2，其中第二与门and2的两个输入端分别与延时单元delay的输入端和输出端连接，并且第二与门and2的输出端与自举电压生成电路20连接。从而通过上述设置实现保持信号的产生。
31.可选地，参考图2所示，跟随信号产生电路130包括：第三反相器inv3，其中第三反相器inv3的输入端与延时单元delay的输入端连接，并且第三反相器inv3的输出端与自举电压生成电路20连接。从而通过上述设置实现跟随信号的产生。
32.可选地，参考图3所示，自举电压生成电路20由自举电容c
boot
、第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7、第八晶体管m8、第九晶体管m9、第十晶体管m
10
、第十一晶体管m
11
、第十二晶体管m
12
、第十三晶体管m
13
、第十四晶体管m
14
、第十五晶体管m
15
以及负载电容c
load
组成，其中，第四晶体管m4、第五晶体管m5、第八晶体管m8、第十晶体管m
10
、第十一晶体管m
11
、第十四晶体管m
14
以及第十五晶体管m15为pmos晶体管；以及第一晶体管m1、第二晶体管m2、第三晶体管m3、第六晶体管m6、第七晶体管m7、第九晶体管m9、第十二晶体管m
12
以及第十三晶体管m
13
为nmos晶体管。通过上述设置，自举电压生成电路实现电压倍增的效果。
33.此外，参考图3所示，自举电压生成电路20还可以由充电电路、保持信号电路以及跟随信号电路组成。其中预充电电压电路，用于产生预充电电压的电路，预充电电压电路包括两个控制信号晶体管(第十晶体管m
10
和第十三晶体管m
13
)和电压产生晶体管(第十一晶体管m
11
和第十二晶体管m
12
)。保持信号电路，其包括控制信号开关(第三晶体管m3和第六晶体管m6)和一个自举电容c
boot
，控制信号开关用于控制电路处于保持状态，自举电容用于保存自举电压。跟随信号电路，其包括取样开关(第一晶体管m1)，和跟随/保持控制开关(第四晶体管m4、第八晶体管m8以及第九晶体管m9)，取样开关用于接收输入电压信号和栅极电压信号，跟随/保持控制开关用于控制自举电容的工作状态。
34.可选地，参考图3所示，第一晶体管m1的漏极接第二晶体管m2的源极和信号输入端vin，源极接第三晶体管m3的漏极、第九晶体管m9的源极和自举电容c
boot
的下极板，栅极接第五晶体管m5的栅极、第十一晶体管m
11
的源极、第十五晶体管m
15
的漏极、第二晶体管m2的栅极和第七晶体管m7的漏极；第二晶体管m2漏极接负载电容c
load
到地；第三晶体管m3栅极接第六晶体管m6的栅极和第三反相器inv3的输出端，源极接第十三晶体管m
13
的源极和第六晶体管m6源极和地；第四晶体管m4的栅极接第二与门and2的输出端；第五晶体管m5的漏极接第四晶体管m4的漏极；第六晶体管m6的漏极接第七晶体管m7的源极；第八晶体管m8源极接电源vdd、第四晶体管m4和第十晶体管m
10
的源极以及第七晶体管m7和第十二晶体管m
12
的栅极；第九晶体管m9漏极接第十四晶体管m
14
和第十五晶体管m
15
的栅极以及第八晶体管m8的漏极，栅极接第二与门and2的输出端、第八晶体管m8和第四晶体管m4的栅极；第十晶体管m
10
的栅极接第二反相器inv2的输出端；第十一晶体管m
11
的漏极接第十晶体管m
10
的漏极；第十三晶体管m
13
的栅极接第一与门and1的输出端；第十四晶体管m
14
漏极接第十一晶体管m
11
的栅极和第十二晶体管m
12
的漏极；以及自举电容c
boot
的上极板接第五晶体管m5、第十四晶体管m
14
和第十五晶体管m
15
的源极。通过上述连接，自举电压生成电路实现电压倍增的效果。
35.此外，参考图4所示，示出了时钟逻辑用以对自举开关电路进行控制的示意图，在信号保持阶段，hld信号为高，trk信号和prech信号为低，m6、m7和m8导通，m1和m2的栅极被拉低，m
15
的栅极拉高，m1、m2和m
15
关断，m3、m4、m5导通，cboot上极板被充电至vdd；随后在预充电阶段，prech信号为高，prech_b信号为低，hld信号和trk信号为低和m
10
、m
11
、m
12
、m
13
均导通，m1和m2的栅极被拉高至vdd；随后在跟随阶段，trk信号为高，hld信号和prech信号为低，m9导通，m
14
和m
15
的源栅电压为自举电容cboot上的保持电压vdd，m
14
和m
15
导通，使得m5和m
11
的栅源电压时钟为0，m5和m
11
保持关断状态，cboot上极板处于高阻环境，m1和m2的栅源电压继续保持自举电容cboot两个极板之间的电压vdd，当有输入电压vin时，m2的栅极电压上升至vdd vin，m2的栅源电压保持vdd不变，输入开关管m2具有较高线性度。从而本发明电路中只有一个开关保持电容，和传统自举开关相比具有较小的电容面积，降低了芯片的成本。
36.从而根据本发明实施例，提供了一种自举开关电路，通过预充电时钟控制电路10生成预充电信号、保持信号以及跟随信号，然后通过与之连接的自举电压生成电路20实现电压的倍增。其中自举电压生成电路20中只有一个自举电容c
boot
，和传统自举开关相比具有较小的电容面积，大大降低了芯片成本的技术效果。进而解决了现有技术中存在的传统的自举开关电路有感于倍增电压额外增加了电容，面积增大，从而导致增加了芯片的成本的技术问题。
37.此外，tws产品的趋势是应用更高性能更小面积的语音编解码芯片来支撑愈加激烈的市场竞争。编解码芯片中的模数转换模块的工作特性直接决定了芯片的语音保真度和主动降噪模块的性能，高线性度低面积成本的自举开关电路被设计用于此模块的输入级，并且可在28nm互补金属氧化物半导体(cmos)工工艺中实现。
38.除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
39.为了便于描述，在这里可以使用空间相对术语，如“在
……
之上”、“在
……
上方”、“在
……
上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在
……
上方”可以包括“在
……
上方”和“在
……
下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
40.在本公开的描述中，需要理解的是，方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，在未作相反说明的情况下，这些方位词并不指示
和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本公开保护范围的限制；方位词“内、外”是指相对于各部件本身的轮廓的内外。
41.以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。