一种锁相环校准电路、校准方法以及一种压控振荡器与流程

1.本发明涉及电力电子技术领域，特别涉及一种锁相环校准电路、一种压控振荡器以及一种锁相环的校准方法。


背景技术：

2.锁相环校准电路被广泛应用于各种设备的时钟校准场景中。在现有技术中，传统的锁相环校准电路会一直处于导通状态，并连续不断地对锁相环的输出电压进行校准。显然，这样的设置方式就会极大的增加锁相环校准电路所需要的功耗量。但是，随着集成电路的不断发展，对于各种设备的低功耗要求越来越高。因此，如何降低锁相环校准电路的功耗量，是本领域技术人员亟待解决的技术问题。


技术实现要素：

3.有鉴于此，本发明的目的在于提供一种锁相环的校准电路、一种压控振荡器以及一种锁相环的校准方法，以降低锁相环校准电路所需要的功耗量。
4.其具体方案如下：
5.一种锁相环校准电路，包括：
6.锁相环；
7.偏置转换模块，用于根据所述锁相环中电荷泵的目标输出信号和校准模块的输出信号生成目标监测信号；
8.所述校准模块，用于对所述目标输出信号和所述目标监测信号进行比较，得到目标比较信号，并利用所述目标比较信号对所述锁相环的导通状态进行控制，以使所述目标输出信号保持在预设范围之内。
9.优选的，所述校准模块包括：
10.动态比较锁存器，用于对所述目标输出信号和所述目标监测信号进行比较，得到比较输出信号；
11.信号触发模块，用于产生目标时钟信号，并和所述动态比较锁存器所输出的所述比较输出信号共同作用产生用于对所述锁相环进行关断或导通的使能信号；
12.sar adc，用于根据所述目标时钟信号对所述动态比较锁存器所输出的所述比较输出信号进行采样，以得到对所述偏置转换模块进行控制的数字控制信号。
13.优选的，所述动态比较锁存器包括：
14.动态比较器，用于对所述目标输出信号和所述目标监测信号进行比较，得到所述比较输出信号；
15.锁存器，用于对所述比较输出信号进行锁存。
16.优选的，所述动态比较器包括：第一nmos管、第二nmos管、第三nmos管、第一pmos管、第二pmos管和第三pmos管；
17.其中，所述第一pmos管的源极和所述第二pmos管的源极相连，所述第一pmos管的
漏极分别与所述第三pmos管的漏极和所述第一nmos管的漏极相连，所述第二pmos管的漏极分别与所述第三pmos管的源极和所述第二nmos管的漏极相连，所述第一nmos管的源极和所述第二nmos管的源极均与所述第三nmos管的漏极相连，所述第三nmos管的源极接地；
18.相应的，所述第一pmos管的栅极、所述第二pmos管的栅极、所述第三pmos管的栅极和所述第三nmos管的栅极均用于接收目标时钟信号；所述第一nmos管的栅极用于接收所述目标监测信号，所述第二nmos管的栅极用于接收所述目标输出信号。
19.优选的，所述锁存器包括：第一反相器、第二反相器、第四pmos管、第五pmos管、第六pmos管、第七pmos管、第四nmos管、第五nmos管、第六nmos管、第七nmos管、第八nmos管和第九nmos管；
20.其中，所述第五pmos管的源极和所述第七pmos管的源极均与所述第四pmos管的漏极相连，所述第五pmos管的栅极与所述第六pmos管的漏极相连，所述第七pmos管的栅极与所述第六pmos管的源极相连，所述第五pmos管的漏极分别与所述第一反相器的输入端、所述第四nmos管的漏极、所述第五nmos管的漏极和所述第六nmos管的漏极相连，所述第七pmos管的漏极分别与所述第二反相器的输入端、所述第七nmos管的漏极、所述第八nmos管的漏极和所述第九nmos管的漏极相连，所述第四nmos管的源极、所述第五nmos管的源极、所述第六nmos管的源极、所述第七nmos管的源极、所述第八nmos管的源极和所述第九nmos管的源极均接地；所述第五pmos管的漏极和所述第六nmos管的漏极之间的连接线分别与所述第七pmos管的栅极和所述第七nmos管的栅极相连，所述第七pmos管的漏极和所述第七nmos管的漏极之间的连接线分别与所述第五pmos管的栅极和所述第六nmos管的栅极相连；
21.相应的，所述第四pmos管的栅极、所述第六pmos管的栅极、所述第四nmos管的栅极和所述第九nmos管的栅极均用于接收所述目标时钟信号的取反时钟信号；所述第一反相器和所述第二反相器的输出端均用于输出所述目标比较信号。
22.优选的，所述sar adc包括：n个第一d触发器、n个第二d触发器、n 1个反相器、与非门以及第三d触发器；
23.其中，第i个第一d触发器的输出端分别与第i个反相器的输入端和第i个第二d触发器的时钟触发端相连，第i个反相器的输出端和第i 1个第一d触发器的d输入端相连，第n个第一d触发器的输出端与第n个反相器的输入端相连，第n个反相器的输出端与所述与非门的一个输入端相连，所述与非门的输出端与所述第三d触发器的d输入端相连，第n 1个反相器的输入端用于接收目标触发信号，所述第n 1个反相器的输出端分别与各个第一d触发器的时钟触发端相连；i个第二触发器的d触发端均用于接收所述比较输出信号，i个第二d触发器的输出端均用于输出所述校准模块的输出信号；n＞1，1≤i≤n-1；
24.相应的，所述sar adc还具有pre_select端口、force_cal端口、spare端口以及用于接收外部寄存器触发信号的寄存器端口。
25.相应的，本发明还公开了一种压控振荡器，包括如前述所公开的一种锁相环校准电路。
26.相应的，本发明还公开了一种锁相环的校准方法，应用于锁相环的校准模块，包括：
27.获取所述锁相环中电荷泵的目标输出信号，并获取偏置转换模块所输出的目标监测信号；其中，所述偏置转换模块能够根据所述校准模块的输出信号和所述目标输出信号
生成所述目标监测信号；
28.对所述目标输出信号和所述目标监测信号进行比较，得到目标比较信号，并利用所述目标比较信号对所述锁相环的导通状态进行控制，以使所述目标输出信号保持在预设范围之内。
29.可见，在本发明所提供的锁相环校准电路中，设置有锁相环、偏置转换模块和校准模块，该电路可以根据锁相环中电荷泵的目标输出信号和校准模块的输出信号生成目标监测信号，然后通过校准模块对目标输出信号和目标监测信号进行比较，得到目标比较信号，并利用目标比较信号对锁相环的导通状态进行控制，从而使得锁相环中电荷泵的目标输出信号能够保持在预设范围之内。相较于现有技术而言，由于该电路能够根据锁相环中电荷泵的目标输出信号对锁相环的导通状态进行控制，这样就可以避免锁相环一直处于导通状态，由此就可以显著降低锁相环校准电路所需要的功耗量。相应的，本发明所提供的一种压控振荡器以及一种锁相环的校准方法同样具有上述有益效果。
附图说明
30.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
31.图1为本发明实施例所提供的一种锁相环校准电路的结构图；
32.图2为本发明实施例所提供的一种校准模块的结构图；
33.图3为本发明实施例所提供的一种动态比较器的结构图；
34.图4为本发明实施例所提供的一种锁存器的结构图；
35.图5为本发明实施例所提供的一种sar adc的结构图。
具体实施方式
36.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
37.请参见图1，图1为本发明实施例所提供的一种锁相环校准电路的结构图，该锁相环校准电路包括：
38.锁相环；
39.偏置转换模块，用于根据锁相环中电荷泵的目标输出信号和校准模块的输出信号生成目标监测信号；
40.校准模块，用于对目标输出信号和目标监测信号进行比较，得到目标比较信号，并利用目标比较信号对锁相环的导通状态进行控制，以使目标输出信号保持在预设范围之内。
41.在本实施例中，提供了一种锁相环校准电路，利用该电路对锁相环的输出信号进行校准，可以减少校准电路所需要的功耗量。在该锁相环校准电路中是设置有锁相环、偏置
转换模块和校准模块。由于锁相环和偏置转换模块为现有技术中较为常见的功能模块，所以，在此对锁相环和偏置转换模块不作详细介绍。
42.当锁相环将电荷泵的目标输出信号vim发送至偏置转换模块时，偏置转换模块也会接收校准模块所输出的数字控制信号cal_out《n:1》，在此情况下，偏置转换模块就会通过其内部的电流镜使电荷泵的目标输出信号vim与校准模块的输出信号保持一致。在此设置机制下，偏置转换模块就会根据锁相环中电荷泵的目标输出信号vim以及校准模块所输出的数字控制信号cal_out《n:1》生成目标监测信号vip，其中，目标监测信号vip的作用就是为了使得电荷泵的目标输出信号能够和校准模块的输出信号保持一致。
43.由于校准模块会实时监测锁相环中电荷泵的目标输出信号vim，所以，当偏置转换模块将目标监测信号vip发送至校准模块时，校准模块就会对电荷泵的目标输出信号vim和偏置转换模块所输出的目标监测信号vip进行比较，得到相应的目标比较信号。
44.可以理解的是，因为电荷泵的目标输出信号vim和偏置转换模块所产生的目标监测信号vip均为动态变化的信号，所以，目标比较信号也会对应有多种比较结果。具体的，如果目标输出信号vim小于目标监测信号vip时，校准模块就会输出使能信号en_pll将锁相环关断；如果目标输出信号vim大于或等于目标监测信号vip时，校准模块就会输出数字控制信号cal_out《n:1》对锁相环进行校准，并使得锁相环中电荷泵的目标输出信号可以保持在预设范围之内。
45.需要说明的是，因为锁相环中电荷泵的作用是为了对压控振荡器提供稳定的驱动电压，所以，电荷泵输出信号的预设范围应以电荷泵能够为压控振荡器提供稳定的驱动电压进行设定，由于该操作为本领域技术人员所熟知的内容，此处不作具体赘述。
46.相较于现有技术而言，由于该电路能够根据锁相环中电荷泵的目标输出信号对锁相环的导通状态进行控制，这样就可以避免锁相环一直处于导通状态，由此就可以显著降低锁相环校准电路所需要的功耗量。
47.可见，在本实施例所提供的锁相环校准电路中，设置有锁相环、偏置转换模块和校准模块，该电路可以根据锁相环中电荷泵的目标输出信号和校准模块的输出信号生成目标监测信号，然后通过校准模块对目标输出信号和目标监测信号进行比较，得到目标比较信号，并利用目标比较信号对锁相环的导通状态进行控制，从而使得锁相环中电荷泵的目标输出信号能够保持在预设范围之内。相较于现有技术而言，由于该电路能够根据锁相环中电荷泵的目标输出信号对锁相环的导通状态进行控制，这样就可以避免锁相环一直处于导通状态，由此就可以显著降低锁相环校准电路所需要的功耗量。
48.基于上述实施例，本实施例对技术方案作进一步的说明与优化，请参见图2，图2为本发明实施例所提供的一种校准模块的结构图。作为一种优选的实施方式，校准模块包括：
49.动态比较锁存器，用于对目标输出信号和目标监测信号进行比较，得到比较输出信号；
50.信号触发模块，用于产生目标时钟信号，并和动态比较锁存器所输出的比较输出信号共同作用产生用于对锁相环进行关断或导通的使能信号；
51.sar adc，用于根据目标时钟信号对动态比较锁存器所输出的比较输出信号进行采样，以得到对偏置转换模块进行控制的数字控制信号。
52.在本实施例所提供的校准模块中，可以利用动态比较锁存器对锁相环中电荷泵的
目标输出信号vim和偏置转换模块所输出的目标监测信号vip进行动态比较，得到比较输出信号。当动态比较锁存器输出比较输出信号时，动态比较锁存器会与信号触发模块所产生的目标时钟信号clk共同作用，从而产生用于对锁相环进行关断或导通的使能信号en_pll。
53.其中，动态比较锁存器所输出的比较输出信号包括模拟信号vop和vom。当目标输出信号vim大于目标监测信号vip时，vom会一直处于高电平状态，此时vop就会输出与目标时钟信号clk相一致的信号。在此情况下，使能信号en_pll会输出高电平来控制锁相环导通；当目标输出信号vim小于目标监测信号vip时，vop会一直处于高电平状态，此时vom就会输出与目标时钟信号clk相一致的信号。在此情况下，使能信号en_pll会输出低电平来关断锁相环。
54.当目标输出信号vim大于目标监测信号vip时，sar adc(逐次逼近寄存器型模数转换器)会根据信号触发模块所产生的目标时钟信号clk对动态比较锁存器所输出的比较输出信号进行采样，并由此得到用于对偏置转换模块进行控制的数字控制信号cal_out《n:1》。其中，数字控制信号cal_out《n:1》会与电荷泵的目标输出信号vim共同作用，从而使得偏置转换模块生成目标监测信号vip。
55.具体的，为了实现动态比较锁存器的功能，可以在动态比较锁存器中设置动态比较器和锁存器，其中，动态比较器，用于对目标输出信号vim和目标监测信号vip进行比较，得到比较输出信号；而锁存器，用于对比较输出信号进行锁存。
56.请参见图3，图3为本发明实施例所提供的一种动态比较器的结构图，作为一种优选的实施方式，动态比较器包括：第一nmos管n1、第二nmos管n2、第三nmos管n3、第一pmos管p1、第二pmos管p2和第三pmos管p3；
57.其中，第一pmos管p1的源极和第二pmos管p2的源极相连，第一pmos管p1的漏极分别与第三pmos管p3的漏极和第一nmos管n1的漏极相连，第二pmos管p2的漏极分别与第三pmos管p3的源极和第二nmos管n2的漏极相连，第一nmos管n1的源极和第二nmos管n2的源极均与第三nmos管n3的漏极相连，第三nmos管n3的源极接地；
58.相应的，第一pmos管p1的栅极、第二pmos管p2的栅极、第三pmos管p3的栅极和第三nmos管n3的栅极均用于接收目标时钟信号clk；第一nmos管n1的栅极用于接收目标监测信号vip，第二nmos管n2的栅极用于接收目标输出信号vim。
59.在本实施例中，是提供了一种动态比较器的具体结构图，利用该动态比较器可以对锁相环中电荷泵的目标输出信号vim和偏置转换模块所输出的目标监测信号vip进行动态比较。
60.相应的，本实施例还提供了一种用于对动态比较器所输出的比较输出信号进行锁存的锁存器。请参见图4，图4为本发明实施例所提供的一种锁存器的结构图，作为一种优选的实施方式，锁存器包括：第一反相器i1、第二反相器i2、第四pmos管p4、第五pmos管p5、第六pmos管p6、第七pmos管p7、第四nmos管n4、第五nmos管n5、第六nmos管n6、第七nmos管n7、第八nmos管n8和第九nmos管n9；
61.其中，第五pmos管p5的源极和第七pmos管p7的源极均与第四pmos管p4的漏极相连，第五pmos管p5的栅极与第六pmos管p6的漏极相连，第七pmos管p7的栅极与第六pmos管p6的源极相连，第五pmos管p5的漏极分别与第一反相器i1的输入端、第四nmos管n4的漏极、第五nmos管n5的漏极和第六nmos管n6的漏极相连，第七pmos管p7的漏极分别与第二反相器
i2的输入端、第七nmos管n7的漏极、第八nmos管n8的漏极和第九nmos管n9的漏极相连，第四nmos管n4的源极、第五nmos管n5的源极、第六nmos管n6的源极、第七nmos管n7的源极、第八nmos管n8的源极和第九nmos管n9的源极均接地；第五pmos管p5的漏极和第六nmos管n6的漏极之间的连接线分别与第七pmos管p7的栅极和第七nmos管n7的栅极相连，第七pmos管p7的漏极和第七nmos管n7的漏极之间的连接线分别与第五pmos管p5的栅极和第六nmos管n6的栅极相连；
62.相应的，第四pmos管p4的栅极、第六pmos管p6的栅极、第四nmos管n4的栅极和第九nmos管n9的栅极均用于接收目标时钟信号clk的取反时钟信号clk_n；第一反相器i1和第二反相器i2的输出端均用于输出目标比较信号。
63.请参见图5，图5为本发明实施例所提供的一种sar adc的结构图。作为一种优选的实施方式，sar adc包括：n个第一d触发器dff1、n个第二d触发器dff2、n 1个反相器、与非门以及第三d触发器dff3；
64.其中，第i个第一d触发器dff1的输出端分别与第i个反相器的输入端和第i个第二d触发器dff2的时钟触发端相连，第i个反相器的输出端和第i 1个第一d触发器dff1的d输入端相连，第n个第一d触发器dff1的输出端与第n个反相器的输入端相连，第n个反相器的输出端与与非门的一个输入端相连，与非门的输出端与第三d触发器dff3的d输入端相连，第n 1个反相器的输入端用于接收目标触发信号，第n 1个反相器的输出端分别与各个第一d触发器dff1的时钟触发端相连；i个第二触发器的d触发端均用于接收比较输出信号，i个第二d触发器dff2的输出端均用于输出校准模块的输出信号；n＞1，1≤i≤n-1；
65.相应的，sar adc还具有pre_select端口、force_cal端口、spare端口以及用于接收外部寄存器触发信号的寄存器端口。
66.在本实施例中，是提供了一种sar adc的具体设置结构，在该sar adc中还设置有pre_select端口、force_cal端口、spare端口以及用于接收外部寄存器触发信号的寄存器端口register《n:1》。其中，pre_select端口用于接收预选择信号pre_select，force_cal端口用于接收强制执行信号force_cal，spare端口用于接收切换信号spare，寄存器端口用于接收外部寄存器所提供的寄存器信号register《n:1》。
67.结合图1至图5，本实施例对锁相环校准电路的工作原理进行详细说明。当pre_select＝1且force_cal＝0时，sar adc会接收校准模块所输出的数字控制信号cal_out《n:1》；当pre_select＝1且force_cal＝1，或者pre_select＝0且force_cal＝1，或者pre_select＝0且force_cal＝0时，sar adc会接收外部寄存器register《n:1》所触发的控制信号。当pre_select＝1且force_cal＝0时，校准模块的校准过程如下：
68.根据预先所设置好的规则，当spare处于上升沿(或者下降沿)时，如图3所示的动态比较器会对锁相环中电荷泵的目标输出信号vim和偏置转换模块所输出的目标监测信号vip进行动态比较，并输出比较结果vm1和vp1；当动态比较器将vm1和vp1输入至如图4所示的锁存器时，锁存器会根据动态比较器的输出结果以及目标时钟信号clk对动态比较器所输出的信号进行采集或保持。
69.可以理解的是，因为目标输出信号vim和目标监测信号vip均为动态变化的信号，所以，目标输出信号vim和目标监测信号vip在目标时钟信号clk的触发下会有两种比较结果。也即，动态比较锁存器所输出的比较输出信号包括模拟信号vop和vom。
70.具体的，当目标输出信号vim大于目标监测信号vip时，vom会一直处于高电平状态，此时vop就会输出与目标时钟信号clk相一致的信号；当目标输出信号vim小于目标监测信号vip时，vop会一直处于高电平状态，此时vom就会输出与目标时钟信号clk相一致的信号。并且，当目标时钟信号clk为高电平时，锁存器就会进入数据采集状态；当目标时钟信号clk为低电平时，锁存器就会进入保持状态。
71.当如图5所示的sar adc进入采样阶段时，rst信号会把第一d触发器dff1_1的输出置为1，并将其余的第一d触发器dff1_2至dff1_n的输出置为0，在此情况下，第二d触发器dff2_1到dff2_n的输出就会被置为0。当rst的时钟发生翻转时，第一d触发器dff1_2至dff1_n的输出会依次变为高电平，此时第二d触发器dff2_2到dff2_n会依次被置为1，同时因为第一d触发器dff1_1至dff1_n的输出会依次作为下一级第一d触发器以及下一排第二d触发器dff2_1到dff2_n的时钟触发信号，所以，当第二d触发器dff2_1到dff2_n被分别置位后，动态比较器的输出结果将会在下一个时钟沿被再次触发，从而得到逐次逼近逻辑信号，也即，数字控制信号cal_out《n:1》。与此对应的工作步骤为：第二d触发器dff2_1到dff2_n先复位，接着猜1，然后调取动态比较器的输出，接着移动猜1，最后同步锁存完成输出。
72.当sar adc完成数据采样和锁存之后，校准模块就会通过使能信号en_pll将锁相环关闭，从而使得整个锁相环停止工作。在此情况下，电荷泵的目标输出信号就会变小，进而使得锁存器停止对动态比较器的输出进行采样。另外，在实际应用中，还可以对第一d触发器以及第二d触发器的设置数量进行调整来对sar adc的输出精度进行调整。
73.相应的，本发明还公开了一种压控振荡器，包括如前述所公开的任意一种锁相环校准电路。
74.本发明实施例所提供的一种压控振荡器，具有前述所公开的锁相环校准电路所具有的有益效果。
75.相应的，本发明实施例还公开了一种锁相环的校准方法，该方法应用于锁相环的校准模块，包括：
76.获取锁相环中电荷泵的目标输出信号，并获取偏置转换模块所输出的目标监测信号；其中，偏置转换模块能够根据校准模块的输出信号和目标输出信号生成目标监测信号；
77.对目标输出信号和目标监测信号进行比较，得到目标比较信号，并利用目标比较信号对锁相环的导通状态进行控制，以使目标输出信号保持在预设范围之内。
78.在本实施例中，提供了一种锁相环的校准方法，该方法的执行主体为锁相环中的校准模块，利用该方法来对锁相环的输出信号进行校准，可以减少校准电路所需要的功耗量。由于该方法与前述实施例所公开锁相环校准电路中的校准模块相对应，所以，相关之处可以参见上述实施例所公开的内容，此处不作具体赘述。
79.本发明实施例所提供的一种锁相环的校准方法，具有前述所公开的锁相环校准电路所具有的有益效果。
80.本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从
而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
81.以上对本发明所提供的一种锁相环的校准电路、一种压控振荡器以及一种锁相环的校准方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。