差分信号的去偏斜电路的制作方法

1.本发明涉及一种差分信号接收电路，且特别是有关于一种差分信号的去偏斜电路。


背景技术：

2.当提到通讯系统时，比起单端电路(single-ended circuits)，差分电路(differential circuits)总是能提供更加优良的性能，因为具有更高的线性度、抗共模干扰信号性能等。差分信号对必须透过相同的环境并沿着彼此接近的两条传输路径一起被传输，因而有效抑制电磁抑制电磁干扰(emi)。
3.然而，用以传输差分信号对的两条传输缆线的长度一般会存在些微差异，因而导致差分信号对的正相部份与负相部份的抵达时间具有差异而产生差分信号对的延迟偏移(delay skew)。目前，已有一些解决方案被提出来改善差分信号对的延迟偏移(delay skew)，例如设置延迟器对延迟偏移进行补偿。然而，面对传输速率越来越高速的现实应用以及差分信号接收器设计须符合阻抗匹配(impedance matching)的条件，用以改善差分信号对的延迟偏移(delay skew)的去偏移电路的设计也面临许多挑战。


技术实现要素：

4.有鉴于此，本发明提出一种差分信号的去偏斜电路，可在符合阻抗匹配的条件下适用于高速传输应用。
5.本发明实施例提供一种差分信号的去偏斜电路，其包括第一共模电压产生电路、电压缓冲电路、第二共模电压产生电路，以及输出电路。第一共模电压产生电路依据第一差分输入信号与第二差分输入信号产生第一共模电压信号。电压缓冲电路耦接第一共模电压产生电路，并具有高于预设值的输入阻抗。电压缓冲电路缓冲第一共模电压信号、第一差分输入信号与第二差分输入信号而产生第二共模电压信号、第三差分输入信号与第四差分输入信号。第二共模电压产生电路耦接电压缓冲电路，依据第三差分输入信号与第四差分输入信号产生第三共模电压信号。输出电路耦接第二共模电压产生电路与电压缓冲电路，依据第三差分输入信号、第四差分输入信号、第二共模电压信号以及第三共模电压信号产生去偏斜输出信号。
6.基于上述，于本发明的实施例中，于第一共模电压产生电路与第二共模电压产生电路之间设置电压缓冲电路，电压缓冲电路具有高输入阻抗而用以隔绝第二共模电压产生电路与信号输入端。因此，第二共模电压产生电路内的电路组件对于差分信号接收器的输入阻抗并不影响，而使得第二共模电压产生电路内的电路组件可在符合传输标准所规范的阻抗匹配的条件下更弹性设置，并因而适用于高速传输应用。
附图说明
7.图1是依据本发明一实施例的差分信号传输系统的示意图；
8.图2是依据本发明一实施例的差分信号接收器的去偏斜电路的方块图；
9.图3是依据本发明一实施例的差分信号接收器的去偏斜电路的电路图；
10.图4是依据本发明一实施例的电压缓冲器的示意图；
11.图5是绘示在没有设置电压缓冲电路情况下存在寄生电容的等效电路图；
12.图6是绘示在有设置电压缓冲电路情况下存在寄生电容的等效电路图。
具体实施方式
13.现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在图式和描述中用来表示相同或相似部分。
14.图1是依据本发明一实施例的差分信号传输系统的示意图。请参照图1，差分信号传输系统100可包括差分信号传输器101、传输缆线102，以及差分信号接收器103。本发明对于差分信号传输系统100所应用的信号传输标准并不加以限制，例如是通用串行总线(usb)标准或高分辨率多媒体接口(hdmi)标准等等。举例而言，差分信号传输器101可为一usb信号传输器、传输缆线102可为usb传输缆线，而差分信号接收器103可为一usb信号接收器。
15.差分信号传输器101能够透过传输缆线102传送信号。举例而言，传输缆线102能够为任何连接的适合型式，诸如一个同轴电缆、绞线对，或任何型式的传输总线，以提供差分信号传输器101与差分信号接收器103之间的连接。差分传输信号vip、vin能够透过传输缆线102而被提供至差分信号接收器103的信号接收端子。需说明的是，当差分传输信号vip、vin自传输缆线102传输至差分信号接收器103时，传输缆线102的传输线阻抗与差分信号接收器103的终端阻抗需要彼此匹配，以避免信号反射而影响到信号传输质量。
16.差分信号接收器103包括去偏斜电路20。去偏斜电路20可依据差分传输信号vip、vin产生去偏斜输出信号vout。去偏斜输出信号vout为对差分传输信号vip、vin之间的电压差进行去偏斜处理而产生的输出信号。去偏斜输出信号vout可由一连串的脉波组成，并且此些脉波的波形会与所欲传输的位数据有关。
17.图2是依据本发明一实施例的差分信号接收器的去偏斜电路的方块图。请参照图2，去偏斜电路20可包括第一共模电压产生电路210、电压缓冲电路220、第二共模电压产生电路230，以及输出电路240。第一共模电压产生电路210依据第一差分输入信号vipx与第二差分输入信号vinx产生第一共模电压信号vcm1，使得第一共模电压信号vcm1的振幅大小依据第一差分输入信号vipx与第二差分输入信号vinx而决定。于一实施例中，第一差分输入信号vipx与第二差分输入信号vinx可相同或相异于差分传输信号vip、vin，其端视第一共模电压产生电路210与信号接收端子之间的电路配置。于一实施例中，第一共模电压信号vcm1更可依据一电压源所提供的偏压而产生，使得第一共模电压信号vcm1的实际电压范围依据电压源所提供的偏压而决定。
18.电压缓冲电路220耦接第一共模电压产生电路210。电压缓冲电路220具有输入阻抗，且电压缓冲电路220的输入阻抗高于预设值。举例而言，电压缓冲电路220的输入阻抗可为百万欧姆(mega ohms)等级。上述预设值例如为1百万欧姆，但本发明并不限制于此。电压缓冲电路220具有高输入阻抗与低输出阻抗的特性，而可隔绝前级电路与后级电路对彼此的影响。电压缓冲电路220用以缓冲第一共模电压信号vcm1、第一差分输入信号vipx与第二差分输入信号vinx而产生第二共模电压信号vcm2、第三差分输入信号vp1与第四差分输入
信号vn1。在一实施例中，电压缓冲电路220可为单位增益缓冲(unity gain buffer)电路或电平转换(level shifter)电路，并可保持输出电压信号的电压相位及摆幅(voltage swing)相同于输入信号的电压相位及摆幅。换言之，第一共模电压信号vcm1与第二共模电压信号vcm2同相且同摆幅；第一差分输入信号vipx与第三差分输入信号vp1同相且同摆幅；以及第二差分输入信号vinx与第四差分输入信号vn1同相且同摆幅。具体而言，在一实施例中，电压缓冲电路220可包括多个电压缓冲器，而这些电压缓冲器分别用以缓冲第一共模电压信号vcm1、第一差分输入信号vipx与第二差分输入信号vinx。
19.第二共模电压产生电路230耦接电压缓冲电路220，并依据第三差分输入信号vp1与第四差分输入信号vn1产生第三共模电压信号vcma。详细而言，第二共模电压产生电路230从电压缓冲电路220接收第三差分输入信号vp1与第四差分输入信号vn1，以产生第三差分输入信号vp1与第四差分输入信号vn1之间的第三共模电压信号vcma。第三共模电压信号vcma为第三差分输入信号vp1与第四差分输入信号vn1的平均电压值。需说明的是，第一共模电压产生电路210与第二共模电压产生电路230是依据相异的阻抗值来产生第一共模电压信号vcm1与第三共模电压信号vcma。
20.输出电路240耦接第二共模电压产生电路230与电压缓冲电路220。输出电路240依据第三差分输入信号vp1、第四差分输入信号vn1、第二共模电压信号vcm2以及第三共模电压信号vcma产生去偏斜输出信号vout。具体而言，输出电路240可依据第二共模电压信号vcm2与第三共模电压信号vcma之间的比较结果来调整第三差分输入信号vp1与第四差分输入信号vn1之间的电压差，从而产生去偏斜输出信号vout。
21.值得一提的是，透过将电压缓冲电路220设置于第一共模电压产生电路210与第二共模电压产生电路230之间，可让后级的第二共模电压产生电路230不成为前级的第一共模电压产生电路210的负载。基此，第二共模电压产生电路230不会影响到差分信号接收器103的终端阻抗，因而第二共模电压产生电路230内部的电路组件的阻抗配置可更为弹性而不会受阻抗匹配的限制。若第二共模电压产生电路230内部的电路组件的阻抗可降低，则可使差分信号接收器103更适于应用至高速传输。
22.图3是依据本发明一实施例的差分信号接收器的去偏斜电路的电路图。请参照图3，除了第一共模电压产生电路210、电压缓冲电路220、第二共模电压产生电路230，以及输出电路240，去偏斜电路20还可包括耦合电路250。
23.在本实施例中，耦合电路250耦接第一共模电压产生电路210，接收差分传输信号vip、vin而依据电容值产生第一差分输入信号vipx与第二差分输入信号vinx。具体而言，耦合电路250可包括电容器c1、c2，电容器c1、c2的电容值相同。电容器c1的一端接收差分传输信号vip，而电容器c1的另一端输出第一差分输入信号vipx。电容器c2的一端接收差分传输信号vin，而电容器c2的另一端输出第二差分输入信号vinx。透过电容器c1、c2的交流耦合，电容器c1、c2可隔绝差分传输信号vip、vin的直流成份，并且使得第一共模电压信号vcm1可以弹性设置。基此，若第一共模电压产生电路210所产生的第一共模电压信号vcm1是可以依据需求而调整，则后端的输出电路240可更容易设计。
24.在本实施例中，电压缓冲电路220包括第一电压缓冲器221、第二电压缓冲器222，以及第三电压缓冲器223。第一电压缓冲器221用以缓冲第一差分输入信号vipx而产生第三差分输入信号vp1。第二电压缓冲器222用以缓冲第一共模电压信号vcm1而产生第二共模电
压信号vcm2。第三电压缓冲器223用以缓冲第二差分输入信号vinx而产生第四差分输入信号vn1。在一实施例中，第一电压缓冲器221、第二电压缓冲器222，以及第三电压缓冲器223分别为具有高输入阻抗且低输出阻抗的单位增益放大器电路。举例而言，第一电压缓冲器221、第二电压缓冲器222，以及第三电压缓冲器223可分别为电压随耦器(voltage follower)或源极随耦器等等。
25.图4是依据本发明一实施例的电压缓冲器的示意图。请参照图4，于本实施例中，第一电压缓冲器221、第二电压缓冲器222，以及第三电压缓冲器223可分别实施为电压随耦器41。电压随耦器41的负输入端耦接其输出端，电压随耦器41的正输入端用以接收输入信号s3。电压随耦器41的输出端提供输出信号s4。对于第一电压缓冲器221而言，电压随耦器41的输入信号s3为第一差分输入信号vipx，而电压随耦器41的输出信号s4为第三差分输入信号vp1。对于第二电压缓冲器222而言，电压随耦器41的输入信号s3为第一共模电压信号vcm1，而电压随耦器41的输出信号s4为第二共模电压信号vcm2。对于第三电压缓冲器223而言，电压随耦器41的输入信号s3为第二差分输入信号vinx，而电压随耦器41的输出信号s4为第四差分输入信号vn1。
26.请再参照图3，第一共模电压产生电路210包括第一电阻r1以及第二电阻r2。第一共模电压产生电路210可透过第一电阻r1、第二电阻r2以及电压源211提供的偏压来决定第一差分输入信号vipx与第二差分输入信号vinx之间的第一共模电压信号vcm1。在一实施例中，第一电阻r1的电阻值相同于第二电阻r2的电阻值。第一电阻r1的一端接收第一差分输入信号vipx并耦接第一电压缓冲器221的输入端。第二电阻r2的一端接收第二差分输入信号vinx并耦接第三电压缓冲器223的输入端。第一电阻r1的另一端耦接第二电阻r2的另一端。并且，第一电阻r1的另一端与第二电阻r2的另一端还耦接电压源211并输出第一共模电压信号vcm1至第二电压缓冲器222。电压源211可为直流电压源或交流电压源，本发明对此不限制。具体而言，第一电阻r1以及第二电阻r2可用以侦测出第一差分输入信号vipx与第二差分输入信号vinx的电压平均值，而此电压平均值将载于电压源211提供的电压，从而产生第一共模电压信号vcm1。
27.第二共模电压产生电路230包括第三电阻r3以及第四电阻r4。第二共模电压产生电路230可透过第三电阻r3以及第四电阻r4来侦测第三差分输入信号vp1与第四差分输入信号vn1之间的第三共模电压信号vcma。在一实施例中，第三电阻r3的电阻值相同于第四电阻r4的电阻值。第三电阻r3的一端耦接第一电压缓冲器221的输出端。第四电阻r4的一端耦接第三电压缓冲器223的输出端。第三电阻r3的另一端耦接第四电阻r4的另一端。并且，第三电阻r3的所述另一端与第四电阻r4的所述另一端输出第三共模电压信号vcma。具体而言，第三电阻r3以及第四电阻r4可用以侦测出第三差分输入信号vp1与第四差分输入信号vn1的电压平均值，从而产生第三共模电压信号vcma。在一实施例中，第三电阻r3与第四电阻r4的电阻值相异于第一电阻r1与第二电阻r2的电阻值，以产生不同的rc延迟。
28.输出电路240包括第一差分放大器241、第二差分放大器242，以及加减法器243。第一差分放大器241依据第三差分输入信号vp1与第四差分输入信号vn1产生第一输出信号s1。详细而言，第一差分放大器241比较第三差分输入信号vp1与第四差分输入信号vn1，并依据两者的相差值而在输出端提供第一输出信号s1。第二差分放大器242依据第二共模电压信号vcm2与第三共模电压信号vcma产生第二输出信号s2。相似的，第二差分放大器242比
较第二共模电压信号vcm2与第三共模电压信号vcma，并依据两者的相差值而在输出端提供第二输出信号s2。加减法器243耦接第一差分放大器241的输出端与第二差分放大器242的输出端，并依据第一输出信号s1与第二输出信号s2执行加减法操作而产生去偏斜输出信号vout。由此可知，第一输出信号s1可依据第二输出信号s2而被校正为去偏斜输出信号vout。
29.需说明的是，在本实施例中，第一电压缓冲器221、第二电压缓冲器222，以及第三电压缓冲器223可隔绝第二共模电压产生电路230，使得第二共模电压产生电路230内的第三电阻r3以及第四电阻r4的阻抗值不会对差分信号接收器103的终端阻抗造成影响。基此，第三电阻r3以及第四电阻r4的阻抗值可以不用考虑通讯接口标准所规范的输入阻抗值来进行设置。在一实施例中，第三电阻r3与第四电阻r4的电阻值可小于第一电阻r1与第二电阻r2的电阻值，进而可更适用于高速传输。
30.举例而言，以下以usb 3.0标准(亦即usb 3.1 gen 1或usb 3.2 gen 1x1)为范例说明。依usb3.0标准的规定，usb 3.0标准的传输速率为5gbps，且接收端的终端阻抗单端应保持在36欧姆到60欧姆之间。假设终端阻抗设置为50欧姆，而带宽需求设置为传输速率的2.5倍，即约12.5gbps。在此条件下，若要达成传输带宽需求为12.5gbps，基于rc时间常数与带宽的关系式为則在没有设置电压缓冲电路220的情况下，请参照图5，图5是绘示在没有设置电压缓冲电路情况下存在寄生电容的等效电路图。假设串连于参考地端与第三电阻r3之间的寄生电容cp为10法拉(f)，则第三电阻r3的阻抗值可依据前述公式而为1.27k欧姆。同理，第四电阻r4的阻抗值可同为1.27k欧姆。在此情况下，假设第一电阻r1与第二电阻r2的阻抗值为1m欧姆，且去偏斜电路20的前级电路(未绘示)的前级阻抗为50欧姆。前级阻抗并联第一电阻r1且并联第三电阻r3的情况下，等效阻抗为48.1欧姆，与预设的50欧姆具有3.8％的偏差。
31.由此可知，若要在没有设置电压缓冲电路情况下再提升传输速率，第三电阻r3的阻抗值需要降低。然而，一旦第三电阻r3的阻抗值降低，则会影响到差分信号接收器103的整体终端阻抗，甚至是不符合所设定的阻抗匹配。例如在上述相同的设置下，传输速率要提升到符合usb 3.2 gen 2标准的10gpbs时，第三电阻r3的阻抗值至少须降低至636欧姆。在此情况下，前级阻抗并联第一电阻r1且并联第三电阻r3的等效阻抗为46.3欧姆，则与预设的50欧姆的偏差增加到7.2％。
32.另一方面，请参照图6，图6是绘示在有设置电压缓冲电路情况下存在寄生电容的等效电路图。在设置电压缓冲电路220的情况下，由于电压缓冲电路的高输入阻抗特性，使得第三电阻r3与第四电阻r4无论大小皆不影响差分信号接收器103的整体终端阻抗。假设同样是第一电阻r1与第二电阻r2的阻抗值为1m欧姆，且去偏斜电路20的前级电路(未绘示)的前级阻抗为50欧姆，则前级阻抗并联第一电阻r1及第三电阻r3的情况下，等效阻抗为49.97欧姆，其符合usb 3.0标准的规范且与预设的50欧姆仅偏差0.06％。由此可见，在设置了电压缓冲电路以阻隔第三电阻r3、第四电阻r4对终前级阻抗的影响之下，可有效稳定终端阻抗匹配。
33.综上所述，在本发明的实施例中，于第一共模电压产生电路与第二共模电压产生电路之间设置电压缓冲电路，电压缓冲电路具有高输入阻抗而用以隔绝第二共模电压产生电路与信号输入端。因此，第二共模电压产生电路内的电路组件对于差分信号接收器的输
入阻抗并不影响，而使得第二共模电压产生电路内的电路组件可在符合传输标准所规范的阻抗匹配的条件下更弹性设置，并因而适用于高速传输应用。
34.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。