采用EUV光刻的标准单元和电网架构的制作方法

采用euv光刻的标准单元和电网架构


背景技术：

1.随着半导体制造过程发展和片上几何尺寸减小，半导体芯片在消耗更少空间的同时提供更多的功能性和性能。虽然已取得许多进展，但在处理和集成电路设计的现代技术中仍然出现限制潜在益处的设计问题。例如，电容性耦合、电迁移、漏电流和处理良率是影响跨半导体芯片的整个裸片的装置布局和信号布线的一些问题。因此，这些问题有可能延迟设计的完成并影响上市时间。
2.为了缩短半导体芯片的设计周期，在可能的情况下，用自动化来替换手动全定制设计。设计者提供了以高级描述语言(例如verilog、vhdl等)进行的功能单元或复合门的描述。合成工具接收逻辑描述，并提供逻辑网表。逻辑网表由一种布局和布线(pnr)工具用于提供物理布置。布局和布线工具使用单元布置库来提供物理布置。
3.单元布置库包括用于提供由半导体芯片使用的各种功能性的多个标准单元布置。在一些情况下，标准单元布置是手动创建的。因此，每个新的标准单元布置或被修改的每个原始标准单元布置是手动创建的。在其他情况下，布局和布线工具所使用的规则被调整来使单元创建自动化。然而，自动化过程有时无法满足涉及以下的规则中的每一者：性能、功率消耗、信号完整性、处理良率、包括内部交叉耦合的连接的本地和外部信号布线、匹配其他单元的高度和宽度单元尺寸、引脚接入、电源轨设计等等。因此，设计者手动创建这些单元以实现多个特性的更好的结果或对布局和布线工具的规则进行重写。
4.一般而言，标准单元布置使用用于电源电压连接的至少一个电源轨(也称为vdd电源轨)和用于接地连接的一个电源轨(也称为vss电源轨)。在一些情况下，电源和接地轨使用相对长的导线，其除了对应的通孔之外利用多个金属层，例如水平金属零、垂直金属一、水平金属二和垂直金属三。在其他情况下，固定位置接线柱在标准单元内用于形成电源和接地连接。这些情况中的每一种都降低了在半导体芯片中放置标准单元和缓解信号路由拥塞的灵活性。实时路由优化受到限制或完全取消。
5.鉴于上述情况，需要用于创建芯片布置的有效方法和系统。
附图说明
6.通过结合附图参考以下描述，可以更好地理解本文描述的方法和机制的优点，在附图中：
7.图1是用于复合逻辑门的标准单元布置的俯视图的概略图。
8.图2是用于复合逻辑门的标准单元布置的俯视图的概略图。
9.图3是用于复合逻辑门的标准单元布置的俯视图的概略图。
10.图4是用于复合逻辑门的标准单元布置的俯视图的概略图。
11.图5是用于两个逻辑门的标准单元布置的俯视图的概略图。
12.图6是用于多单元布置的电网连接的俯视图的概略图。
13.图7是用于创建标准单元的布置的方法的概略图。
14.图8是用于布置多个标准单元的电网连接的方法的概略图。
15.虽然本发明容易有各种修改和替代形式，但通过附图中的示例示出特定实施方案，并且在本文详细描述了所述特定实施方案。然而，应当理解，图式和对其的详细描述并不意图将本发明局限于所公开的具体形式，而相反，本发明将涵盖落入如所附权利要求所限定的本发明的范围内的所有修改、等效物和替代方案。
具体实施方式
16.在以下描述中，阐述了许多特定细节以提供对本文呈现的方法和机制的透彻理解。然而，本领域普通技术人员应该认识到，可以在没有这些具体细节的情况下实践各种实施方案。在一些情况下，并未详细示出众所周知的结构、组件、信号、计算机程序指令和技术，以避免混淆本文所述的方法。应当理解，为了说明的简单和清晰，图中所示的元件不一定按比例绘制。例如，一些元件的尺寸可能相对于其他元件放大。
17.设想了用于布置标准单元的电网连接的系统和方法。在各种实施方案中，标准单元包括用于在一个或多个金属层中路由信号的单向轨道。在一些实施方案中，金属一层的至少两个轨道使用金属一层的最小宽度并且放置在单个金属栅极的间距内。对于标准单元，金属一层的轨道的第一数目与金属栅极层的轨道的第二数目的最大比率称为“传动比”，所述金属一层的轨道可以适合具有最小金属一层宽度的区域，所述金属栅极层的轨道可以适合具有最小金属栅极层宽度的相同区域且仍提供高于阈值的处理良率。第一数目和第二数目中的每一个都是正的非零整数。在以前的设计中，传动比是三比二，或者标准单元能够在还包括两个金属栅极轨道的区域中包括金属一层的三个轨道。随着半导体制造光刻技术的先进发展，传动比例如从三比二(3:2)增加到二比一(2:1)或更大。
18.金属一层中标准单元的一个或多个信号使用由设计规则定义的金属一层的最小长度进行路由。最小长度为芯片级布局和布线工具提供信号引脚，例如输入、输出和中间信号，同时仍满足金属一层的最小面积要求。最小长度减少电迁移效应，并为相邻单元的信号路由提供区域。定制单元设计器或自动合成工具在同一金属一轨道中路由金属一层中的电源信号和金属一层中的接地参考信号。在执行芯片级信号路由时，将电源信号和接地参考信号中的每一个定位在金属一层的同一轨道中为标准单元的信号路由提供区域，随后为相邻单元的信号路由提供区域。
19.定制单元设计器和自动合成工具中的一个或多个将多个标准单元放置在多单元布置中。多个不同类型的标准单元用于在芯片级创建阵列。在各种实施方案中，多单元布置包括使用由设计规则定义的金属二层的最小长度在金属二层中的一个或多个路径。在一个实施方案中，在芯片级的金属二层中的信号路径和电源路径都使用由金属二层的blech长度定义的最大长度。blech长度根据电流密度限制路径的长度，并减少路径的电迁移故障。因此，多单元布置不使用金属二层中的导轨作为电源路径。
20.在各种实施例中，所得阵列不使用特定间距连接至电网。例如，没有用于确定在何处放置任何金属层的接线柱以创建电源和接地参考连接的电网间距。类似于金属二层中的路径，在一些实施方案中，一个或多个信号也使用由设计规则定义的金属三层的最小长度在多单元布置中的金属三层中路由。在一个实施方案中，在芯片级的金属三层中的信号路径和电源路径都使用由金属三层的blech长度定义的最大长度。在以芯片级路由一个或多个信号以创建电源和接地参考连接之后，布局和布线工具识别在芯片级的任何信号拥塞。
在一个实施方案中，布局和布线工具识别要移除的金属三接线柱(以及用于将金属三连接至金属四的对应通孔)，以创建用于缓解信号拥塞的区域。另外，布局和布线工具延长对应金属二路径以将金属一接线柱连接至附近的另一金属三接线柱，以用于接地或电源连接。在一些实施方案中，布局和布线工具仅对金属二层中的加长路径不超过金属二层的blech长度的区域执行这些改变。在一些实施方案中，布局和布线工具还在芯片级识别用于添加或重新定位信号路径以增加通孔冗余的区域。增加通孔冗余会提高芯片的处理良率。
21.参考图1，示出了标准单元布置100的俯视图的概略框图。此处，为了便于说明，在标准单元布置100中未示出有源区。p型金属氧化物半导体(pmos)场效应晶体管fet(或pfet)位于标准单元布置100的顶部。n型金属氧化物半导体(nmos)fet(或nfet)位于标准单元布置100的底部。在所示实施方案中，标准单元布置100用于复合逻辑门。在一个实施方案中，标准单元布置100用于二比一(2:1)多路复用器。然而，在其他实施方案中，用于标准单元布置100的特性和技术用于多种其他类型的复合门。
22.在各种实施方案中，标准单元布置100中的装置(或晶体管)是非平面装置。非平面晶体管用于半导体处理中以减少短沟道效应。三栅极晶体管、鳍式场效应晶体管(fet)和栅极全包围(gaa)晶体管是非平面晶体管的实例。如图所示，标准单元布置100使用在垂直方向上的金属栅极110、在垂直方向上用于源极区和漏极区的沟槽硅化物触点120、在水平方向上用于局部互连的金属0(m0或metal0)130、用于将金属栅极110连接至metal0 130的触点140以及用于将沟槽硅化物触点120连接至metal0 130的触点142。布置100在顶部使用一个三元组，用于通过水平metal0 130局部互连来布线三个水平信号路径。另外，布置100在底部使用一个三元组，用于通过水平metal0 130局部互连来布线三个水平信号路径。在一些实施方案中，两个三元组之间存在间隔160，所述间隔可以用于额外的信号路由轨道。在一个实施方案中，间隔160是metal0 130中的两个轨道之间的最小间距。在此类实施方案中，在两个三元组之间没有放置额外的信号路由轨道，但是布置100的高度减小。
23.标准单元布置100另外使用用于在垂直方向上进行局部互连的金属1(m1或metal1)150，以及用于将水平互连metal0 130连接至垂直互连metal1 150的通孔152。布置100在顶部使用电源引脚且在底部使用接地引脚。如图所示，布置100在metal0 130中的任何地方都不使用导轨。顶部的垂直metal1 150路由提供与水平金属2(m2或metal2，未示出)的灵活连接，用于创建电源连接。底部的垂直metal1150路由提供与metal2轨道(为便于说明未显示)的灵活连接，用于创建接地连接。
24.在一些实施方案中，标准单元布置100中的装置通过浸没式光刻技术、双重图案化技术、极紫外光刻(euv)技术和定向自组装(dsa)光刻技术中的一种进行制造。在一些实施方案中，euv技术相对于其他技术提供涉及通孔和接触模块的更多灵活性。在一些实施例中，极紫外光刻(euv)技术用于提供布置的宽度和间距中的每一个的分辨率，例如三元组中的水平metal0 130路径。euv技术使用极紫外波长达到低于40纳米的分辨率。极紫外波长约为13.5纳米。使用相对高温和高密度的等离子体来提供euv光束。在其他实施方案中，定向自组装(dsa)光刻技术用于提供宽度和间距中的每一个的分辨率。dsa技术利用材料的自组装特性达到纳米级尺寸。
25.在其他实施方案中，标准单元布置100中的布置层的宽度和间距中的每一个的分辨率通过浸没式光刻技术设置。浸没式光刻在成像设备的镜头与晶片表面之间使用液体介
质，例如纯净水。以前，间隙空间只是空气。这种技术所实现的分辨率是因液体介质的折射率而增加的成像设备的分辨率。在一些示例中，增加的分辨率落在80纳米以上。
26.在其他实施方案中，双重图案化技术用于提供标准单元布置100中的布置层的宽度和间距中的每一个的分辨率。双重图案化技术使用浸没式光刻系统来定义分辨率在40到80纳米之间的特征。使用自对准双重图案化(sadp)技术或光刻-蚀刻-光刻-蚀刻(lele)技术。双重图案化技术抵消光学光刻中的衍射效应，当晶片上的特征的最小尺寸小于照明光源的193纳米波长时会发生这种衍射效应。用于抵消光学光刻中的衍射效应的技术的其他示例是相移掩模、光学邻近校正(opc)技术、光学设备改进和计算光刻。
27.在浸没式光刻、双重图案化、euv和dsa技术以及其他技术之间进行选择时，成本被认为从浸没式光刻到euv成本增加。然而，随着时间的推移，这些技术的成本会调整，并且开发了额外的和更新的技术，以便为三元组中的水平metal0 130路径的宽度和间距提供相对较高的分辨率。因此，使用多种光刻技术中的一种为宽度和间距提供相对较高的分辨率。
28.尽管多种光刻技术中的一个为标准单元布置100中的布置层的宽度和间距提供相对较高的分辨率，但是实现高于金属栅极110阈值的处理良率比metal1 150更困难。因此，对于标准单元布置100，垂直metal1 150轨道的数目与垂直金属栅极110轨道的数目的最大比率大于一。对于标准单元，metal1 150轨道的第一数目与金属栅极110轨道的第二数目的此最大比率称为“传动比”，metal1 150轨道可以适合具有最小metal1 150轨道宽度的区域，金属栅极110轨道可以适合具有最小金属栅极110轨道宽度的区域且仍提供高于阈值的处理良率。第一数目和第二数目中的每一个都是正的非零整数。在以前的设计中，传动比是三比二或更小，例如一比一。然而，随着光刻技术的先进发展，传动比例如从三比二(3:2)增加到二比一(2:1)或更大。
29.在所示实施方案中，标准单元布置100具有三比二(3:2)的传动比。例如，从布置100的左侧开始，第四和第五金属栅极110轨道的区域还包括第三、第四和第五metal1 150轨道。随着半导体制造工艺的不断发展，metal1 150轨道的宽度和间距的分辨率能够变得更精细。然而，随着金属栅极110轨道的宽度和间距变得更精细，装置(晶体管)的电阻增加，这降低了装置的性能。另外，随着金属栅极110轨道的宽度和间距变得更精细，金属栅极110轨道之间的沟槽硅化物触点120的宽度需要减小，这也增加装置的源极/漏极区与栅极之间的装置的电阻。因此，即使制造工艺能够减小金属栅极110轨道的宽度和间距，装置的最终性能也会对减小产生限制。
30.对于这些先前设计的布置，由于能够将标准单元彼此相邻放置并遵循布置规则，例如对齐(对准)到为metal1 150轨道定义的金属一网格，许多标准单元在布置库中具有两个布置。另外，这些先前设计的布置包括将布尔2输入nand门、2输入nor门和反相器放置在芯片级，以便连接至相邻单元的金属零。这些先前设计的布置中还存在其他设计问题，对于传动比为2或更大的标准单元布置100没有遇到这些问题。
31.参考图2，示出了标准单元布置200的俯视图的概略框图。早前描述的布置元素被相同地编号。与布置100类似，为了便于说明，在标准单元布置200中未示出有源区以便于说明，并且pfet位于标准单元布置200的顶部。nfet位于标准单元布置200的底部。在布置200中，传动比为二比一(2:1)。例如，从布置200的左侧开始，第四和第五金属栅极110轨道的区域还包括第三、第四和第五metal1 150轨道，以及第六metal1 150轨道的空间。因此，传动
比为四比二(4:2)或二比一(2:1)。布置200的metal1 150轨道比布置100的metal1 150轨道更窄(宽度更小)且彼此更接近(间距更小)。在一个实施方案中，与布置100相比，euv技术的更高级版本用于提供布置200的宽度和间距中的每一个的分辨率。
32.如图所示，电源连接的位置位于布置200的顶部，而接地连接位于布置200的底部。电源连接和接地连接不固定在芯片级并且可以在标准单元布置200内移动。在所示实施方案中，电源连接和接地连接共享在布置200左侧的已占用的第一和第六metal1轨道中的metal1150轨道。复合门的输入信号和输出信号放置在布置200的其他已占用的metal1 150轨道，例如布置200的第二、第三、第四、第五和第七已占用的metal1 150轨道中。如图所示，布置200的任何金属层中的每条路径都使用单向路径。没有弯曲且没有l形的信号路径称为单向路径。相反，具有弯曲和/或l形的信号路径称为双向路径。双向路径会造成显著的片上面积损失。接下来的图3至图5中的布置300-500也在每个金属层中使用单向路径。
33.在一些实施方案中，布置200不使用metal1 150轨道的最大长度。从布置200的左侧开始，在一个实施方案中，第二、第三、第五和第七metal1 150轨道使用metal1 150的最小长度，而不是最大长度。使用最小长度或至少小于最大长度的长度，相邻单元可以将metal1 150中的信号路由到布置200中，并且在芯片级路由期间通过在布置200中放置的通孔连接至金属二层。
34.参考图3，示出了标准单元布置300的俯视图的概略框图。早前描述的布置元素被相同地编号。与布置100和200类似，为了便于说明，在标准单元布置300中未示出有源区以便于说明。pfet位于标准单元布置300的顶部。nfet位于标准单元布置300的底部。布置300包括与布置200相同的层和层布局，除了移动电源连接和接地连接。例如，metal1 150中的电源连接向右移位。用于电源连接和接地连接的每个metal1 150轨道的长度增加。在一些半导体制造工艺中，当用于电源连接和接地连接的metal1 150轨道的面积低于阈值时，处理良率降低。例如，再次参考(图2的)布置200，在一些制造工艺中，用于电源连接和接地连接(布局200左侧的第一和第六metal1 150轨道)的metal1 150轨道的长度太小而不能提供足够的良率。如果是这种情况，则将布置200修改为使一个连接移位，然后两个连接如(图3)的布置300中所示延长。
35.布置200与布置300之间的电源连接和接地连接的宽度保持相同，但是增加的长度会增加电源连接和接地连接的区域。尽管由于电源连接的移位，在布置300中移除用于信号路由的两个metal1 150轨道，但在布置300中仍存在额外的metal1 150轨道可用于信号路由。由于与布置100的传动比(3:2)相比，布置300的传动比(2:1)更高，因此可使用额外的metal1 150轨道。
36.参考图4，示出了标准单元布置400的俯视图的概略框图。早前描述的布置元素被相同地编号。与布置100至300类似，为了便于说明，在标准单元布置400中未示出有源区以便于说明。pfet位于标准单元布置400的顶部。nfet位于标准单元布置400的底部。布置400包括与布置200相同的层和层布局，除了布置400不包括在所示实施方案中示为占据的一个或多个metal1 150轨道。在一个实施方案中，从布置400的左侧开始，第二、第三、第五和第七已占用的metal1 150轨道中的一个或多个不放置在布置400中。使用与第三、第五和第七metal1 150轨道中的通孔152的连接的信号使用单个通孔152。相反，使用与第二metal1 150轨道中的通孔152的连接的信号使用两个通孔152。当布置400中不包括一个或多个信号
时，芯片级布局和布线工具在芯片级信号路由期间将缺失的metal1 150轨道插入布置时确定它们的布局和长度。在此实施方案中，对应于布置400中的这些缺失的metal1 150层的信号具有由布局和布线工具使用的网络或引脚特性，以在路由信号时指导金属层的布局和布线。
37.当特定metal1 150层未放置在布置400中时，在布置400的网表中包括引脚特性，所述引脚特性指定特定metal0 130轨道对应于未放置的metal1 150层的信号。例如，设计人员在对应金属层或通孔上添加信号名称或引脚文本，以识别感兴趣的输入信号、输出信号和中间信号。引脚名称的示例是“in”、“out”等。多种信号名称是可能的并且予以考虑。对于使用布置400左侧的第二metal1 150轨道的信号，在布置400上放置两个引脚名称。在所示实施方案中，这些引脚通常被标记为引脚410和引脚412。在一个实施方案中，引脚名称放置在通孔152上。在另一个实施方案中，布置400也不包括用于此信号的通孔152，并且引脚名称放置在对应的metal0 130层上。当引脚名称(引脚属性)放置在metal0 130层上时，布局和布线工具能更灵活地使用芯片级路由信息为信号布局和布线对应metal1 150层，而不是已将通孔152或metal1 150层放置在布置400中。
38.对于使用布置400左侧的第三metal1 150轨道的信号，放置引脚420以指导布局和布线工具使用metal1 150完成信号路由。在一个实施方案中，引脚名称放置在通孔152上。在另一个实施方案中，布置400也不包括用于此信号的通孔152，并且引脚名称放置在对应的metal0 130层上。以类似的方式，引脚430和440放置在布置400中。
39.尽管除了引脚(信号)之外，网表还标识有源区和装置(晶体管)，但布局和布线工具侧重于引脚。使用在布置400的网表中的引脚特性，布局和布线工具知道在完成信号路由时，metal1 150层需要连接至特定的metal0 130层。在一个实施方案中，通孔152放置在特定的metal0 130层上，因此引脚特性识别通孔连接的位置。布局和布线工具仍然确定在何处放置信号的特定metal1 150层，并确定特定metal1150层的长度。
40.参考图5，示出了两个标准单元布置500的俯视图的概略框图。早前描述的布置元素被相同地编号。与布置100至400类似，为了便于说明，在标准单元布置500中未示出有源区以便于说明。pfet位于反相器510和520的顶部且nfet位于底部。在一个实施方案中，反相器510的标准单元布置具有3:2的传动比，然而反相器520的标准单元布置具有2:1的传动比。输入信号用反相器510的引脚512和反相器520的引脚522标记。输出信号用反相器510的引脚514和反相器520的引脚524标记。
41.由于反相器510的传动比是3:2，因此没有可用于电源连接和接地连接的metal1 150轨道。需要扩展反相器510的标准单元布置，例如增加宽度，以包括另一个metal1 150轨道以创建用于电源连接和接地连接的区域。相反，反相器520的2:1比率在反相器520的标准单元布置内提供足够的区域，以包括电源连接和接地连接而无需扩展单元。如图所示，反相器520在同一垂直metal1 150轨道中包括与引脚526的电源连接和与引脚528的接地连接。
42.参考图6，示出多单元布置600的俯视图的概括性框图。多个不同类型的标准单元用于创建阵列，并且布置600是所得阵列的布置。然而，阵列不使用特定间距连接至电网。例如，没有用于确定在何处放置任何金属层的接线柱的电网间距。此处，为了便于说明，在多单元布置600中未示出有源区和金属栅极。另外，为了便于说明，在多单元布置600中未示出金属栅极与水平金属零层之间的接触以及未示出信号路径。所示的垂直metal1 610层和此
层下方的元件(例如，金属0层、沟槽硅化物触点等)是对应标准单元的一部分。
43.多单元布置600使用用于在垂直方向上互连的金属1(m1或metal1)610、用于在水平方向上互连的金属2(m2或metal2)630，以及用于将metal1 610连接至metal2 630的通孔620。另外，多单元布置600使用用于在垂直方向上互连的金属3(m3或metal3)650，以及用于将metal2 630连接至metal3 650的通孔640。此外，多单元布置600使用用于在水平方向上互连的金属4(m4或metal4)670，以及用于将metal3 650连接至metal4 670的通孔660。
44.metal4 670层的一条路径(顶部路径)用于电源连接，且metal4 670层的另一条路径(底部路径)用于接地连接。多单元布置600展示用于在阵列中连接电源和地的一个实施方案。将电源连接和接地连接从使用metal4 670的导轨路由到通孔660，到使用metal3 650的接线柱，到通孔640，到使用metal2 630的带子，到通孔620，到使用metal1 610的接线柱。使用metal1 610的接线柱通过金属零层和通孔连接至对应标准单元内的沟槽硅化物触点。金属零层处的电源连接和接地连接(此处未示出，而是在图2至图5中示出)不共享。因此，多单元布置600不使用金属零层中的电源轨，这避免电迁移(em)问题。
45.除了水平metal2 630中的独立电源带之外，多单元布置600在垂直metal1 610和垂直metal3 650中的每一个中使用独立的电源柱。当给定金属层中的电源柱未连接至给定金属层的轨道中的给定金属层的多个电源柱中的另一个时，所述电源柱称为独立电源柱。因此，在给定金属层中未使用电源轨。金属零层、metal1 610层、metal2 630层和metal3 650层中都不使用电源轨。如所示，除了水平metal2 630层中的每一个独立电源带之外，垂直metal1 610层和垂直metal3 650层中的每一个中的每一个独立电源柱通过单向路径布线。没有弯曲且没有l形的信号路径称为单向路径。相反，具有弯曲和/或l形的信号路径称为双向路径。双向路径会造成显著的片上面积损失。
46.针对使用垂直metal3 650的接线柱，布置600不使用固定网格。布置600中不存在用于确定在何处放置任何金属层(例如，垂直metal3650层)的接线柱的电网间距。因此，用于使用metal2 630对带子进行布线的起点不是在固定网格上使用metal3 650的接线柱。相反，用于使用metal2 630对带子进行布线的起点是使用metal1 610的标准单元的接线柱。布局和布线工具从metal1 610接线柱开始，然后对metal2630带进行布线，直到满足由设计规则定义的最小面积要求。最小面积要求基于提供高于阈值的处理良率。例如，对于最小宽度的metal2630带，布局和布线工具需要将带子布线到最小长度以满足设计规则。通过保持布置600中的电源连接和接地连接的最小面积要求，布局和布线工具能够为信号路径提供更多面积。如针对布置600中的接地连接所示，布局和布线工具具有移动metal2 630带，以便为以后的信号路由创造空间的灵活性。
47.以与上述电源连接和接地连接的布线类似的方式，布局和布线工具开始在metal2 630带处对metal3 650中的接线柱进行布线，并且布局和布线工具对metal3 650接线柱进行布线，直到满足由设计规则定义的最小面积要求。metal3 650的最小面积要求还基于提供高于阈值的处理良率。例如，对于最小宽度的metal3 650接线柱，布局和布线工具需要将接线柱布线到最小长度(在垂直方向上的高度)以满足设计规则。当信号路径为metal1 610接线柱、metal2 630带和metal3 650接线柱使用少量面积时，信号路径的电阻和电迁移效应更小。如在布置600中所示，布局和布线工具基于metal3 650接线柱的最小面积要求选择metal1 610接线柱上的位置，用于开始metal2 630带的布线。metal3 650接线柱的长度(在
垂直方向上的高度)基于metal2 630带连接至metal1 610接线柱的位置。
48.还应注意，大多数水平metal2 630带连接至单个metal1 610接线柱和单个metal3 650接线柱，而不是另一个金属层的多个接线柱。连接至metal2 630带的接线柱的数目减少也会减少流过metal2 630带的电流量，这也降低电迁移效应。此外，连接至metal2 630带的接线柱的数目减少也会减少供应给标准单元的电源电压的电压下降效应。
49.虽然metal4 670层中的布线被示为导轨，但在其他实施方案中，这些路径也是独立的带子并且直到例如金属5层，金属6层等更高级别的金属层才使用导轨。在此类实施方案中，布局和布线工具还使用metal4 670层的最小面积要求对metal4 670层中的带子进行布线。在所示实施方案中，由于导轨的长度并且考虑到电迁移效应，metal4 670层中的导轨宽度较宽。当在metal4 670层中使用独立的带子时，布局和布线工具能够为metal4 670层中的布线使用最小宽度，同时也满足设计规则。
50.用于电源连接和接地连接的metal1 610、metal2 630和metal3 650中的每一个的相对较短长度允许这些金属层比具有相对较长长度(例如，用于导轨的长度)的金属层处理更高的电流。metal1 610、metal2630和metal3 650的相对较短长度也为这些金属层提供blech长度缓解。另外，与使用共享电源轨的方法相比，相对较短的垂直metal3 650接线柱消耗更少轨道。此外，metal1 610、metal2 630和metal3 650中的每一个的相对较短长度提供用于提供信号路由轨道的间隙，这可以缓解或完全消除信号路由拥塞。因此，布局和布线工具的布线器在以较短的金属长度完成电源和接地连接后进行信号布线时的灵活性增加。
51.另外，由于标准单元的电源和接地引脚是内侧metal1 610接线柱，而不是使用外侧导轨，布局和布线工具能够在metal2 630层和metal3 650层下方移动标准单元，而不是固定标准单元的位置。如在布置600的顶部所示，布局和布线工具能够通过移动标准单元来移动metal1 610接线柱，以创建用于信号路由的可用metal1 610轨道。在一些实施方案中，metal2 630接线柱的长度保持在满足metal2 630层的最小面积要求的最小长度。类似地，如在可能的标准单元移动的右侧所示，布局和布线工具能够移动metal3 650接线柱，以创建用于信号路由的可用metal3 650轨道。
52.如在布置600的左上角所示，布局和布线工具能够识别可以缓解信号拥塞的位置。例如，布局和布线工具灵活地连接两个单独的metal2 630带以创建单个metal2 630带，并移除最左侧的metal3 650接线柱和通孔660，从而腾出用于在metal3中布线的轨道。布局和布线工具执行此改变的条件是所得metal2 630带不超过metal 2的blech长度。在一个实施方案中，当布置600的左上角没有信号拥塞时，布局和布线工具连接两个单独的metal2 630带，以在两个metal3 650接线柱之间创建单个metal2 630带。用于执行此改变的合格条件是所得metal2 630带不超过金属2的blech长度。通过维持两个metal3 650接线柱，布局和布线工具增加在布置600的左上角中的电源连接的通孔冗余。增加通孔冗余会提高处理良率。
53.现在参考图7，示出了用于创建标准单元布置的方法700的一个实施方案。为了讨论的目的，此实施方案中的步骤按顺序次序示出。然而，在其他实施方案中，一些步骤以与所示不同的次序发生，一些步骤同时执行，一些步骤与其他步骤结合，并且一些步骤不存在。
54.定制单元设计器和自动合成工具中的一个或多个使用单向轨道将多个晶体管放
置在标准单元布置中，以在一个或多个金属层中路由信号(框702)。将使用金属一层的最小宽度的金属一层的至少两个轨道放置在单个金属栅极的间距内(框704)。如先前所描述，对于标准单元，金属一层的轨道的第一数目与金属栅极层的轨道的第二数目的最大比率称为“传动比”，所述金属一层的轨道可以适合具有最小金属一层宽度的区域，所述金属栅极层的轨道可以适合具有最小金属栅极层宽度的区域且仍提供高于阈值的处理良率。第一数目和第二数目中的每一个都是正的非零整数。在以前的设计中，传动比是三比二或更小，例如一比一。然而，随着光刻技术的先进发展，传动比例如从三比二(3:2)增加到二比一(2:1)或更大。
55.使用由设计规则定义的金属一层的最小长度路由金属一层中的一个或多个信号(框706)。最小长度为芯片级布局和布线工具提供信号引脚，例如输入、输出和中间信号，同时仍满足金属一层的最小面积要求。最小长度减少电迁移效应，并为相邻单元的信号路由提供区域。定制单元设计器或自动合成工具在同一金属一轨道中路由金属一层中的电源信号和金属一层中的接地参考信号(框708)。在一些实施方案中，电源信号和接地参考信号中的每一个使用由金属一层的设计规则定义的最小长度(或在垂直方向上的高度)。在执行芯片级信号路由时，将电源信号和接地参考信号中的每一个定位在金属一层的同一轨道中为标准单元的信号路由提供区域，随后为相邻单元的信号路由提供区域。
56.当标准单元作为电路仿真的网表或作为硅芯片裸片上的物理制造单元存在时，直到一个或多个电源连接接收到电源电压，一个或多个接地参考连接接收到接地参考电压，并且一个或多个输入节点接收到例如布尔逻辑电平的电位，标准单元才会在输出节点上生成信号。布尔逻辑电平是例如电源电压的逻辑高电平或例如接地参考电压的逻辑低电平中的一个。如果没有向标准单元的输入节点施加电位(条件框710的“否”分支)，则标准单元等待通电(框712)。然而，如果将电位施加到标准单元的输入节点(条件框710的“是”分支)，则标准单元的电路系统通过单个金属栅极的间距内的金属一层的至少两个轨道中的一个将电流从输入节点传送到标准单元的输出节点(框714)。
57.现在参考图8，示出了用于创建芯片布置的方法800的一个实施方案。定制单元设计器和自动合成工具中的一个或多个使用由设计规则定义的金属二层的最小长度通过金属二层中的路径将多个标准单元放置在多单元布置中(框802)。在各种实施方案中，设计规则被定义为提供参数，这些参数为特定半导体制造工艺提供高于阈值的工艺良率。多个不同类型的标准单元用于在芯片级创建阵列。然而，所得阵列不使用特定间距连接至电网。例如，没有用于确定在何处放置任何金属层的接线柱以创建电源和接地参考连接的电网间距。在一些实施方案中，也使用由设计规则定义的金属三层的最小长度在多单元布置中的金属三层中路由信号(框804)。
58.在各种实施方案中，自动化布局和布线工具识别在任何标准单元中的金属一层下方的层上是否存在任何引脚特性。在一些实施方案中，设计者从标准单元去除金属一层中的一个或多个信号引脚。通常放置在金属一层信号路径上的相关联引脚特性现在放置在对应的通孔或金属零层信号路径上。标准单元的所得网表包括引脚特性以及与金属一层下方的用于信号的层相关联。如果布局和布线工具识别在标准单元中的金属一层下方的层上的引脚特性(条件框806的“是”分支)，则所述工具在金属一层中路由信号以连接识别的引脚(框808)。如果布局和布线工具未识别标准单元中的金属一层下方的层上的引脚特性(条件
框806的“否”分支)，则方法800的控制流移至框810。在框810，布局和布线工具识别任何冗余通孔并重新定位信号路径以去除通孔冗余。减少通孔的数目会增加芯片的处理良率。
59.应注意，上述实施方案中的一个或多个包括软件。在此类实施方案中，实现方法和/或机制的程序指令被传送或存储在计算机可读介质上。被配置为存储程序指令的各种类型的介质是可获得的并且包括硬盘、软盘、cd-rom、dvd、闪存、可编程rom(prom)、随机存取存储器(ram)和各种其他形式的易失性或非易失性存储装置。一般来说，计算机可存取存储介质包括在用于向计算机提供指令和/或数据期间可由所述计算机存取的任何存储介质。例如，计算机可存取存储介质包括存储介质，例如磁性或光学介质，例如，磁盘(固定的或可移动的)、磁带、cd-rom或dvd-rom、cd-r、cd-rw、dvd-r、dvd-rw或蓝光。存储介质还包括易失性或非易失性存储器介质，诸如ram(例如同步动态ram(sdram)、双倍数据速率(ddr、ddr2、ddr3等)sdram、低功耗ddr(lpddr2等)sdram、rambus dram(rdram)、静态ram(sram)等)、rom、闪存、可经由外围接口(诸如通用串行总线(usb)接口)存取的非易失性存储器(例如，闪存)等。存储介质包括微机电系统(mems)以及可经由通信介质(例如网络和/或无线链路)存取的存储介质。
60.另外，在各种实施方案中，程序指令包括以高级编程语言(例如c语言)或设计语言(hdl)(例如verilog、vhdl)或数据库格式(例如gds ii流格式(gdsii))对硬件功能性的行为级描述或寄存器传输级(rtl)描述。在一些情况下，所述描述由合成工具读取，所述合成工具对描述进行合成以从合成库产生包括一系列门的网表。所述网表包括门集合，所述门还表示包括系统的硬件的功能性。然后对网表进行布局和布线，以产生描述要应用于掩模的几何形状的数据集。所述掩模然后用于各种半导体制造步骤中，以产生对应于系统的一个或多个半导体电路。替代地，根据需要，计算机可存取存储介质上的指令是网表(带有或不带有合成库)或数据集。替代地，利用指令以便由来自供应商(例如和mentor)的基于硬件的类型的模拟器进行模拟。
61.尽管已相当详细地描述了以上实施方案，但一旦完全了解以上公开内容，各种变型和修改对本领域技术人员将变得显而易见。所附权利要求意图被解释为涵盖所有此类变型和修改。