晶体振荡器启动电路和方法与流程

1.本公开涉及一种用于启动晶体振荡器的电路和方法。


背景技术：

2.启动时间短、能耗低是许多产品的关键特征。特别是对于低功率无线占空比系统(iot、ble、车钥匙)来说，由于能量是通过电池或甚至通过能量采集来传递的，因此能量通常是稀缺的。系统的启动时间和启动能量通常主要由晶体振荡器(xo)和例如mems谐振器、晶体、陶瓷或rlc电路等谐振器决定。
3.启动xo的典型方式是通过增益级放大的噪声。然而，初始噪声很小，并且没有明确限定。启动时间相对较长，并且被限制为某个最小值，这具体取决于初始噪声值。改善启动时间的第一步是在启动时向xo提供初始“踢”或脉冲。以此方式，晶体(xtal)中的初始动生电流得以明确限定。然而，最大初始动生电流受晶体上的可能最大踢幅(kick amplitude)的限制，并因此受电源电压的限制。通过以明确限定的方式周期性地提供脉冲，可以进一步改善启动时间。通过以明确限定的方式施加脉冲，动生电流可以持续增大到最终值。如果注入能量的频率和相位恰好与晶体中的动生电流相同，那么启动时间被优化为最小可能值。


技术实现要素：

4.在所附权利要求书中限定本公开的各个方面。在第一方面，限定了一种晶体振荡器启动电路，其包括：h桥电路，其包括多个开关，所述h桥电路被配置成耦合到晶体谐振器；比较器，其具有被配置成可切换地耦合到所述晶体谐振器的端的第一比较器输入、被配置成耦合到电源节点的第二比较器输入、比较器时钟输入，以及被配置成响应于所述晶体谐振器中的动生电流的过零事件而在第一状态与第二状态之间转变的比较器输出；比较器时钟发生器，其具有耦合到所述比较器输出的第一比较器时钟发生器输入、被配置成接收开始信号的第二比较器时钟发生器输入以及耦合到所述比较器时钟输入的比较器时钟发生器输出；开关控制发生器，其耦合到比较器时钟输出并且被配置成生成相对于所述比较器时钟同步的多个开关控制信号以控制所述多个开关，所述多个开关可配置成在第一开关控制阶段期间以第一极性并且在第二开关控制阶段期间以相反的第二极性将电压源施加到所述晶体谐振器端，并且其中在相应开关控制阶段的相应第一子阶段期间，所述多个开关以第一配置进行配置以将电源节点耦合到相应晶体谐振器端；并且在相应第二子阶段期间，所述多个开关以第二配置进行配置以将所述电源节点耦合到所述相应晶体谐振器端；其中在所述第二配置中，所述电源节点与所述相应晶体谐振器端之间的电阻比所述第一配置中的所述电阻大；并且其中所述开关控制发生器另外被配置成在所述相应第二子阶段中的每一个第二子阶段期间将所述第一比较器输入耦合到所述相应晶体谐振器端。
5.在一个或多个实施例中，所述晶体振荡器启动电路可以被配置成使每个比较器时钟周期在所述第一开关控制阶段与所述第二开关控制阶段之间交替。
6.在一个或多个实施例中，所述比较器可以被配置成在所述比较器时钟周期的第一
阶段期间校准比较器偏移电压并且在所述比较器时钟周期的第二阶段期间对所述输入进行比较。
7.在一个或多个实施例中，可以在每个相应第二子阶段期间启用所述比较器。
8.在一个或多个实施例中，所述比较器可以包括：差分放大器级，其包括：运算跨导放大器(ota)；第一电容器，其耦合到第一ota输入；第二电容器，其耦合到第二ota输入，其中所述比较器被配置成接收限定校准阶段和比较阶段的所述比较器时钟，其中在所述校准阶段期间，所述比较器被配置成控制多个比较器开关以进行以下操作：可切换地经由所述第一电容器将所述第一比较器输入耦合到所述第一ota输入；以及可切换地经由所述第二电容器将所述第二比较器输入耦合到所述第二ota输入；并且其中在所述比较阶段期间，所述比较器被配置成控制所述多个比较器开关以进行以下操作：可切换地经由所述第一电容器将所述第一比较器输入耦合到所述第一ota输入及经由所述第二电容器将所述第一比较器输入耦合到所述第二ota输入；以及可切换地将第一ota输出耦合到所述第一ota输入并将第二ota输出耦合到所述第二ota输入。
9.在一个或多个实施例中，所述比较器可以包括单端输出级ota，所述单端输出级ota耦合到所述差分放大器级的所述输出，并且具有耦合到所述差分放大器级的第一ota输出的第一输入、耦合到所述第二ota输出的第二输入和耦合到缓冲器的输出，其中所述缓冲器被配置成具有移位的电压断路电平。
10.在一个或多个实施例中，所述多个开关可以另外包括：第一开关和第三开关，其串联布置在所述电源节点与第二电源节点之间；第二开关和第四开关，其串联布置在所述电源节点与所述第二电源节点之间；第一感测开关，其与所述第一开关并联布置；第二感测开关，其与所述第二开关并联布置；所述第一开关和所述第三开关的第一共同节点被配置成耦合到第一晶体谐振器端，以及所述第二开关和所述第四开关的第二共同节点被配置成耦合到第二晶体谐振器端。
11.在一个或多个实施例中，在所述第一开关控制阶段期间，所述开关控制发生器可以另外被配置成：闭合所述第一感测开关和所述第四开关，并且在所述第一开关控制阶段的所述第一子阶段期间闭合所述第一开关；以及在所述第一开关控制阶段的所述第二子阶段期间断开所述第一开关；并且在所述第二开关控制阶段期间，所述开关控制发生器可以被配置成：闭合所述第二感测开关和所述第三开关，并且在所述第二开关控制阶段的所述第一子阶段期间闭合所述第二开关；以及在所述第二开关控制阶段的所述第二子阶段期间断开所述第二开关。
12.在一个或多个实施例中，所述晶体振荡器启动电路可以另外包括：第一比较开关，其耦合在所述第一晶体谐振器端与所述第一比较器输入之间；以及第二比较开关，其耦合在所述第二晶体谐振器端与所述第一比较器输入之间；其中所述开关控制发生器另外被配置成：在所述第一开关控制阶段的所述第二子阶段期间闭合所述第一比较开关；以及在所述第二开关控制阶段的所述第二子阶段期间闭合所述第二比较开关。
13.在一个或多个实施例中，在至少两个比较器时钟周期之后：在所述相应开关控制阶段的相应第一子阶段期间，所述多个开关可以按第三配置进行配置以将所述电源节点耦合到相应晶体谐振器端；并且在相应第二子阶段期间，所述多个开关以第四配置进行配置以将所述电源节点耦合到所述相应晶体谐振器端；其中在所述第四配置中，所述电源节点
与所述相应晶体谐振器端之间的所述电阻比所述第三配置中的所述电阻大并且比所述第二配置中的所述电阻小。
14.在一个或多个实施例中，所述开关控制发生器可以被配置成取决于比较器时钟周期的数量和晶体谐振器信号的振幅中的至少一个而控制所述多个开关以按所述第一配置和所述第二配置或者所述第三配置和所述第四配置进行配置。
15.在一个或多个实施例中，所述晶体振荡器启动电路可以另外包括耦合在电源节点与所述第二比较器输入之间的电流泄漏和延迟补偿电路。
16.在一个或多个实施例中，所述晶体振荡器启动电路可以另外包括单触发电路，所述单触发电路具有耦合到开始启用输入的输入和耦合到所述第二比较器时钟发生器输入的输出。
17.在一个或多个实施例中，所述比较器时钟发生器可以另外包括第一触发器、延迟元件和第二触发器的串联布置以及或门，所述或门具有耦合到所述第一比较器时钟发生器输入的第一输入、耦合到所述第二比较器时钟发生器输入的第二输入以及耦合到所述第一触发器和所述第二触发器的时钟输入的输出，其中所述第一触发器被配置为反转触发器，并且其中所述比较器时钟输出是所述第一触发器的延迟输出和所述第二触发器的所述输出的异或。
18.在一个或多个实施例中，所述开关控制发生器可以另外包括：逻辑门，其具有耦合到开始启用输入的第一输入开关、耦合到所述比较器时钟发生器输出的第二输入和被配置为反转触发器的开关控制触发器，所述反转触发器具有耦合到逻辑门输出的时钟输入和耦合到第二延迟元件的输出；以及开关控制逻辑模块，其耦合到开关控制触发器输出和延迟开关控制触发器输出，并且被配置成从所述开关控制触发器输出生成所述开关控制信号并从所述第二延迟元件生成所述延迟开关控制触发器输出。
19.在一个或多个实施例中，第一开关控制阶段信号可以对应于所述开关控制触发器输出，并且第二开关控制阶段信号可以对应于所述开关控制触发器输出的反相。
20.在一个或多个实施例中，所述启动电路可以包括在晶体振荡器电路中，所述晶体振荡器电路另外包括被配置成可切换地耦合到谐振器晶体的稳态电路，其中在启动阶段期间，所述稳态电路与所述谐振器晶体解耦，并且在所述启动阶段之后，所述h桥电路与所述谐振器晶体解耦，并且所述谐振器晶体耦合到所述稳态电路。
21.在一个或多个实施例中，振幅检测器可以耦合到所述谐振器晶体，其中所述电路被配置成响应于所述振幅超过预定值而从所述启动阶段切换到稳态阶段。
22.所述启动电路的实施例可以包括在物联网装置、蓝牙装置和超宽带装置中的一个装置中。
23.在第二方面，限定了一种启动晶体谐振器的方法，所述晶体谐振器被配置成耦合到包括h桥电路的启动电路，所述h桥电路包括多个开关，所述方法包括：响应于检测到所述晶体谐振器中的动生电流的过零事件而生成多个开关控制信号：利用所述开关控制信号控制所述h桥电路的多个开关，以在第一开关控制阶段期间以第一极性及在第二开关控制阶段期间以相反的第二极性将电压施加到所述晶体谐振器的端；在相应开关控制阶段的相应第一子阶段期间，以第一配置对所述多个开关进行配置以将电源节点耦合到相应晶体谐振器端；以及在所述相应开关控制阶段的相应第二子阶段期间，以第二配置对所述多个开关
进行配置以将所述电源节点耦合到所述相应晶体谐振器端；其中相比于所述第一配置，在所述第二配置中，所述电源节点与所述相应晶体谐振器端之间的电阻较大；以及检测每个相应第二子阶段期间的每次过零。
附图说明
24.在附图和描述中，相似的附图标记指代相似的特征。现在仅借助于由附图示出的例子详细地描述实施例，在附图中：
25.图1示出了示出注入电压和动生电流的示例晶体振荡器电路和操作波形。
26.图2示出了示出自定时能量注入技术的晶体谐振器的示例简化图。
27.图3示出了根据实施例的晶体振荡器启动电路。
28.图4示出了在图3的启动电路的操作期间的波形。
29.图5示出了根据实施例的包括启动电路的晶体振荡器电路。
30.图6示出了在图5的电路的操作期间的波形。
31.图7a示出了根据实施例的用于启动电路的比较器。
32.图7b示出了在图7a的比较器的操作期间的波形。
33.图7c示出了图7a的比较器的输出级的电路实施方案。
34.图7d示出了用于图7a的比较器的差分ota的电路实施方案。
35.图8示出了用于图5的晶体振荡器电路的示例泄漏补偿电路。
36.图9示出了用于开关时钟生成的逻辑的示例实施方案。
37.图10示出了根据实施例的晶体谐振器的自定时启动的方法。
具体实施方式
38.图1示出了包括自定时启动电路110和稳态振荡器电路120的晶体振荡器电路100的示例示意性框图。晶体振荡器设计100的示意性框图还包括示例电压波形130和所得动生电流波形140。晶体谐振器150可以由电阻152、电感154、电容156(rlc)电路表示，其中动生电流158穿过所述rlc电路，定位成与电容160并联。
39.在操作中，首先，启动电路110在某一时间段内通过开关112、114连接到晶体谐振器150。在此期间，注入切换电压130在过零点132附近使所述注入切换电压130的极性交替，从而随时间增大动生电流振幅140。在由启动电路110提供的注入时间已充分增大晶体振荡器的动生电流的振荡振幅之后，晶体接着通过保持振荡的开关112、114连接到稳态振荡器电路120。
40.图1还示出了方波注入波形130和所得的增大的动生电流140的例子。假设晶体品质因数较高(rm较小)，则动生电流140可以计算为随时间线性增大，其中斜率为：其中a是注入波形的基波的振幅。与基于负电阻的电路相反，启动斜率不取决于寄生电容c
p 160。
41.电源的电路实施方案在晶体振荡器上设置电压阶跃，由此响应于穿过晶体振荡器的电流的正负号的变化，即，通过检测140的过零来切换施加到晶体振荡器的电压源的
极性，这种电路实施方案可以向晶体振荡器提供自定时能量注入波形。
42.图2示出了示出自定时能量注入技术的晶体谐振器200的简化图。如所示，用于驱动晶体谐振器200的任何电压源204(所述电压源204的极性取决于穿过所述晶体谐振器200的电流的正负号)可以用作施加到晶体谐振器200的注入波形，其中所述注入波形可以基于穿过晶体谐振器200的电流202的正负号而切换。由于注入波形是自定时的，所以注入波形的信号频率与晶体频率自动匹配，而无需借助单独的注入振荡器来创建所述波形。
43.自定时能量注入依赖于对动生电流im的测量。然而，无法直接测量im，因为动生分支与c
p
并联；在晶体振荡器端处测得的任何电流都可能流入动生分支或c
p
中。可以通过确保电流不会流入寄生电容c
p
分支中以使得在晶体振荡器端处测得的电流只能流过动生分支来克服这种限制。在一些例子中，这通过将(准)恒定电压施加到晶体振荡器来实现。
44.在自定时注入方案中，必须检测动生电流的过零，并且必须在没有太多延迟的情况下注入能量。总延迟(相位误差)应小于晶体的振荡周期的90
°
。通过测量h桥的开关电阻(r
sw
)上的电压极性来检测过零，并使用比较器测量极性。
45.开关电阻应足够大以形成电压摆动，从而能够在延迟足够小的情况下检测动生电流的过零。然而，如果开关电阻过大，则稳定时间过长，并因此无法检测到相当小的动生电压摆动。为了缩短稳定时间，可以在启动期间通过停用实施负载电容的电容器组来减小x
p
和xn上的负载电容c
load
。
46.对于由mos晶体管实施的开关，可以借助于并联连接到pmos开关的自淬灭nmos开关，将电压上拉至电源减去nmos的阈值电压(vdd-vth)来缩短稳定时间。未优化稳定时间，因为它仍然必须从vdd-vth稳定到大约vdd。不能选择过大的pmos开关电阻，因为它会在动生电流过零与开关电阻上的电压过零之间引入相移(相位误差)。因此，取决于晶体规格和(寄生)负载电容，开关上的初始动生电压摆动vsw_pk的振幅可能非常小，例如仅在约0.1mv-2mv的范围内。
47.此外，只有当电压摆动的振幅大于比较器的偏移以及由于泄漏(来自开关和焊盘)产生偏移电压v
offset
而引起的偏移时，才能检测到动生电流。即使可以检测到小电压摆动的过零，也很难使相位误差α
error
保持足够小。启动时间与相位误差成比例，并且如果相位误差大于90
°
，则xo可能根本无法启动。
48.总相位误差等于α
error
＝α
offset
α
comp
α
i-v
，其中：
49.·
由于比较器偏移而引起的相位误差为：α
offset
＝arcsin(v
offset
/v
sw_pk
)
50.·
由于比较器和开关电路系统中的延迟而引起的相位误差为：α
comp
51.·
动生电流的过零与感测电阻器上的电压之间由于电容性负载c
load
而引起的相位误差：α
i-v
＝arctan(ω*r
sw
*c
load
)
52.例子1：
53.在此例子中，计算启动时的最大可容许比较器延迟。
54.假设
55.f
xtal
＝50mhz
56.针对最大摆动v
sw_pk
优化的r
sw
(r
sw
＝x
cload
)
[0057]vsw_pk
＝1mv(跨感测电阻器的摆动的初始峰值电压)
[0058]voffset_max
＝0.5mv(泄漏 比较器)
[0059]
这给定：α
offset
＝30
°
并且α
i-v
＝45
°
。因此，最大比较器相移应小于α
comp
＝90-30-45＝15
°
或δt
comp
《15/360*1/50*106《833ps。因此，除了可容许的低偏移之外，比较器还应具有大的增益带宽积，以使延迟保持足够小。
[0060]
在欧洲专利19153629.1和美国专利申请16/751233中所描述的示例启动电路中，通过检测比较器偏移的极性并在比较器偏移不为负的情况下交换输入来增大裕度δt
comp
，如以下例子2所示出。
[0061]
例子2：
[0062]
在此例子中，通过在比较器偏移不为负的情况下交换比较器输入来增大α
comp
上的裕度。
[0063]
假设
[0064]fxtal
＝50mhz
[0065]
针对最大摆动v
sw_pk
优化的r
sw
(r
sw
＝x
cload
)
[0066]vsw_pk
＝1mv
[0067]voffset
《0mv(比较器，由于泄漏引起的偏移假设为零)
[0068]
这给定：α
offset
＝0
°
，α
i-v
＝45
°
并且α
comp
《45
°→
δt
comp
《2.5ns。现在，比较器延迟上的裕度增大。然而，启动时偏移仍应小于1mv(v
offset
《v
sw_pk
)。
[0069]
然而，在许多应用中，跨感测电阻器的摆动的初始峰值电压通常甚至更小，这使得很难在使延迟保持足够小的同时以稳健的方式检测所述初始峰值电压。因此，检测比较器偏移的极性并在比较器偏移不为负的情况下交换输入可能会引起不可靠的启动。对于封装尺寸较小的廉价晶体，动生电感可能较大，从而进一步减小最大初始动生电流，并因此减小开关v
sw_pk
上的最大初始动生电压摆动。另外，具有较高频率的晶体减少了最大可允许延迟。
[0070]
图3示出了根据实施例的用于晶体振荡器的启动电路300。启动电路300包括比较器时钟发生器320、开关控制发生器330、比较器340和h桥电路350。
[0071]
h桥电路350包括第一开关s1、第二开关s2、第三开关s3、第四开关s4、第一感测开关sr
p
和第二感测开关srn。第一感测开关sr
p
和第三开关s3串联布置在第一电源节点302与第二电源节点304之间，所述第一电源节点302可以是模拟电源vdda，所述第二电源节点304可以是接地。在其它例子中，第一电源节点302可以是接地，并且第二电源节点304可以是模拟电源vdda。在这些例子中，还应交换到比较器340的非反相输入和比较器340的反相输入的连接。
[0072]
第二感测开关srn和第四开关s4串联连接在第一电源节点302与第二电源节点304之间。晶体谐振器310具有可以连接到开关sr
p
与s3之间的第一共同节点314的第一端x
p
，以及可以连接到开关srn与s4之间的第二共同节点316的第二端xn。第一开关s1可以连接在第一共同节点314与第一电源节点302之间。第二开关s2可以连接在第二共同节点316与第一电源节点302之间。
[0073]
第一感测开关sr
p
和第二感测开关srn可以具有高于第一开关s1和第二开关s2的导通电阻值。
[0074]
第一电源节点302可以连接到比较器340的反相输入。第一比较开关sx
p
可以连接在第一共同节点314与比较器340的非反相输入306之间。第二比较开关sxn可以连接在第二共同节点316与比较器340的非反相输入306之间。比较器输出322可以连接到比较器时钟发
生器320。被配置成输出比较器时钟φ
comp
的比较器时钟输出308可以连接到比较器340并且连接到开关控制发生器330的输入。比较器时钟发生器320可以具有开始脉冲输入318。开关控制发生器输出312_1到312_6输出相应定时控制信号φ
p
、φ
psub1
、φ
psub2
、φn、φ
nsub1
、φ
nsub2
，这些相应定时控制信号φ
p
、φ
psub1
、φ
psub2
、φn、φ
nsub1
、φ
nsub2
可以连接以分别控制第一开关s1(φ
psub1
)、第二开关s2(φ
nsub1
)、第三开关s3(φn)、第四开关(φ
p
)、第一感测开关sr
p
(φ
p
)、第二感测开关srn(φn)、第一比较开关sx
p
(φ
psub2
)和第二比较开关sxn(φ
nsub2
)。
[0075]
开关s1-s4、srn、sx
p
通常可以被实施为nmos或pmos晶体管，其中来自开关控制发生器330的控制信号φ
p
、φ
psub1
、φ
psub2
、φn、φ
nsub1
、φ
nsub2
连接到每个mos晶体管的相应门。对于如所示的启动电路300，第一开关s1、第二开关s2、第一感测开关sr
p
和第二感测开关srn可以利用pmos晶体管来实施。第三开关s3和第四开关s4首先可以实施为nmos晶体管。第一比较开关sx
p
和第二比较开关sxn可以利用pmos晶体管来实施，其中vdda是比较器340的参考。
[0076]
在以下描述中，术语活动用于指示开关控制信号的一个阶段，在所述阶段中，由所述信号控制的开关或电路系统闭合或被启用。
[0077]
术语非活动用于指示开关控制信号的一个阶段，在所述阶段中，由所述信号控制的开关或电路系统断开或被停用。用于示出各个实施例中的启动电路的实施例的操作的开关控制信号波形被示为高态有效。然而，应了解，例如，如果开关被实施为pmos晶体管，则需要低态有效信号，并且因此信号将被反相以实施相应开关的所需操作。
[0078]
参考图4描述启动电路300的操作，图4示出了在启动电路300的操作期间的示例波形400。利用开始脉冲输入318上的“开始”信号启用启动，所述开始脉冲输入318可以例如由单触发电路或任何其它合适的电路系统生成。由比较器时钟发生器320生成的信号φ
comp
响应于开始脉冲而具有从高到低的初始转变，如所示，并且随后在预定延迟时间δφ
comp_start
之后再次从低转变到高。每当比较器340检测到过零时，就会从比较器输出322(“comp out”)触发后续从高到低的转变。比较器时钟信号φ
comp
控制比较器何时处于活动状态，即何时比较输入处的信号，并且控制所述比较器何时处于非活动状态，在此期间，在一些例子中，比较器可以执行校准。
[0079]
开关控制发生器330接收比较器时钟信号φ
comp
，所述开关控制发生器330生成从比较器时钟信号φ
comp
得到的开关控制信号。
[0080]
当控制信号φn处于非活动阶段时，控制信号φ
p
处于活动阶段，并且反之亦然。控制信号φ
psub1
是在控制信号φ
p
的活动阶段的第一子阶段402期间处于活动状态的信号。控制信号φ
psub2
是在控制信号φ
p
的活动阶段的第二子阶段404期间处于活动状态的信号。类似地，信号φ
nsub1
、φ
nsub2
在控制信号φn的活动阶段的第一子阶段406和第二子阶段408期间处于活动状态。
[0081]
第一子阶段402、406可以具有表示为δφ
pulse
的活动持续时间。波形xp和xn示出了连接到晶体谐振器320的相应端的共同节点314、316处的电压的变化。信号“comp in ”示出了比较器340的非反相输入306处的信号，并且信号im示出了动生电流。
[0082]
下表1示出了在开关控制信号的活动阶段期间开关的操作。除非另外限定，否则开关是断开的。
[0083][0084]
表1
[0085]
在φ
p
处于活动状态的每个比较周期期间，在φ
psub1
处于活动状态的第一活动子阶段402期间，在第一配置中，开关s1和sr
p
可以并联连接在第一共同节点314与电源轨之间，所述第一共同节点314连接到晶体谐振器端(xp)。有效电阻将为开关s1和sr
p
的电阻的组合。相比于srp，开关s1可以具有低得多的导通电阻，这可以减少节点xp处的电压的稳定时间。具体地说，如果使用pmos晶体管来实施开关s1，则这可以确保节点xp一直被上拉到vdda。
[0086]
在第二子阶段404中，在第二配置中，开关s1断开并且sr
p
保持闭合。相比于第一配置中的情况，现在电源轨302与晶体谐振器端xp之间的有效电阻较高。这可以允许更容易地检测过零，因为跨电阻的电压降将较大。在第二子阶段404中，节点xp还可以通过开关sx
p
耦合到比较器340。在第二子阶段404开始之后，通过φ
comp
启用比较器340，这可以通过选择δφ
comp_start
》δφ
pulse
来确保。
[0087]
比较器340可以在第二子阶段404期间的某一点检测到电压的过零，所述过零将对应于相位延迟δφ
i-v
之后的动生电流im的过零。在通过比较器进行的另一延迟δφ
comp_delay
之后，施加到晶体310的电压的极性反转，即φ
p
变得非活动，而φn变得活动。然后，比较周期在φn处于活动状态的情况下以类似的方式重复。
[0088]
启动电路300可以为晶体振荡器提供更稳健的自定时启动。由于比较器在每个周期具有限定的比较启用时间(这发生在相应的第二子阶段期间)，因此比较器可以在未比较时执行偏移补偿以提高检测的灵敏度。此外，由于启动电路具有限定的第一子阶段，因此可以使用最优晶体管来实施h桥电路的额外开关s1、s2以通过减小电源节点302与晶体谐振器310的相应端之间的电阻而使稳定时间减到最少。
[0089]
在一些例子中，第一感测开关sr
p
和第二感测开关srn可以通过多个并联的晶体管实施，所述晶体管可以单独进行选择，可以表示为sr
p1
、sr
p2
、sr
p3
、
……
、sr
pn
和sr
n1
、sr
n2
、sr
n3
、
……
、sr
nn
。这可允许在每个比较器时钟周期改变有效感测电阻。举例来说，在初始启动时，感测电阻值可能需要相对较高以检测电压降，因为振荡的初始振幅相对较小。可以通过在如上所述的不同子阶段期间以第一配置和第二配置对开关进行配置并且通过取决于开关时钟相位仅选择例如sr
p1
或sr
n1
来提供相对较高的感测电阻。在数个比较器时钟周期之后，振幅可增大，并且因此每个周期的感测电阻值可以减小。在此情况下，上文所描述的第一配置和第二配置可以被第三配置和第四配置代替，其中例如当φ
p
处于活动状态时，选
择sr
p1
、sr
p2
、sr
p3
而不是仅选择sr
p1
，并且类似地，当φn处于活动状态时，选择srn1、srn2、srn3而不是sr
n1
。在第三配置和第四配置中，与第一配置和第二配置相比，有效感测电阻值减小。
[0090]
减小感测电阻值可以减少所需的启动时间。可以例如通过耦合到比较器时钟输出的计数器(未图示)或和连接到晶体谐振器端xn、x
p
的振幅检测器(未图示)来确定何时改变感测电阻值。
[0091]
使用外部时钟的启动电路需要具有非常准确的时钟，所述时钟可以是集成振荡器。集成振荡器的所需准确性(频率偏差《《0.2％)难以实现并且还需要大量面积和功率。可以通过例如校准、抖动注入、啁啾注入或同步注入等技术来放宽集成振荡器的要求。然而，在启动时间缩短和能量节省方面，效率相当低。自定时注入启动电路300解决了准确性问题，因为不需要(准确的)外部时钟，并且允许相对于动生电流阶段以足够小的延迟(相位差)注入能量以进行可靠的启动操作。
[0092]
图5示出了根据实施例的晶体振荡器电路500，所述晶体振荡器电路500具有启动电路和稳态振荡器电路580，所述稳态振荡器电路580经由开关s1
en
和s2
en
耦合到晶体谐振器510并且由稳态控制线548(ss_enable)控制。
[0093]
晶体的启动电路包括比较器时钟发生器520、开关控制发生器530和比较器540。晶体振荡器电路500的启动电路可以具有包括第一开关s1、第二开关s2、第三开关s3、第四开关、第一感测开关sr
p
和第二感测开关srn的h桥电路。第一感测开关sr
p
和第三开关s3串联布置在第一电源节点502与第二电源节点504之间，所述第一电源节点502可以是模拟电源vdda，所述第二电源节点504可以是接地。第一感测开关sr
p
和第二感测开关srn可以是单个开关和感测电阻，或并联布置的多个可单独选择的开关和感测电阻。在一些例子中，感测电阻可以是mos开关的沟道上电阻，并且因此开关和r
sense
电阻的功能可以组合。在其它例子中，第一电源节点502可以是接地，并且第二电源节点504可以是模拟电源vdda。在这些例子中，还应交换到比较器540的非反相输入和比较器540的反相输入的连接。
[0094]
第二感测开关srn和第四开关s4串联连接在第一电源节点502与第二电源节点504之间。晶体谐振器510可以连接在第一端x
p
与第二端xn之间，所述第一端x
p
连接到开关sr
p
与s3之间的第一共同节点514，所述第二端xn连接到开关srn与s4之间的第二共同节点516。第一开关s1可以连接在第一共同节点514与第一电源节点502之间。第二开关s2可以连接在第二共同节点516与第一电源节点502之间。
[0095]
第一电容器c1
osc
和第一电容器开关s1
cap
可以连接在第一共同节点514与接地504之间。第二电容器c2
osc
和第二电容器开关s2
cap
可以连接在第二共同节点516与接地504之间。第一电容器开关s1
cap
、第二电容器开关s2
cap
可以由选择输入546(capbank_sel)控制。在一些例子中，一组电容器和开关可以并联布置在第一共同节点514与接地504之间以及第二共同节点516与接地504之间，使得可以改变负载电容。
[0096]
第一感测开关sr
p
和第二感测开关srn可以具有高于第一开关s1和第二开关s2的导通电阻r
sense
值。
[0097]
第一比较开关sx
p
可以连接在第一共同节点514与比较器540的非反相输入506之间。第二比较开关sxn可以连接在第二共同节点516与比较器540的非反相输入506之间。比较器输出522可以连接到比较器时钟发生器520。比较器540的反相输入可以经由任选的泄
漏和延迟补偿模块570连接到第一电源节点502。
[0098]
比较器时钟发生器520包括或门or1，所述或门or1具有连接到单触发电路542的输出的开始输入518。单触发电路542的输入连接到较快的启用544。或门or1的输出526可以连接到第一触发器ff1和第二触发器ff2的时钟输入。第一触发器ff1反相输出qbar可以连接到第一触发器ff1的d输入。非反相输出q可以连接到比较器时钟延迟元件524。具有预定延迟时间δφ
comp_start
的比较器时钟延迟元件524的输出可以连接到第二触发器ff2的d输入。比较器时钟延迟元件524的输出还可以连接到比较器时钟生成模块522的输入，所述比较器时钟生成模块522可以是异或(exclusive-or，exor)函数。第二触发器ff2的非反相输出q可以连接到比较器时钟生成模块522的第二输入。比较器时钟生成模块522的输出连接到提供φ
comp
的时钟发生器输出508。
[0099]
比较器时钟输出508(φ
comp
)可以连接到比较器540并且连接到开关控制发生器530的或非门nor1的第一输入。或非门nor1的第二反相输入可以连接到快速开始启用输入544。或非门输出536可以连接到第三触发器ff3的时钟输入，所述第三触发器ff3可以被称为开关控制触发器。第三触发器ff3的数据输入可以连接到第三触发器ff3的反相输出qbar以将第三触发器配置为反转触发器。第三触发器ff3的非反相输出q可以连接到可以具有表示为δφ
pulse
的预定延迟时间的第二延迟元件532。第三触发器ff3的非反相输出q可以连接到开关控制生成模块534的第一输入538。第二延迟元件532的输出可以连接到开关控制生成模块534的第二输入539。开关控制生成模块534可以具有用于选择感测电阻值(rsense_sel)的第一控制输入552。开关控制生成模块534可以具有连接到快速开始启用输入544的第二控制输入。开关控制生成模块534可以具有连接到稳态启用输入548的第三控制输入。
[0100]
开关控制发生器输出512_1到512_6输出相应的控制输出512_1(φ
p
)、512_2(φ
psub1
)、512_3(φ
psub2
)、512_4(φn)、512_5(φ
nsub1
)、512_6(φ
nsub2
)。
[0101]
开关控制发生器输出512_1可以连接到第一感测开关sr
p
和第四开关s4。开关控制发生器输出512_2可以连接到第一开关s1。开关控制发生器输出512_2可以连接到第一比较开关sx
p
。开关控制发生器输出512_4可以连接到第二感测开关srn和第三开关s3。开关控制发生器输出512_5可以连接到第二开关s2。开关控制发生器输出512_6可以连接到第二比较开关sxn。
[0102]
控制输出512_1、512_4可以是单根导线或多根导线。多个连接可以允许取决于所需感测电阻值r
sense
而选择第一感测开关sr
p
和第二感测开关srn中的不同开关组合。
[0103]
取决于与来自开关控制发生器530的连接到每个mos晶体管的相应门的控制线516_1到516_6一起使用的参考电压，开关通常可以被实施为nmos或pmos晶体管。对于如所示的电路500，第一开关s1、第二开关s2、第一感测开关sr
p
和第二感测开关srn可以利用一个或多个pmos晶体管来实施。第三开关s3和第四开关s4可以实施为nmos晶体管。第一比较开关sx
p
和第二比较开关sxn可以实施为pmos晶体管，因为vdda是所使用的参考。
[0104]
连接到vdda节点502的开关s1、s2由信号φ
psub1
和φ
nsub1
控制。连接到接地504的开关s3、s4由信号φ
p
和φn控制。这些开关是低欧姆的，以确保在δφ
pulse
内稳定。低欧姆电阻可以对应于具有满足以下关系式的电阻的开关电阻r
sw
：
[0105]
[0106]
开关应具有足够低的电阻，以确保在δφ
pulse
内稳定，其中最终误差大约小于r
sense
上可检测的动生电压摆动。通常取决于应用，r
sw
应小于几百欧姆。
[0107]
通过测量r
sense
上的电压来测量动生电流im，r
sense
可以是开关电阻本身，也可以是与开关串联的单独电阻。在δφ
pulse
之后，到vdda 502的相应闭合开关s1或s2断开，以开始感测相应传感器开关srn、sr
p
的电阻r
sense
上的电压。由于开关r
sw
的电阻较低，所以稳定时间可以缩短。
[0108]rsense
值的最大可允许值取决于分别在x
p
和xn下的最大可允许δφ
i-v
和电容c
osc
。r
sense
上的电压等于：
[0109][0110]
因此，对于r
sense
＝|xc|＝1/ωc
osc
(δφ
i-v
＝45
°
)，实现v
rsense
的最大值：
[0111][0112]rsense
的值是可选择的，以获得的值与δφ
i-v
之间的最优平衡。例如，可以在启动期间取决于动生电流im(t)的增加值而减小r
sense
，以减小相移δφ
i-v
并进一步缩短启动时间。
[0113]
比较器540可以在感测电压过零之后的特定时间内翻转，即改变状态。然而，的振幅可能远小于1mv(例如，200μv)。比较器540还应在一定时间内改变状态，以确保动生电流im的增大：
[0114][0115]
因此，比较器偏移应远小于的最小振幅，因此远小于200μv(例如，《20μv)。增益带宽积应足够大以在没有太多延迟的情况下放大小信号。比较器540的反相输入in_n处的参考电压可以是vdda(vin_n＝vdda)。为了进一步提高性能，比较器反相输入in_n处的参考电压可以通过“泄漏延迟和补偿电路”570减小，所述泄漏延迟和补偿电路570可以补偿非反相输入506(in_p)上由于esd箝位器所引起的包括晶体振荡器电路的装置的开关以及焊盘的泄漏而可能引起的电压降。泄漏和延迟补偿电路570还可以补偿动生电流的过零与切换时刻之间的延迟(δφ
comp_delay_max
δφ
i-v
)。通过复制开关和焊盘来模拟in_p上由于泄漏而引起的电压降，可以补偿由于泄漏而引起的电压降。在其它例子中，可以测量比较器540的非反相输入506(in_p)上的电压降，并将所述电压降添加到比较器540的反相输入in_n处的电压。可以通过减去电压值来补偿延迟δφ
i-v
和δφ
comp_delay
：
[0116][0117]
因此，通过泄漏和延迟补偿，电压v
in_n
等于
[0118]vin_n
＝vdda-δv
leakage-δv
compensation
[0119]
在δφ
pulse
之后，取决于两个开关s1或s2中的哪一个刚刚断开，xp或xn处的信号分别约等于vdda，并且可以通过φ
psub2
/φ
nsub2
切换到比较器(in_p)的非反相输入。比较应在
信号电平降至低于vdda-δv
compensation
之后开始。在比较器中没有延迟补偿和可忽略的偏移的情况下，比较应在以下之间开始：
[0120]
δφ
pulse
＜δφ
comp_start
＜180
°
[0121]
δφ
pulse
的现实值≈45
°
，这并不重要，只要rsw选择得足够低即可。并且，δφ
comp_start
并不重要，并且很容易在工艺、电压和温度范围内实现。
[0122]
在一些例子中，可以在接地侧504而不是vdda处进行感测。在其它例子中，还可以在电容器组中进行感测，然而，这需要集成电容器组或两个额外的引脚。
[0123]
在启动电路500的操作中，当控制信号φn处于非活动状态时，控制信号φ
p
处于活动状态，并且反之亦然。
[0124]
参考电路500和图6描述操作，图6示出了在启动电路500的操作和转变期间的示例波形600。
[0125]
在启动时，快速开始启用信号(fs_enable)被断言，并且单个初始脉冲“开始脉冲”可以由单触发电路542生成并在开始脉冲输入518上被接收。此开始脉冲(fs_en_pulse)在或门or1上作为第一时钟脉冲(clk)被输出。或门输出526上的后续时钟脉冲由比较器540生成。由比较器时钟发生器520生成的比较器时钟输出φ
comp
在第一时钟脉冲之后的预定延迟时间δφ
comp_start
具有从低到高的初始转变。每当比较器540检测到动生电流im的过零时，就会从比较器540的输出触发比较器时钟输出从高到低的转变。在此例子中，比较器时钟输出从低到高的转变发生在由延迟元件524确定的延迟时间δφ
comp_start
之后。比较器时钟信号φ
comp
控制比较器何时处于活动状态，即何时比较输入处的信号，并且控制所述比较器何时处于非活动状态，在此期间，在一些例子中，比较器可以执行由波形φ
cal
指示的校准。
[0126]
开关控制发生器330接收比较器时钟信号φ
comp
，当快速开始被启用时，所述开关控制发生器330从比较器时钟信号φ
comp
生成开关时钟信号sw_clk。第三触发器ff3充当二分频电路以生成频率为φ
comp
的一半的信号。第二延迟元件532可以延迟第三翻转开关时钟信号的输出并且提供具有延迟δφ
pulse
的延迟开关控制信号。
[0127]
类似于启动电路300，当控制信号φv处于非活动状态时，控制信号φ处于活动状态，并且反之亦然。
[0128]
当控制信号φn处于非活动状态时，控制信号φ
p
处于活动状态，并且反之亦然。控制信号φ
psub1
是在控制信号φ
p
的活动阶段的第一子阶段602期间处于活动状态的信号。控制信号φ
psub2
是在控制信号φ
p
的活动阶段的第二子阶段604期间处于活动状态的信号。类似地，信号φ
nsub1
、φ
nsub2
在控制信号φn的活动阶段的第一子阶段606和第二子阶段608期间处于活动状态。
[0129]
第一子阶段602、606可以具有表示为δφ
pulse
的持续时间。波形xp和xn示出了共同节点514、516处的电压的变化。信号“in_p”示出了比较器540的非反相输入506处的信号，并且信号im示出了动生电流。
[0130]
在启用快速开始(fs_enable＝high)时开关控制信号的活动阶段期间的开关操作与表1中所描述的情况相同。振荡器电容器c1
osc
和c2
osc
在启动阶段(capbank_sel＝low)期间优选地断开连接。除非另外限定，否则开关是断开的。
[0131]
在φ
p
处于活动状态的每个比较周期期间，在第一子阶段602中，当φ
psub1
也处于活动状态时，开关s1和sr
p
连接在第一共同节点514与电源轨502之间。相比于srp，开关s1可以
具有低得多的导通电阻，这可以减少节点514处的电压的稳定时间。具体地说，如果使用pmos晶体管来实施开关s1，则这可以确保节点514一直被上拉到vdda。在第二子阶段604中，当时φ
psub2
处于活动状态时，节点514通过开关sx
p
耦合到比较器540。在第二子阶段604开始之后，通过φ
comp
启用比较器540，这可以通过选择δφ
comp_start
＞δφ
pulse
来确保。
[0132]
比较器540可以检测到电压的过零，所述过零将对应于相位延迟δφ
i-v
之后的电流的过零。在通过比较器进行的另一延迟δφ
comp_delay
之后，施加到晶体510的电压的极性反转，即φ
p
变得非活动，而φn变得活动。然后，比较周期在φn处于活动状态的情况下以类似的方式重复。
[0133]
启动电路500可以为晶体振荡器提供更稳健的自定时启动。由于比较器在每个周期具有限定的比较启用时间，因此比较器可以在未比较时执行偏移补偿以提高检测的灵敏度。此外，由于启动电路具有限定的第一子阶段，因此可以使用最优晶体管来实施h桥电路的额外开关s1、s2以使稳定时间减到最少。
[0134]
一旦启动阶段已经完成，就可以停用快速开始电路系统(fs_enable＝low)并启用稳态电路系统(ss_enable＝high)。然后，h桥的开关可以是开路，并且比较器540断电。gm级580随后将使晶体谐振器510保持振荡。
[0135]
在一些例子中，由选择输入capbank_sel和r
sense
值确定的电容器组值可以在启动时间内变化，以提高性能(例如，减小δφ
i-v
以实现更快的启动)。在一些例子中，这可以通过对从比较器输出生成的时钟脉冲的数量进行计数并与一个或多个预定值进行比较或者利用“振幅检测器”(未示出)来进行，所述振幅检测器测量r
sense
上的电压降并将结果与一个或多个预定值进行比较。类似地，从启动模式到稳态模式的转变的确定还可以取决于来自耦合到比较器输出(未示出)的计数器的计数器值或利用振幅检测器测量的电压降来确定。
[0136]
图7a示出了具有偏移消除的比较器700的可能实施方案，所述实施方案可以用于实施比较器340或比较器540。波形如图7b所示。比较器540不仅具有偏移消除，而且还具有测量极小信号的过零并在过零之后的短时间内翻转所需的非常高的增益带宽积。比较器700具有具备偏移消除的两个运算跨导放大器(ota)710、710
′
和最终比较器级720的串联布置，所述串联布置可以在感测过零与翻转输出之间的延迟足够低的情况下生成足够高的增益。在比较周期期间，由比较时钟φ
comp
控制的开关s1
comp
和s2
comp
经由电容器c1和c2将输入in_n和in_p耦合到ota1 710的相应输入。ota1的输出经由相应电容器c3和c4耦合到ota2的输入。
[0137]
由校准时钟信号φ
cal
控制的校准开关s1
cal
和s2
cal
的串联布置连接在比较器700的反相输入in_n与非反相输入in_p之间。比较器700的反相输入in_n连接到由校准时钟信号φ
cal
控制的开关s1
cal
与s2
cal
之间的共同节点702。
[0138]
在校准周期期间，反相输入in_n经由电容器c1和c2耦合到ota1710的两个输入。另外，ota1 710的输入使用由校准时钟信号φ
cal
控制的开关s3
cal
和s4
cal
连接到输出。类似地，ota2 710
′
的输入使用由校准时钟信号φ
cal
控制的开关s5
cal
和s6
cal
连接到输出。
[0139]
包括反向偏移电压的输出共模电压随后存储在电容器c1、c2上。因为在比较器700改变为比较模式之前，反向偏移电压存储在电容器c1、c2上，所以此反向偏移电压补偿比较器的偏移。此偏移补偿提高了比较器700的灵敏度，从而允许比较器700比较较小的电压。
[0140]
最终比较器720是简单的单端ota，后跟反相器722。反相器722可以具有移位断路
电平(vtrip)以确保输出(out)不会由于最终比较器输入处的偏移以及反相器722的偏移而翻转。由于ota1 710和ota2710
′
的放大程度较大，所以末级无需偏移校准。在一些例子中，还可以针对末级720实施偏移校准。
[0141]
由于在增益与速度之间存在折衷，因此可以通过例如移除一个增益级(ota2)来降低增益，这样会降低灵敏度但会增加响应时间。还可以通过增大增益来提高灵敏度，这可能会缩短响应时间。
[0142]
图7c示出了用于在新颖稳健的偏移消除比较器方案中充当最终比较器的单端ota 720的示例实施方案。
[0143]
图7d示出了具有包括共源共栅的自偏置共模输出的全差分ota710的示例晶体管级实施方案。晶体管mn51是差分输入对mn12、mn42和其间的偏置分支的电流源。如果in_n与in_p之间的差分电压为零，则out_p与out_n之间的差分电压为零，其中共模电压等于轨电压701。在校准期间，in_n与out_p连接，并且in_p与out_n连接。由于输入是电容耦合的，因此共模输出和输入两者都等于轨电压701。nmos装置mn11、mn21、mn31、mn41连接到轨vbias_casn，并且pmos装置mp12、mp22、mp32、mp42是用于增大ota的增益的共源共栅。
[0144]
图8示出了泄漏和延迟补偿电路800的示例实施方案，所述实施方案可以例如用于实施泄漏和延迟补偿电路570。泄漏和延迟补偿电路800包括h桥虚拟开关802、脉冲虚拟开关806、esd保护虚拟装置808和比较器虚拟开关804。参考810被提供到反相比较器输入，所述反相比较器输入补偿非反相比较器输入上的泄漏和延迟。
[0145]
图9示出了用于实施开关控制模块534的部分的示例逻辑电路900。输入538对应于第三触发器ff3的开关控制信号输出，并且输入539对应于从第二延迟元件532输出的延迟开关控制信号。
[0146]
图10示出了晶体振荡器1000的自定时启动的方法。在步骤1002中，可以响应于检测到晶体谐振器中的动生电流的过零事件而生成多个开关控制信号。在步骤1004中，开关控制信号可以控制h桥电路的多个开关以在第一开关控制阶段期间以第一极性并且在第二开关控制阶段期间以相反的第二极性将电压源施加到晶体谐振器端。在步骤1006中，可以控制开关以在相应开关控制阶段的相应第一子阶段期间选择性地减小电源节点与耦合到电源节点的相应晶体谐振器端之间的电阻。在步骤1008中，在相应开关控制阶段的相应第二子阶段期间选择性地增大电源节点与相应晶体谐振器端之间的电阻。在步骤1010中，在相应开关控制阶段的每个相应第二子阶段期间检测每次过零。
[0147]
描述了一种用于启动晶体振荡器的电路和方法。晶体谐振器被配置成耦合到启动电路，所述启动电路包括具有数个开关的h桥电路。响应于检测到所述晶体谐振器中的动生电流的过零事件而生成多个开关控制信号。所述h桥电路的所述开关由所述开关控制信号控制，以在第一开关控制阶段期间以第一极性并且在第二开关控制阶段期间以相反的第二极性将电压施加到所述晶体谐振器的端。在相应开关控制阶段的相应第一子阶段期间，所述多个开关以第一配置进行配置以将电源节点耦合到相应晶体谐振器端。在所述相应开关控制阶段的相应第二子阶段期间，所述多个开关以第二配置进行配置以将所述电源节点耦合到所述相应晶体谐振器端。在所述第二配置中，所述电源节点与所述相应晶体谐振器端之间的电阻比所述第一配置中的所述电阻大。在每个相应第二子阶段期间检测过零。
[0148]
本文中的实施例描述了稳健的快速启动晶体振荡器(xo)方案，从而减少启动时间
和能量。实施例不需要外部时钟，并且提供稳健的方案。实施例可以减少系统中的总启动时间和平均功率，所述系统一般来说例如低功耗蓝牙(ble)、汽车钥匙应用和iot系统。
[0149]
尽管所附权利要求书是针对特定特征组合，但应理解，本发明的公开内容的范围还包括本文中明确地或隐含地公开的任何新颖特征或任何新颖特征组合或其任何一般化形式，而不管其是否涉及与当前在任何权利要求中要求保护的内容相同的发明，或其是否减轻了与本发明相同的任一或全部技术问题。
[0150]
在单独的实施例的上下文中描述的特征也可以在单个实施例中以组合形式提供。相反，为了简洁起见，在单个实施例的上下文中所描述的各种特征也可以单独地或以任何合适的子组合形式提供。
[0151]
申请人特此提醒，在审查本技术或由此衍生的任何另外的申请期间，可根据此类特征和/或此类特征的组合而制订规划新的权利要求。
[0152]
为完整性起见，还规定术语“包括”不排除其它元件或步骤，术语“一”不排除多个，单个处理器或其它单元可满足在权利要求中叙述的数个构件的功能，并且权利要求中的附图标记不应解释为限制权利要求的范围。