半导体封装方法与流程

1.本技术涉及半导体技术领域，特别涉及一种半导体封装方法。


背景技术：

2.常见的半导体封装技术，比如芯片封装技术主要包含下述工艺过程：对于芯片正面进行工艺处理过程而言，首先将芯片的正面贴装在载板上，进行热压塑封，将载板剥离，然后在芯片的正面形成再布线结构，之后在再布线结构上形成用于保护再布线结构的绝缘层，且再布线结构背离芯片的表面露出绝缘层。
3.现有的芯片封装技术，在再布线结构上形成绝缘层时，最初形成的绝缘层将再布线结构全部覆盖，随后在对绝缘层进行研磨，以使绝缘层的厚度减薄，再布线结构背离芯片的表面露出。但是研磨工艺比较耗时，影响封装效率。


技术实现要素：

4.本技术实施例提供了一种半导体封装方法。所述半导体封装方法包括：
5.形成包封结构，所述包封结构包括包封层及至少一个芯片，所述包封层上设置有至少一个内凹的腔体，所述至少一个芯片设置在所述至少一个内凹的腔体内，所述芯片的正面露出所述包封层，所述芯片的正面设有多个焊垫；
6.在所述包封结构上形成再布线结构，所述再布线结构将所述芯片的焊垫引出；
7.将设置在所述至少一个内凹的腔体内绝缘膜层套在所述再布线结构上，所述再布线结构背离所述芯片的表面通过所述镂空部露出所述绝缘膜层。
8.在一个实施例中，所述再布线结构背离所述包封结构的一侧与所述绝缘膜层背离所述包封结构的一侧的高度差的范围为0至40μm。
9.在一个实施例中，所述再布线结构包括多个导电结构，所述绝缘膜层上设有多个所述镂空部，所述镂空部与所述导电结构一一对应，所述导电结构背离所述芯片的一侧通过对应的所述镂空部露出。
10.在一个实施例中，所述导电结构包括与所述焊垫连接的迹线结构及位于所述迹线结构背离所述芯片一侧的导电凸柱；
11.所述镂空部的内表面设有台阶结构，所述迹线结构位于所述镂空部内且位于所述台阶结构靠近所述芯片的一侧，所述导电凸柱位于所述镂空部内且被所述台阶结构环绕。
12.在一个实施例中，所述绝缘膜层的材料为柔性材料。
13.在一个实施例中，所述将设置有镂空部的绝缘膜层套在所述再布线结构上之前，所述半导体封装方法还包括：制备所述绝缘膜层；
14.所述制备所述绝缘膜层包括：
15.提供绝缘材料层及冲压模具，所述冲压模具设有冲压部，所述冲压部与所述再布线结构的形状相同；
16.采用所述冲压模具的冲压部对所述绝缘材料层进行冲压，在所述绝缘材料层上形
成所述镂空部，得到所述绝缘膜层。
17.在一个实施例中，所述将设置有镂空部的绝缘膜层套在所述再布线结构上之前，所述半导体封装方法还包括：
18.采用光学定位仪对所述绝缘膜层进行定位。
19.在一个实施例中，所述形成包封结构，包括：
20.将所述芯片贴装于载板上，所述芯片的正面朝向所述载板的表面；
21.形成包封层，所述包封层覆盖在所述载板上，包封住所述芯片；
22.剥离所述载板，得到所述包封结构。
23.在一个实施例中，所述再布线结构与所述芯片的焊垫直接接触；或者，
24.所述在所述包封结构上形成再布线结构之前，所述半导体封装方法还包括：
25.在所述包封层上形成至少一个迹线层，所述再布线结构通过所述至少一个迹线层与所述芯片的焊垫电连接。
26.在一个实施例中，所述绝缘膜层的尺寸大于所述包封结构的尺寸，所述半导体封装方法还包括：
27.对所述绝缘膜层的边缘进行切割，以使切割后的所述绝缘膜层在所述包封结构的正投影全部落在所述包封结构上。
28.本技术实施例所达到的主要技术效果是：
29.本技术实施例提供的半导体封装方法，在形成再布线结构后将预先制备好的绝缘膜层套在再布线结构上，且再布线结构背离芯片的表面露出绝缘膜层，则不需要对绝缘膜层进行研磨处理，可节省对绝缘膜层进行研磨处理的时间，提升封装效率，降低生产成本；同时可避免研磨工艺导致绝缘膜层厚度均匀性较差的问题，且可避免研磨时研磨到导电结构，对导电结构的应力而损伤芯片的焊垫，有助于提升封装产品的品质。
附图说明
30.图1是本技术一示例性实施例提供的半导体封装方法的流程图；
31.图2是本技术一示例性实施例提供的形成包封结构的流程图；
32.图3是本技术一示例性实施例提供的半导体封装结构的第一中间结构的结构示意图；
33.图4是本技术一示例性实施例提供的半导体封装结构的第二中间结构的结构示意图；
34.图5是本技术一示例性实施例提供的包封结构的结构示意图；
35.图6是本技术另一示例性实施例提供的半导体封装结构的第三中间结构的剖视图；
36.图7是本技术一示例性实施例提供的半导体封装结构的剖视图；
37.图8是本技术一示例性实施例提供的绝缘膜层的剖视图；
38.图9是本技术一示例性实施例提供的绝缘材料层的剖视图；
39.图10是本技术一示例性实施例提供的冲压模具的剖视图；
40.图11是本技术另一示例性实施例提供的半导体封装结构的剖视图。
具体实施例
41.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本技术相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本技术的一些方面相一致的装置和方法的例子。
42.在本技术使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。在本技术和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
43.应当理解，尽管在本技术可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本技术范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在
……
时”或“当
……
时”或“响应于确定”。
44.下面结合附图，对本技术的一些实施例作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
45.本技术实施例提供了一种半导体封装方法。参见图1，所述半导体封装方法包括如下步骤110至步骤130。
46.在步骤110中，形成包封结构，所述包封结构包括包封层及至少一个芯片，所述包封层上设置有至少一个内凹的腔体，所述至少一个芯片设置在所述至少一个内凹的腔体内，所述芯片的正面露出所述包封层，所述芯片的正面设有多个焊垫。
47.在步骤120中，在所述包封结构上形成再布线结构，所述再布线结构将所述芯片的焊垫引出。
48.在步骤130中，将设置有镂空部的绝缘膜层套在所述再布线结构上，所述再布线结构背离所述芯片的表面通过所述镂空部露出所述绝缘膜层。
49.本技术实施例提供的半导体封装方法，绝缘膜层是预先制备好的，将绝缘膜层套在再布线结构上，且再布线结构背离芯片的表面露出绝缘膜层，则不需要对绝缘膜层进行研磨处理，可节省对绝缘膜层进行研磨处理的时间，提升封装效率，降低生产成本；同时可避免研磨工艺导致绝缘膜层厚度均匀性较差的问题，且可避免研磨时研磨到导电结构，对导电结构的应力而损伤芯片的焊垫，有助于提升封装产品的品质。
50.下面将对本技术实施例提供的半导体封装方法的各个步骤进行详细介绍。
51.在步骤110中，形成包封结构，所述包封结构包括包封层及至少一个芯片，所述包封层上设置有至少一个内凹的腔体，所述至少一个芯片设置在所述至少一个内凹的腔体内，所述芯片的正面露出所述包封层，所述芯片的正面设有多个焊垫。
52.在一个实施例中，包封层上内凹的腔体与芯片可一一对应，芯片位于对应的内凹的腔体内。
53.在一个实施例中，参见图2，所述形成包封结构的步骤110包括如下步骤111至步骤113。
54.在步骤111中，将所述芯片贴装于载板上，所述芯片的正面朝向所述载板的表面。
55.通过步骤111可得到如图3所示的第一中间结构。图3所示的实施例中，载板10上贴装有多个芯片20。在其他实施例中，载板10上贴装的芯片20的数量可为一个。
56.在一个实施例中，载板10包括用于贴装芯片20的贴装区。贴装区的形状是根据芯片20在整片载板10上的布局进行设计的，贴装区的形状可包括圆形、矩形或其他形状。载板可包括多个贴装区。
57.在一个实施例中，芯片20可通过对硅片进行切割得到。硅片具有活性面，硅片的活性面设有焊垫。可采用机械切割的方式或者激光切割的方式切割硅片。可选的，在对硅片进行切割之前，可采用研磨设备对硅片的与活性面相对的背面进行研磨，以使硅片的厚度为指定厚度。
58.芯片20的焊垫是由芯片内部电路引出至芯片表面的导电电极构成。芯片20的正面可设有多个焊垫。焊垫设置在芯片20的导电电极上，用于将芯片20的导电电极引出。
59.在一个实施例中，载板10的形状可为圆形、矩形或其他形状。载板10的材料可以是铁镍定膨胀合金，或者载板10的材料也可以是不锈钢、聚合物等。
60.在一个实施例中，芯片20可通过粘接层贴装于载板10，且粘接层可采用易剥离的材料，以便在后续将芯片20与载板10剥离开来，例如粘接层可采用通过加热能够使其失去粘性的热分离材料。
61.在一个实施例中，在所述将所述芯片贴装于载板上的步骤111之前，所述半导体封装方法还包括：在所述芯片的正面形成保护层。
62.在后续形成包封层30的步骤112中，由于包封层30在成型时需要高压成型，在此过程中形成包封层30的包封材料容易渗透到载板10与芯片20之间。通过在芯片20的正面形成一层保护层，保护层能够防止包封材料渗透到芯片20表面，而且即使在形成包封层30时包封材料有渗入到保护层，在载板10与芯片20剥离之后，还可以通过化学方式或者研磨方式直接处理保护层的表面，而不会直接接触到芯片20的正面，进而可避免破坏芯片20正面的焊垫。
63.在步骤112中，形成包封层，所述包封层覆盖在所述载板上，包封住所述芯片。
64.通过步骤112可得到如图4所示的第二中间结构。
65.参见图4，包封层30形成在芯片20与露出的载板10上，用于将芯片20包封住，以重新构造一平板结构，以便在将载板10剥离后，能够继续在重新构造的该平板结构上进行再布线和封装。
66.在一个实施例中，在形成包封层30之前，可以执行一些前处理步骤，例如化学清洗、等离子清洗等步骤，以将芯片20与载板10表面的杂质去除，以便包封层30与芯片20及载板10之间能够连接的更加密切，不会出现分层或开裂的现象。
67.在一个实施例中，包封层30可采用层压环氧树脂膜的方式形成，也可以通过对环氧树脂化合物进行注塑成型、压模成型或传递成型等方式形成。
68.在一个实施例中，形成包封层的步骤120可包括如下步骤：
69.首先，形成包封结构，所述包封结构覆盖在所述载板上，包覆所述芯片。在该步骤中，包封结构的厚度大于芯片20的厚度，从而包封结构将芯片20完全包封住。
70.之后，对所述包封结构背离所述载板的一侧进行减薄处理，得到所述包封层。在该步骤中，可通过研磨工艺对包封结构进行减薄处理，使包封结构减薄至指定的厚度。
71.在步骤113中，剥离所述载板，得到所述包封结构。
72.通过步骤113可得到如图5所示的包封结构。
73.在一个实施例中，可直接机械的从包封层30及芯片20上剥离载板10。在另一个实施例中，芯片20与载板10与之间通过粘接层粘接，且粘接层的材料为热分离材料时，还可以通过加热的方式，使得粘接层遇热后粘性降低，进而将载板10剥离。载板10剥离后，暴露出各个芯片20的正面。
74.在一个实施例中，在所述至少一个芯片20的正面形成有保护层时，所述保护层设有用于暴露出各个芯片20正面的焊垫的开孔。
75.在步骤120中，在所述包封结构上形成再布线结构，所述再布线结构将所述芯片的焊垫引出。
76.通过步骤120可得到如图6所示的第三中间结构。
77.在一个实施例中，参见图6，所述再布线结构40包括多个导电结构41，导电结构41包括与所述芯片20的焊垫电连接的迹线结构411及位于所述迹线结构411背离所述芯片20一侧的导电凸柱412。迹线结构411与芯片20的焊垫电连接，将芯片20的焊垫引出，导电凸柱412的设置便于与其他元件电连接。
78.在一个实施例中，在形成再布线结构时，首先在包封结构上形成迹线结构411，随后在迹线结构411上形成导电凸柱412。在一些实施例中，可采用金属溅射、电解电镀、无电极电镀等方式形成迹线结构411及导电凸柱412。
79.在步骤130中，将设置有镂空部的绝缘膜层套在所述再布线结构上，所述再布线结构背离所述芯片的表面通过所述镂空部露出所述绝缘膜层。
80.通过步骤130可得到如图7所示的半导体封装结构。绝缘膜层50用于保护再布线结构40，防止再布线结构40受到伤害而影响再布线结构40与其他元件的电连接。
81.在一个实施例中，绝缘膜层50可为一层或多层的绝缘材料，绝缘膜层50的材料可以为塑封膜、pi(聚酰亚胺)，pbo(聚苯并恶唑)、有机聚合物膜、有机聚合物复合材料或者其他具有类似特性的材料。在一个实施例中，绝缘膜层材料中还可以加入有机或无机的填料。
82.本技术实施例中，再布线结构40背离芯片20的表面露出绝缘膜层50指的是，再布线结构40背离芯片20的表面与绝缘膜层50背离芯片20的表面齐平，或者再布线结构40背离芯片20的表面到包封结构的距离略大于绝缘膜层50背离芯片20的表面到包封结构的距离。如此可便于再布线结构40与其他元件电连接。
83.在一个实施例中，所述再布线结构40背离所述包封结构的一侧与所述绝缘膜层50背离所述包封结构的一侧的高度差的范围为0至40μm。如此设置，可避免再布线结构40背离包封结构的表面与绝缘膜层50背离包封结构的表面之间的高度差太大，而导致后续在绝缘膜层上形成其他再布线结构时再布线结构发生断裂，或者导致得到的半导体封装结构表面的平整度较差。在一些实施例中，再布线结构40背离所述包封结构的一侧与绝缘膜层50背离所述包封结构的一侧的高度差的范围例如为0、10μm、20μm、30μm、40μm等。
84.在一个实施例中，参见图8，所述绝缘膜层50上设有多个所述镂空部51，所述镂空部51与所述导电结构41一一对应，所述导电结构41背离所述芯片20的一侧通过对应的所述镂空部51露出。如此，每一导电结构41均可通过对应的镂空部51露出。
85.在一个实施例中，所述镂空部51的内表面设有台阶结构511，所述迹线结构411位
于所述镂空部51内且位于所述台阶结构511靠近所述芯片的一侧，所述导电凸柱412位于位于所述镂空部51内且被所述台阶结构511环绕。迹线结构411的侧壁可与镂空部51的内表面贴合，导电凸柱412的侧壁可与台阶结构511的壁贴合，从而绝缘膜层50套在导电结构41上后绝缘膜层50不会相对于导电结构41发生移动。
86.在一些实施例中，在与绝缘膜层的延伸方向平行的方向上，迹线结构411的尺寸大于导电凸柱412的尺寸，所述镂空部51位于台阶结构511朝向芯片10一侧的部分的尺寸大于被台阶结构511围合的部分的的尺寸，且被台阶结构511围合的部分在包封结构上的正投影完全落在位于台阶结构511朝向芯片10一侧的部分在包封结构上的正投影内。
87.在一个实施例中，所述绝缘膜层50的材料为柔性材料。绝缘膜层50的材料例如为有机绝缘材料。通过设置绝缘膜层50为柔性材料，绝缘膜层50具有一定的弹性，绝缘膜层50的镂空部51更容易套在对应的导电结构41上。
88.在一个实施例中，所述将设置有镂空部的绝缘膜层套在所述再布线结构上的步骤130之前，所述半导体封装方法还包括：制备所述绝缘膜层。
89.在一些实施例中，所述制备所述绝缘膜层包括如下步骤：
90.首先，提供绝缘材料层及冲压模具，所述冲压模具设有冲压部，所述冲压部与所述再布线结构的形状相同。
91.参见图9，绝缘材料层60上未设有镂空，也即是绝缘材料层为完整的膜层。在一些实施例中，在形成绝缘材料层时，可提供载板，采用层压、旋涂、印刷、模塑或者其它适合的方式在载板上形成绝缘材料层60，随后再将载板剥离。
92.参见图10，冲压模具70包括本体71及设置在本体71一侧的多个冲压部72。本体71可呈板状。多个冲压部72与多个导电结构41一一对应，冲压部72包括第一冲压件721及位于第一冲压件721一侧的第二冲压件722，第一冲压件721可与迹线结构411形状及尺寸均相同，第二冲压件722可与导电凸柱412形状及尺寸均相同。第一冲压件721与本体71相连，第二冲压件722位于第一冲压件721背离本体71的一侧。
93.随后，采用所述冲压模具的冲压部对所述绝缘材料层进行冲压，在所述绝缘材料层上形成所述镂空部，得到所述绝缘膜层。
94.通过上述步骤可得到如图7所示的绝缘膜层。
95.采用冲压模具的冲压部72对绝缘材料层60进行冲压时绝缘材料层会有部分材料损失，因而在绝缘材料层60上形成的镂空部51的尺寸略大于导电结构41的尺寸，从而导电结构41可容纳在镂空部51内。
96.在一个实施例中，所述将设置有镂空部的绝缘膜层套在所述再布线结构上的步骤130之前，所述半导体封装方法还包括：采用光学定位仪对所述绝缘膜层进行定位。
97.通过采用光学定位仪对绝缘膜层50进行定位，可使得绝缘膜层50的镂空部51与对应的导电结构41对位更精准，避免绝缘膜层50的镂空部51与对应的导电结构41对位不精准而导致不能将绝缘膜层50套在再布线结构40上的问题。
98.图7所示的半导体封装结构中，再布线结构40与芯片20的焊垫直接接触。在其他实施例中，所述在所述包封结构上形成再布线结构之前，所述半导体封装方法还包括：
99.在所述包封层上形成至少一个迹线层，所述再布线结构通过所述至少一个迹线层与所述芯片的焊垫电连接。
100.也即是，再布线结构40与包封结构之间形成有至少一个迹线层。各个迹线层上可均套设有绝缘膜层，且各迹线层背离包封结构的一侧均形成有导电凸柱，导电凸柱背离包封结构的表面露出对应的绝缘膜层。形成迹线层、导电凸柱及在迹线层上套设绝缘膜层的步骤可参见步骤120与步骤130的描述，具体不再进行赘述。
101.参见图11，再布线结构40与包封结构之间形成有迹线层81及位于迹线层81背离包封结构一侧的导电凸柱82，迹线层82与导电凸柱82上套设有绝缘膜层83，导电凸柱82背离包封结构的表面通过绝缘膜层83上的镂空部831露出并与导电结构41电连接。图11仅以再布线结构40与包封结构之间形成有一个迹线层为例进行示意，在其他实施例中，再布线结构40与包封结构之间可形成有多个迹线层。
102.通过在各个迹线层上套设绝缘膜层，且再布线结构背离芯片的表面露出绝缘膜层，则不需要对各个迹线层对应的绝缘膜层进行研磨处理，可节省对绝缘膜层进行研磨处理的时间，提升封装效率，降低生产成本；同时可避免研磨工艺导致绝缘膜层厚度均匀性较差的问题，并且可避免研磨时研磨到导电结构而对导电结构施加应力进而损伤芯片的焊垫，有助于提升封装产品的品质。
103.在一个实施例中，所述绝缘膜层的尺寸大于所述包封结构的尺寸，所述半导体封装方法还包括：
104.对所述绝缘膜层的边缘进行切割，以使切割后的所述绝缘膜层在所述包封结构的正投影全部落在所述包封结构上。
105.通过将绝缘膜层的边缘进行切割，可使得绝缘膜层的边缘不超出包封结构，从而使得到的半导体封装结构的外观更加规则。
106.在一个实施例中，所述包封结构包括两个或两个以上的芯片，半导体封装方法还包括：对上述步骤得到的半导体封装结构进行切割，以得到多个子封装结构，每一子封装结构仅包括一个芯片。
107.在一些实施例中，对半导体封装结构进行切割的过程及对绝缘膜层的边缘进行切割的过程可同时进行。
108.需要说明的是，本技术实施例提供的附图仅是示意，与实际结构可能存在一些差别，例如附图中未示意出芯片正面的焊垫，实际中芯片正面的焊垫与再布线结构电连接。
109.需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
110.本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本技术的其它实施方案。本技术旨在涵盖本技术的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本技术的一般性原理并包括本技术未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本技术的真正范围和精神由下面的权利要求指出。
111.应当理解的是，本技术并不局限于上面已经描述并在附图中示出的精确结构，并
且可以在不脱离其范围进行各种修改和改变。本技术的范围仅由所附的权利要求来限制。