具有P型变掺杂基区的碳化硅功率DAS器件及其制备方法

具有p型变掺杂基区的碳化硅功率das器件及其制备方法
技术领域
1.本发明属于半导体技术领域，具体涉及一种具有p型变掺杂基区的碳化硅功率das器件及其制备方法。


背景技术：

2.das(diode avalanche shaper，二极管雪崩整流器)是一种半导体短路开关二极管，具有高效率、高可靠性、连续工作时间长和体积小等特点，通常作为关键器件应用于uwb(ultra wide band，超宽带)脉冲信号源。
3.由于硅材料的理论极限，硅基das已无法满足多数几千伏甚至是几十千伏的脉冲系统的要求。碳化硅材料具有比硅材料高的禁带宽度、饱和漂移速度、热导率、临界击穿电场和抗辐照能力，使得碳化硅基das器件的性能优于硅基das。在同等电压等级要求的脉冲系统中，碳化硅基das的串联数量远小于硅基das，极大地节省了系统的体积；同时漂移区厚度的降低和饱和漂移速度的提升能够降低器件的电压上升时间，使得碳化硅基das可以工作在高频、高速条件下。
4.然而，受限于目前碳化硅器件的制备工艺，常规碳化硅基n型基区的das器件难以制备，现有技术中使用均匀掺杂的p型基区纯刻蚀终端，并且为了降低表面电场，器件基区掺杂浓度较高，使得器件开启速度较慢；同时由于制备工艺的限制导致器件局部电场集中，这样造成常常在工作前失效的可能性升高，难以充分发挥碳化硅材料的优势，限制了das器件的性能。


技术实现要素：

5.为了解决现有技术中存在的上述问题，本发明提供了一种具有p型变掺杂基区的碳化硅功率das器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
6.第一方面，本发明提供的一种具有p型变掺杂基区的碳化硅功率das器件包括：
7.p 外延层1、p-基区2、n 衬底3、钝化层4、背部电极5以及正面电极6；
8.p-基区2位于n 衬底3之上，p-基区2的掺杂浓度靠近n 衬底3一侧低于靠近p 外延层1一侧；p 外延层1位于p-基区2之上，正面电极6位于p 外延层1之上；p 外延层1、p-基区2以及n 衬底3呈梯形台阶结构；钝化层4自上而下包裹p 外延层1、p-基区2以及n 衬底3呈梯形台阶结构外围，且露出梯形台阶结构上表面的正面电极6；n 衬底3外侧设置有台阶面，台阶面使n 衬底3上部分呈梯形，下部分呈矩形；背部电极5位于矩形下表面，钝化层4包裹n 衬底3上部分以及台阶面。
9.其中，p-基区2的掺杂浓度由下而上依次递增，呈梯度变化，p-基区2的掺杂浓度呈连续变化的高斯分布，沉积形成背部电极5以及正面电极6的金属包括ti以及ni。
10.可选的，n 衬底3包括第一台阶面以及第二台阶面，第一台阶面与p-基区2下表面相接触，第二台阶面位于梯形与矩阵相接处的两侧，钝化层4自上而下包裹n 衬底3直至完全包裹第二台阶面，露出n 衬底3上第二台阶面以下的部分。
11.第二方面，本发明提供的一种具有p型变掺杂基区的碳化硅功率das器件的制备方法包括：
12.步骤1：获取n 衬底3；
13.步骤2：在n 衬底区3表面通过cvd方法生长掺杂浓度规律变化的p-基区2；
14.步骤3：在p-基区2表面通过cvd方法生长p 外延层1；
15.步骤4：刻蚀掉p-基区2、p 外延层1和部分n 衬底区3的外周边缘，以使p 外延层1、p-基区2以及n 衬底3呈梯形台阶结构，并在n 衬底3刻蚀台阶面，以使n 衬底3上部分呈梯形结构，下部分呈矩形结构；
16.步骤5：刻蚀部分p 外延层1上表面；
17.步骤6：在n 衬底3的台阶面自下而上生长sio2钝化层4，直至sio2钝化层4包裹p 外延层1的刻蚀部分、p-基区2以及n 衬底3的台阶面；
18.步骤7：在n 衬底3的下部分矩形结构的下表面沉积金属，形成背部电极5，以及在p 外延层1的上表面沉积金属形成正面电极6。
19.其中，生长p-基区2的生长温度为1600℃～1900℃，生长p 外延层1的生长温度为1600℃～1900℃，步骤7中沉积的金属包括ti和ni；
20.对背部电极5以及正面电极6进行退火处理的退火温度为400℃～1000℃。p-基区2的掺杂浓度呈规律变化为由下而上依次递增，呈梯度变化或呈连续变化的高斯分布。
21.本发明的有益效果：
22.本发明提供的一种具有p型变掺杂基区的碳化硅功率das器件及其制备方法，制备出的具有p型变掺杂基区的碳化硅功率das器件包括p 外延层1、p-基区2、n 衬底3、钝化层4、背部电极5以及正面电极6；本发明p-基区2使用纵向变掺杂基区，可以降低p-/n 结处p-基区的掺杂浓度，提高基区电场纵向均匀性，提高器件雪崩开启速度。同时提高p /p-结处p-基区的掺杂浓度，降低器件负角处的浓度梯度，抑制表面电场，提高器件的工作可靠性。
23.以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
24.图1是本发明实施例提供的一种具有p型变掺杂基区的碳化硅功率das器件的示意图；
25.图2是本发明实施例提供的一种具有p型变掺杂基区的碳化硅功率das器件的制备流程图。
具体实施方式
26.下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
27.如图1所示，本发明提供的一种具有p型变掺杂基区的碳化硅功率das器件包括：
28.p 外延层1、p-基区2、n 衬底3、钝化层4、背部电极5以及正面电极6；
29.p-基区2位于n 衬底3之上，p-基区2的掺杂浓度靠近n 衬底3一侧低于靠近p 外延层1一侧；p 外延层1位于p-基区2之上，正面电极6位于p 外延层1之上；p 外延层1、p-基区2以及n 衬底3呈梯形台阶结构；钝化层4自上而下包裹p 外延层1、p-基区2以及n 衬底3呈梯
形台阶结构外围，且露出梯形台阶结构上表面的正面电极6；n 衬底3外侧设置有台阶面，台阶面使n 衬底3上部分呈梯形，下部分呈矩形；背部电极5位于矩形下表面，钝化层4包裹n 衬底3上部分以及台阶面。
30.其中，p-基区2的掺杂浓度由下而上依次递增，呈梯度变化，或p-基区2的掺杂浓度呈连续变化的高斯分布。沉积形成背部电极5以及正面电极6的金属包括ti以及ni。
31.参考图1，本发明的n 衬底3包括第一台阶面以及第二台阶面，第一台阶面与p-基区2下表面相接触，第二台阶面位于梯形与矩阵相接处的两侧，钝化层4自上而下包裹n 衬底3直至完全包裹第二台阶面，露出n 衬底3上第二台阶面以下的部分。
32.原理说明：值得说明的是：降低p-/n 结处p-基区的掺杂浓度减小了pn结附近的电场对位置变化的斜率，使得pn结附近的电场更为均匀。在外部信号的激励下，基区内部的高场雪崩离化区域更大；在基区内部积累的载流子浓度更高，同时器件内部低场区建立的速率更快。因此降低p-/n 结处p-基区的掺杂浓度可以提高das器件的开关速率。同时提高p /p-结处p-基区的掺杂浓度可以降低实际器件中负斜角处的浓度梯度，降低负斜角处表面电场和体内电场的倍增因子，保证了器件的正常工作和提高了器件工作的可靠性。
33.本发明提供的一种具有p型变掺杂基区的碳化硅功率das器件包括p 外延层1、p-基区2、n 衬底3、钝化层4、背部电极5以及正面电极6；本发明p-基区2使用纵向变掺杂基区，可以提高p /p-结处p-基区的掺杂浓度，降低器件负角处的浓度梯度，抑制表面电场，提高器件的工作可靠性；同时降低p-/n 结处p-基区的掺杂浓度，提高基区电场纵向均匀性，提高器件雪崩开启速度。
34.如图2所示，本发明提供的一种具有p型变掺杂基区的碳化硅功率das器件的制备方法包括：
35.步骤1：获取n 衬底3；
36.步骤2：在n 衬底区3表面通过cvd方法生长掺杂浓度规律变化的p-基区2；
37.其中，p-基区2的掺杂浓度呈规律变化为由下而上依次递增，呈梯度变化或呈连续变化的高斯分布。
38.步骤3：在p-基区2表面通过cvd方法生长p 外延层1；
39.步骤4：刻蚀掉p-基区2、p 外延层1和部分n 衬底区3的外周边缘，以使p 外延层1、p-基区2以及n 衬底3呈梯形台阶结构，并在n 衬底3刻蚀台阶面，以使n 衬底3上部分呈梯形结构，下部分呈矩形结构；
40.步骤5：刻蚀部分p 外延层1上表面；
41.步骤6：在n 衬底3的台阶面自下而上生长sio2钝化层4，直至sio2钝化层4包裹p 外延层1的刻蚀部分、p-基区2以及n 衬底3的台阶面；
42.步骤7：在n 衬底3的下部分矩形结构的下表面沉积金属，形成背部电极5，以及在p 外延层1的上表面沉积金属形成正面电极6。
43.其中，生长p-基区2的生长温度为1600℃～1900℃；生长p 外延层1的生长温度为1600℃～1900℃；步骤7中沉积的金属包括ti和ni。
44.在沉积金属形成背部电极5以及正面电极6之后，本发明提供的制备方法还包括：对背部电极5以及正面电极6进行退火处理，退火温度为400℃～1000℃。
45.本发明提供的一种具有p型变掺杂基区的碳化硅功率das器件制备方法，制备出的
具有p型变掺杂基区的碳化硅功率das器件包括p 外延层1、p-基区2、n 衬底3、钝化层4、背部电极5以及正面电极6；本发明p-基区2使用纵向变掺杂基区，可以提高p /p-结处p-基区的掺杂浓度，降低器件负角处的浓度梯度，抑制表面电场，提高器件的工作可靠性；同时降低p-/n 结处p-基区的掺杂浓度，提高基区电场纵向均匀性，提高器件雪崩开启速度。
46.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。