显示装置的制作方法

显示装置
1.相关申请的交叉引用
2.本技术要求2020年12月2日向韩国知识产权局提交的韩国专利申请第10-2020-0166927号的优先权和权益，通过引用将该韩国专利申请的公开内容整体合并于此。
技术领域
3.本公开的一个或多个实施例的各方面涉及一种显示装置，并且更具体地，涉及一种实现高分辨率的显示装置。


背景技术：

4.移动电子设备被广泛应用。作为移动电子设备的一些示例，除了例如诸如移动电话的小型电子设备之外，平板pc近年来也已经被广泛应用。
5.这样的移动电子设备包括向用户提供各种合适的功能(例如，诸如提供诸如图像和/或视频的视觉信息)的显示装置。近来，随着用于驱动显示装置的部件的小型化，显示装置在电子设备中占据的面积已经逐渐增大，并且因此，对高分辨率显示装置的需求正在增加。因此，正在积极地进行用于实现显示装置的高整合度并降低显示装置的功耗的研究。
6.在本背景技术部分中公开的上述信息用于增强对本公开的背景的理解，并且因此其可能包含不构成现有技术的信息。


技术实现要素：

7.本公开的一个或多个实施例涉及一种显示装置，其中可以通过功耗的降低和显示装置的高整合度来实现高分辨率。然而，本公开并不限于以上方面和特征。
8.附加方面和特征将部分地在下面的描述中阐述，并且将部分地根据描述而显而易见，或者可以通过实践本公开的呈现的实施例中的一个或多个来领会。
9.根据本公开的一个或多个实施例，显示装置包括：基板；在基板上并且包括硅半导体的第一半导体层；在第一半导体层上并且包括氧化物半导体的第二半导体层；在第二半导体层上的第一导电层；在第一半导体层与第一导电层之间的至少一个金属层；以及第一接触孔，第一导电层穿过第一接触孔电连接到第一半导体层。第一接触孔的内表面包括至少一个金属层的侧表面。
10.在实施例中，显示装置可以进一步包括在第二半导体层上的第一栅电极，并且至少一个金属层可以包括在与第一栅电极的层相同的层处的第一金属层。
11.在实施例中，显示装置可以进一步包括在第二半导体层下方的第二栅电极，并且至少一个金属层可以进一步包括在与第二栅电极的层相同的层处的第二金属层。
12.在实施例中，显示装置可以进一步包括在第一半导体层上的第三栅电极，并且至少一个金属层可以进一步包括在与第三栅电极的层相同的层处的第三金属层。
13.在实施例中，第一接触孔的内表面可以进一步包括在至少一个金属层上的第一部分以及在至少一个金属层下方的第二部分，并且内表面的第一部分可以具有锥形形状。
14.在实施例中，内表面的第一部分相对于基板的表面的角可以与内表面的第二部分相对于基板的该表面的角不同。
15.在实施例中，第一导电层可以在第一接触孔中接触至少一个金属层的侧表面。
16.在实施例中，至少一个金属层可以是电浮置的。
17.在实施例中，至少一个金属层可以具有与第一接触孔重叠的开口，并且至少一个金属层的开口的边缘在平面上可以具有闭环形状。
18.在实施例中，至少一个金属层可以具有与第一接触孔重叠的开口，并且至少一个金属层可以包括第一部分以及在平面上相对于至少一个金属层的开口的中心与第一部分相对的第二部分。
19.在实施例中，至少一个金属层可以具有与第一接触孔重叠的开口，并且至少一个金属层可以具有弯曲形状，以在平面上部分地围绕至少一个金属层的开口。
20.在实施例中，显示装置可以进一步包括：在与第一导电层的层相同的层处的第二导电层；在与第二栅电极的层相同的层处的第一电极；以及第二接触孔，第二导电层穿过第二接触孔电连接到第一电极。第二接触孔的内表面可以包括至少一个金属层的侧表面。
21.在实施例中，显示装置可以进一步包括：在与第一导电层的层相同的层处的第三导电层；以及第三接触孔，第三导电层穿过第三接触孔电连接到第二半导体层。第三接触孔的内表面可以包括至少一个金属层的侧表面。
22.在实施例中，第一导电层和第三导电层可以彼此整体形成为一体。
23.根据本公开的一个或多个实施例，显示装置包括：基板；在基板上的第一半导体层；在第一半导体层上的第一绝缘层；在第一绝缘层上并且包括与第一半导体层的材料不同的材料的第二半导体层；在第二半导体层上的第二绝缘层；在第二绝缘层上的导电层；第一接触孔，导电层穿过第一接触孔电连接到第一半导体层；以及在第一半导体层与导电层之间的第一金属层，第一金属层具有与第一接触孔重叠的开口。导电层在第一接触孔中与第一金属层的侧表面接触。
24.在实施例中，第一半导体层可以包括硅半导体层，并且第二半导体层可以包括氧化物半导体层。
25.在实施例中，显示装置可以进一步包括：在第二半导体层与导电层之间的第一栅电极，并且第一金属层可以包括与第一栅电极的材料相同的材料。
26.在实施例中，显示装置可以进一步包括：在第一半导体层与第二半导体层之间的第二栅电极；以及包括与第二栅电极的材料相同的材料的第二金属层。
27.在实施例中，导电层可以在第一接触孔中接触第二金属层的侧表面。
28.在实施例中，显示装置可以进一步包括：在第一半导体层与第二半导体层之间的第三栅电极，第三栅电极在与第二栅电极的层不同的层处；以及包括与第三栅电极的材料相同的材料的第三金属层。
29.在实施例中，导电层可以在第一接触孔中接触第三金属层的侧表面。
30.在实施例中，第一接触孔的内表面可以包括第一绝缘层的侧表面和第二绝缘层的侧表面。第二绝缘层的侧表面可以在第一金属层上，并且可以具有锥形形状。
31.在实施例中，第一绝缘层的侧表面在第一金属层下方，并且可以被定位成比第一金属层的侧表面更远离第一接触孔的中心。
32.在实施例中，第一绝缘层的侧表面相对于基板的一个表面的角可以与第二绝缘层的侧表面相对于基板的这一个表面的角不同。
33.在实施例中，第一金属层的开口的边缘在平面上可以具有闭环形状。
34.在实施例中，第一金属层可以包括第一部分以及在平面上相对于第一金属层的开口的中心与第一部分相对的第二部分。
35.在实施例中，第一金属层可以具有弯曲形状，以在平面上部分地围绕第一金属层的开口。
36.根据具体实施方式、附图和权利要求及其等同物，本公开的除上面描述的方面和特征之外的其他方面和特征将变得显而易见。
37.本公开的实施例可以通过使用系统、方法、计算机程序或它们的任何合适的组合来实现。
附图说明
38.根据以下参考附图的说明性、非限制性的示例实施例的详细描述，本公开的上述及其他方面和特征将被更清楚地理解，附图中：
39.图1是根据实施例的显示装置的示意性平面图；
40.图2是包括在根据实施例的显示装置中的像素电路的等效电路图；
41.图3是包括在根据实施例的显示装置中的像素电路的示意性布局图；
42.图4是沿图3的线iv-iv'截取的显示装置的一部分的示意性截面图；
43.图5是沿图3的线v-v'截取的显示装置的一部分的示意性截面图；
44.图6a至图6b是根据实施例的正被制造的显示装置的一部分的示意性截面图；
45.图7a至图7b是根据另一实施例的正被制造的显示装置的一部分的示意性截面图；
46.图8a至图8b是根据另一实施例的正被制造的显示装置的一部分的示意性截面图；
47.图9a至图9b是根据另一实施例的正被制造的显示装置的一部分的示意性截面图；
48.图10a至图10b是根据另一实施例的正被制造的显示装置的一部分的示意性截面图；
49.图11a至图11b是根据另一实施例的正被制造的显示装置的一部分的示意性截面图；
50.图12a至图12b是根据另一实施例的正被制造的显示装置的一部分的示意性截面图；
51.图13a至图13b是根据实施例的正被制造的显示装置的一部分的示意性截面图；
52.图14a至图14b是根据实施例的正被制造的显示装置的一部分的示意性截面图；
53.图15a至图15b是根据实施例的制造显示装置的方法的一些操作的示意性截面图；并且
54.图16a至图16f是根据一个或多个实施例的显示装置的一部分的示意性平面图。
具体实施方式
55.下文中，将参考附图更详细描述示例实施例，其中相同的附图标记遍及全文指代相同的元件。然而，本公开可以以各种不同形式来体现，并且不应理解为仅限于本文中所示
的实施例。相反，提供这些实施例作为示例，使得本公开将是全面和完整的，并且将向本领域技术人员完全传达本公开的方面和特征。因此，可以不描述对于本领域普通技术人员完全理解本公开的方面和特征并非必要的工艺、元件和技术。除非另被注明，否则在整个附图和书面描述中，相同的附图标记表示相同的元件，并且因此，可以不再重复其描述。
56.当某一实施例可以被不同地实现时，特定工艺顺序可以与所描述的顺序不同。例如，两个连续描述的工艺可以同时或基本同时被执行，或者可以以与所描述的顺序相反的顺序被执行。
57.在附图中，为了清楚起见，可以夸大和/或简化元件、层和区域的相对尺寸。出于易于说明的目的，在本文中可以使用诸如“下面”、“下方”、“下”、“之下”、“上方”、“上”等的空间相对术语来描述如附图中所示的一个元件或特征相对于另一(些)元件或特征的关系。应当理解，空间相对术语旨在包含除附图中描绘的方位之外的设备在使用中或操作中的不同方位。例如，如果附图中的设备被翻转，则被描述为在其他元件或特征“下方”或“下面”或“之下”的元件将随之被定向在其他元件或特征的“上方”。因此，示例术语“下方”和“之下”可以包含上方和下方两种方位。设备可以以其他方式定向(例如，旋转90度或以其他方位)，并且应当对本文使用的空间相对描述符进行相应的解释。
58.在附图中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更广泛的意义解释。例如，x轴、y轴和z轴可以是相互垂直或基本相互垂直的，或者可以表示不相互垂直的彼此不同的方向。
59.将理解的是，虽然术语“第一”、“第二”、“第三”等可以在本文中用来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应该受这些术语的限制。这些术语用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分相区分。因此，下面描述的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不脱离本公开的精神和范围。
60.将理解的是，当一元件或层被称为位于另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，该元件或层可直接位于另一元件或层上、直接连接到或耦接到另一元件或层，或者可存在一个或多个居间元件或层。类似地，当一层、区域或元件被称为“电连接”到另一层、区域或元件时，其可以直接电连接到另一层、区域或元件，或可以利用其之间的一个或多个居间层、区域或元件间接电连接到另一层、区域或元件。另外，还将理解的是，当一元件或层被称为在两个元件或层“之间”时，其可以是这两个元件或层之间的唯一元件或层，或者也可以存在一个或多个居间元件或层。
61.本文中使用的术语用于描述特定实施例的目的，并不旨在限制本公开。如本文中使用的，单数形式的“一”旨在也包括复数形式，除非上下文另有明确指示。将进一步理解，术语“包括”、“包含”、“具有”在本说明书中使用时指明存在所陈述的特征、整体、步骤、操作、元件和/或部件，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或附加。如本文中使用的，术语“和/或”包括所关联列出的项目中的一个或多个的任意和全部组合。例如，表述“a和/或b”表示a、b、或者a和b。诸如“中的至少一个”的表述，在位于一列元件之后时，修饰整列元件而不修饰该列中的个别元件。例如，表述“a、b或c中的至少一个”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或它们的变体。类似地，表述“a、b和c中的至少一个”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b
和c的全部或它们的变体。
62.如本文中使用的术语“基本上”、“大约”以及类似术语被用作近似的术语并且不用作程度的术语，并且旨在考虑会被本领域普通技术人员所认识到的测量或计算的值中的固有偏差。进一步，当描述本公开的实施例时，“可以”的使用指“本公开的一个或多个实施例”。如本文中使用的术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。此外，术语“示例性”意指示例或例示。
63.除非另有限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属的技术领域的普通技术人员所通常理解的含义相同的含义。将进一步理解，诸如那些在常用字典中限定的术语应该被解释为具有与它们在相关领域和/或本说明书的上下文中的含义一致的含义，而不应以理想化或过于正式的意义来解释，除非本文中明确如此限定。
64.图1是根据实施例的显示装置1的示意性平面图。
65.参考图1，显示装置1可以包括显示区域da以及在显示区域da外部的外围区域pa。显示装置1可以通过二维地设置在显示区域da处(例如，中或上)的多个像素px的阵列提供图像。
66.外围区域pa是不提供图像的区域，并且可以部分地或完全地围绕显示区域da(例如，围绕显示区域da的外围)。向与像素px中的每个相对应的像素电路提供电信号或电力的驱动器等可以被设置在外围区域pa处(例如，中或上)。作为电子元件或印刷电路板可以电连接到的区域的焊盘可以被设置在外围区域pa处(例如，中或上)。
67.下面将更详细地描述显示装置1包括有机发光二极管(oled)作为发光元件的情况，但本公开并不限于此。根据另一实施例，显示装置1可以包括包含无机发光二极管的发光显示装置，或者换句话说，无机发光显示器。无机发光二极管可以包括包含一种或多种无机半导体类材料的pn结二极管。当电压在正向方向上被施加到pn结二极管时，空穴和电子可以被注入，并且通过空穴和电子的复合所产生的能量可以被转换成光能，以发射所期望的颜色(例如，预定或特定颜色)的光。上述无机发光二极管可以具有几微米至几百微米的宽度，并且在一些实施例中，无机发光二极管可以被称为微led。根据另一实施例，显示装置1可以包括量子点发光显示器。
68.显示装置1可以用作各种合适产品(例如，诸如各种合适的便携式电子设备(例如，诸如移动电话、智能电话、平板个人计算机(pc)、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(pmp)、导航设备和/或超移动pc(umpc))以及各种其他合适的电子设备(例如，诸如电视(tv)、膝上型计算机、监视器、广告牌和/或物联网(iot)设备))的显示屏。根据实施例的显示装置1还可以用在各种合适的可穿戴设备(例如，诸如智能手表、手表电话、眼镜型显示器和/或头戴式显示器(hmd))中。根据实施例的显示装置1还可以用作汽车的仪表盘、汽车的中央仪表板或仪表盘的中央信息显示器(cid)、代替汽车的侧视镜的室内镜显示器和/或设置在汽车的前座的后侧上以用作汽车的后座乘客的娱乐设备的显示屏。
69.图2是包括在根据实施例的显示装置中的像素电路(例如，一个像素电路)pc的等效电路图。
70.参考图2，像素电路pc可以包括第一至第七晶体管t1、t2、t3、t4、t5、t6和t7、第一电容器cst以及第二电容器cbt。像素电路pc可以连接到多条信号线、第一初始化电压线
vil1和第二初始化电压线vil2以及电源电压线pl。信号线可以包括数据线dl、第一扫描线sl1、第二扫描线sl2、第三扫描线sl3、第四扫描线sl4和发射控制线el。在另一实施例中，信号线中的至少一条、第一初始化电压线vil1及第二初始化电压线vil2和/或电源电压线pl可以由相邻的像素电路(例如，邻近的像素电路)共享。
71.电源电压线pl可以被配置为将第一电源电压elvdd传输到第一晶体管t1。第一初始化电压线vil1可以被配置为将初始化第一晶体管t1的第一初始化电压vint1传输到像素电路pc。第二初始化电压线vil2可以被配置为将初始化有机发光二极管oled的第二初始化电压vint2传输到像素电路pc。
72.作为示例，图2图示了第一晶体管t1至第七晶体管t7当中的第三晶体管t3和第四晶体管t4被实现为n沟道金属氧化物半导体场效应晶体管(mosfet)(nmos)，并且第一晶体管t1至第七晶体管t7当中的其他晶体管被实现为p沟道mosfet(pmos)，但本公开并不限于此。
73.第一晶体管t1可以通过第五晶体管t5电连接到电源电压线pl，并且可以通过第六晶体管t6电连接到有机发光二极管oled。第一晶体管t1可以用作驱动晶体管，并且可以被配置为根据第二晶体管t2的开关操作接收数据信号dm，以将驱动电流id供给到有机发光二极管oled。
74.第二晶体管t2可以用作开关晶体管，并且可以连接到第一扫描线sl1和数据线dl。第二晶体管t2可以通过第五晶体管t5连接到电源电压线pl。第二晶体管t2可以响应于通过第一扫描线sl1接收的第一扫描信号sn而被导通，并且可以执行开关操作，以将传输到数据线dl的数据信号dm传输到第一节点n1。
75.第三晶体管t3可以用作补偿晶体管，并且可以连接到第四扫描线sl4。第三晶体管t3可以通过第六晶体管t6连接到有机发光二极管oled。第三晶体管t3可以响应于通过第四扫描线sl4接收的第四扫描信号sn'而被导通，并且可以二极管连接第一晶体管t1。
76.第四晶体管t4可以用作第一初始化晶体管，并且可以连接到第一初始化电压线vil1。第四晶体管t4可以连接到作为前一扫描线的第三扫描线sl3，并且可以响应于通过第三扫描线sl3接收的作为前一扫描信号的第三扫描信号sn-1而被导通。第四晶体管t4可以被配置为将来自第一初始化电压线vil1的第一初始化电压vint1传输到第一晶体管t1的栅电极，以便初始化第一晶体管t1的栅电极的电压。
77.第五晶体管t5可以用作操作控制晶体管，并且第六晶体管t6可以用作发射控制晶体管。第五晶体管t5和第六晶体管t6可以连接到发射控制线el，并且可以响应于通过发射控制线el接收的发射控制信号en并发地(例如，同时)被导通以形成电流路径，使得驱动电流id从电源电压线pl流向有机发光二极管oled。
78.第七晶体管t7可以用作第二初始化晶体管，并且可以连接到第二初始化电压线vil2。第七晶体管t7可以连接到作为下一扫描线的第二扫描线sl2，并且可以响应于通过第二扫描线sl2接收的作为下一扫描信号的第二扫描信号sn 1而被导通。第七晶体管t7可以被配置为将来自第二初始化电压线vil2的第二初始化电压vint2传输到有机发光二极管oled，以便初始化有机发光二极管oled。然而，本公开并不限于此，并且第七晶体管t7根据需要或期望可以被省略。
79.第一电容器cst可以包括第一电极ce1和第二电极ce2。第一电极ce1可以连接到第
一晶体管t1的栅电极，并且第二电极ce2可以连接到电源电压线pl。第一电容器cst可以被配置为存储并保持或基本保持与电源电压线pl的电压和第一晶体管t1的栅电极的电压之间的差相对应的电压，使得施加到第一晶体管t1的栅电极的电压可以被保持或基本被保持。
80.第二电容器cbt可以包括第三电极ce3和第四电极ce4。第三电极ce3可以连接到第一扫描线sl1和第二晶体管t2的栅电极。第四电极ce4可以连接到第一晶体管t1的栅电极和第一电容器cst的第一电极ce1。第二电容器cbt可以用作升压电容器。当第一扫描线sl1的第一扫描信号sn是使第二晶体管t2截止的电压时，第二电容器cbt可以提高节点n2的电压，使得指示黑色的电压(例如，黑色电压)降低。
81.有机发光二极管oled可以包括像素电极和对电极。对电极可以被配置为接收第二电源电压elvss。有机发光二极管oled可以被配置为接收来自第一晶体管t1的驱动电流id，并且可以发射光以显示图像。
82.根据实施例，在下文中更详细地描述每个像素电路pc的操作。
83.在第一初始化时段期间，第三扫描信号sn-1可以通过第三扫描线sl3被供给，第四晶体管t4可以响应于第三扫描信号sn-1而被导通，并且第一晶体管t1可以通过从第一初始化电压线vil1供给的第一初始化电压vint1被初始化。
84.在数据编程时段期间，第一扫描信号sn和第四扫描信号sn'可以分别通过第一扫描线sl1和第四扫描线sl4被供给，并且第二晶体管t2和第三晶体管t3可以分别响应于第一扫描信号sn和第四扫描信号sn'而被导通。第一晶体管t1可以通过导通的第三晶体管t3被二极管连接，并且可以在正向方向上偏置。通过在从数据线dl供给的数据信号dm中补偿第一晶体管t1的阈值电压(vth)而获得的电压可以被施加到第一晶体管t1的栅电极。第一电源电压elvdd和补偿电压可以被施加到第一电容器cst的相对端子(例如，相对的电极ce1和ce2)，并且与第一电容器cst的两个端子之间(例如，两个电极ce1和ce2之间)的电压差相对应的电荷可以被存储在第一电容器cst中。
85.在发射时段期间，第五晶体管t5和第六晶体管t6可以通过从发射控制线el供给的发射控制信号en而导通。驱动电流id根据第一晶体管t1的栅电极的电压与第一电源电压elvdd之间的电压差而产生，并且驱动电流id可以通过第六晶体管t6被供给到有机发光二极管oled。
86.在第二初始化时段期间，第二扫描信号sn 1可以通过第二扫描线sl2被供给，第七晶体管t7可以响应于第二扫描信号sn 1而被导通，并且有机发光二极管oled可以通过从第二初始化电压线vil2供给的第二初始化电压vint2被初始化。
87.在实施例中，第一晶体管t1至第七晶体管t7中的每个可以包括包含硅半导体的硅类晶体管。在另一实施例中，第一晶体管t1至第七晶体管t7中的至少一个可以包括包含氧化物半导体的氧化物类晶体管，并且第一晶体管t1至第七晶体管t7中的其他晶体管可以包括包含硅半导体的硅类晶体管。更具体地，直接影响显示装置的亮度的第一晶体管t1可以被提供为包括包含具有高可靠性的多晶硅的硅类半导体层的硅类晶体管。在此情况下，可以实现高分辨率的显示装置。
88.由于氧化物半导体具有高载流子迁移率和低泄漏电流，因此即使当驱动时间长时，电压降也可能不大。换句话说，因为即使在低频驱动期间由于电压降而引起的图像的颜
色变化也可能不大，因此可以启用低频驱动。这样，氧化物半导体具有小的泄漏电流。因此，当连接到第一晶体管t1的栅电极的第三晶体管t3和第四晶体管t4中的至少一个包括氧化物半导体时，可以防止或减少可能流到第一晶体管t1的栅电极中的泄漏电流，并且还可以减少功耗。
89.为了便于描述，下面将更详细地描述其中第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7被提供为包括硅半导体的硅类晶体管并且第三晶体管t3和第四晶体管t4被提供为包括氧化物半导体的氧化物类晶体管的情况。
90.图3是包括在根据实施例的显示装置中的像素电路(例如，一个像素电路)pc的示意性布局图。
91.参考图3，根据实施例的显示装置1(例如，参见图1)的像素电路pc可以包括在第一方向(例如，x方向)上延伸的第一扫描线sl1、第二扫描线sl2、第三扫描线sl3、第四扫描线sl4、发射控制线el、第一初始化电压线vil1和第二初始化电压线vil2。像素电路pc可以进一步包括在与第一方向(x方向)相交(例如，交叉)的第二方向(例如，y方向)上延伸的数据线dl和电源电压线pl。电源电压线pl可以包括第一电源电压线pl1和第二电源电压线pl2。
92.此外，像素电路pc可以包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第一电容器cst和第二电容器cbt。
93.像素电路pc可以沿行和列重复设置。图3图示了设置在一个列中(例如，在彼此相同的列中)的当前行的像素电路的一部分和下一行的像素电路的一部分。第二扫描线sl2可以是下一行的第一扫描线sl1。换句话说，图3中所示的第一扫描线sl1可以是前一行的第二扫描线sl2。图3中图示了连接到前一行的像素电路并且被设置在当前行的像素区域中的第七晶体管t7和连接到当前行的像素电路并且被设置在下一行的像素区域中的第七晶体管t7两者。在此情况下，其中设置有一个像素电路的区域被定义为一个像素区域。在下文中，为了便于说明和描述，将作为示例更详细地描述设置在下一行的像素区域中的第七晶体管t7。
94.第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7的半导体层被设置在彼此相同的层处(例如，中或上)，并且包括彼此相同的材料。例如，半导体层可以包括多晶硅。第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7的半导体层可以彼此连接，并且可以以各种合适的形状弯曲。
95.第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7的半导体层中的每个可以包括沟道区以及在沟道区的相对侧处(例如，中或上)的源区和漏区。例如，源区和漏区中的每个可以掺杂有杂质，并且杂质可以包括n型杂质或p型杂质。源区和漏区可以分别与对应晶体管的源电极和漏电极相对应。源区和漏区可以根据对应晶体管的特性彼此切换。在下文中，可以分别使用术语“源区”和“漏区”代替术语“源电极”和“漏电极”。
96.第一晶体管t1可以包括第一半导体层和第一栅电极g1。第一半导体层可以包括第一沟道区c1以及在第一沟道区c1的相对侧处(例如，中或上)的第一源区s1和第一漏区d1。第一半导体层可以具有弯曲形状。由于第一半导体层具有弯曲形状，因此第一沟道区c1可以比其他沟道区c2、c3、c4、c5、c6和c7长。例如，第一半导体层可以弯曲多次，例如，诸如弯曲成“s”形状、“m”形状或“w”形状，从而在狭窄的空间中形成较长的沟道长度。因为第一沟
道区c1被形成为长的，因此施加到第一栅电极g1的栅电压的驱动范围可以变宽。因此，从有机发光二极管oled发射的光的灰度可以更精确地被控制，从而提高显示质量。然而，本公开并不限于此，并且在一些实施例中，第一半导体层可以具有直的形状而不是弯曲的形状。第一栅电极g1可以被提供为以隔离形式与第一沟道区c1重叠。
97.第一电容器cst可以被设置成与第一晶体管t1重叠。第一电容器cst可以包括第一电极ce1和第二电极ce2。第一栅电极g1不仅可以充当第一晶体管t1的控制电极，而且可以充当第一电容器cst的第一电极ce1。换句话说，第一栅电极g1和第一电极ce1可以被形成为一体。第一电容器cst的第二电极ce2可以被提供为与第一电极ce1重叠，在第二电极ce2与第一电极ce1之间具有绝缘层。在此情况下，绝缘层可以用作第一电容器cst的介电层。
98.第二晶体管t2可以包括第二半导体层和第二栅电极g2。第二半导体层可以包括第二沟道区c2以及在第二沟道区c2的相对侧处(例如，中或上)的第二源区s2和第二漏区d2。第二源区s2可以通过第一导电层cl1连接到数据线dl，并且第二漏区d2可以连接到第一源区s1。在此情况下，第一导电层cl1可以穿过第一接触孔11连接到第二源区s2。第二栅电极g2可以被提供为第一扫描线sl1的一部分。
99.第五晶体管t5可以包括第五半导体层和第五栅电极g5。第五半导体层可以包括第五沟道区c5以及在第五沟道区c5的相对侧处(例如，中或上)的第五源区s5和第五漏区d5。第五源区s5可以电连接到第一电源电压线pl1，并且第五漏区d5可以连接到第一源区s1。第五栅电极g5可以被提供为发射控制线el的一部分。
100.第六晶体管t6可以包括第六半导体层和第六栅电极g6。第六半导体层可以包括第六沟道区c6以及在第六沟道区c6的相对侧处(例如，中或上)的第六源区s6和第六漏区d6。第六源区s6可以连接到第一漏区d1，并且第六漏区d6可以通过第四导电层cl4和连接电极cm电连接到有机发光二极管oled的像素电极310(例如，参见图4和图5)。在此情况下，第四导电层cl4可以穿过第五接触孔15连接到第六漏区d6。第六栅电极g6可以被提供为发射控制线el的一部分。
101.第七晶体管t7可以包括第七半导体层和第七栅电极g7。第七半导体层可以包括第七沟道区c7以及在第七沟道区c7的相对侧处(例如，中或上)的第七源区s7和第七漏区d7。第七源区s7可以电连接到第二初始化电压线vil2，并且第七漏区d7可以连接到第六漏区d6。第七栅电极g7可以被提供为第二扫描线sl2的一部分。
102.第一层间绝缘层114(例如，参见图4和图5)可以被设置在各自包括硅半导体的第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7上。各自包括氧化物半导体的第三晶体管t3和第四晶体管t4可以被设置在第一层间绝缘层114上。
103.第三晶体管t3和第四晶体管t4的半导体层中的每个可以包括沟道区以及在沟道区的相对侧处(例如，中或上)的源区和漏区。例如，可以通过调整氧化物半导体的载流子浓度以使源区和漏区导电，来形成源区和漏区。例如，第三晶体管t3和第四晶体管t4的源区和漏区可以通过在氧化物半导体上通过使用氢(h)类气体、氟(f)类气体或它们的组合的等离子体处理而增加载流子浓度来形成。源区和漏区可以分别与对应晶体管的源电极和漏电极相对应。在下文中，分别使用术语“源区”和“漏区”代替术语“源电极”和“漏电极”。
104.第三晶体管t3可以包括第三半导体层和第三栅电极g3，第三半导体层包括氧化物半导体。第三半导体层可以包括第三沟道区c3以及在第三沟道区c3的相对侧处(例如，中或
上)的第三源区s3和第三漏区d3。第三源区s3可以通过第三导电层cl3桥接到第一栅电极g1。此外，第三源区s3可以连接到设置在彼此相同的层处(例如，中或上)的第四漏区d4。第三漏区d3可以电连接到第一晶体管t1的第一漏区d1和第六晶体管t6的第六源区s6。例如，第三漏区d3可以通过第五导电层cl5桥连接到第一漏区d1和第六源区s6。在此情况下，第五导电层cl5可以穿过第六接触孔16连接到第一漏区d1或第六源区s6，并且可以穿过第七接触孔17连接到第三漏区d3。第三栅电极g3可以被提供为第四扫描线sl4的一部分。
105.第四晶体管t4可以包括第四半导体层和第四栅电极g4，第四半导体层包括氧化物半导体。第四半导体层可以包括第四沟道区c4以及在第四沟道区c4的相对侧处(例如，中或上)的第四源区s4和第四漏区d4。第四源区s4可以电连接到第一初始化电压线vil1，并且第四漏区d4可以通过第三导电层cl3桥连接到第一栅电极g1。在此情况下，第三导电层cl3可以穿过第三接触孔13连接到第四漏区d4。第四栅电极g4可以被提供为第三扫描线sl3的一部分。
106.第三栅绝缘层115(例如，参见图4和图5)可以被设置成对应于第三半导体层与第三栅电极g3之间的沟道区以及第四半导体层与第四栅电极g4之间的沟道区。
107.第二电容器cbt的第三电极ce3可以被提供为第一扫描线sl1的一部分，并且可以连接到第二晶体管t2的第二栅电极g2。第二电容器cbt的第四电极ce4可以被设置成与第三电极ce3重叠，并且可以包括氧化物半导体。第四电极ce4可以被提供在与第三晶体管t3的第三半导体层和第四晶体管t4的第四半导体层的层相同的层处(例如，中或上)，并且可以是第三半导体层与第四半导体层之间的区域。作为另一示例，第四电极ce4可以从第四半导体层延伸。作为另一示例，第四电极ce4可以从第三半导体层延伸。
108.第二电极ce2可以电连接到第一电源电压线pl1，并且第一电源电压线pl1可以电连接到第二电源电压线pl2。在下文中，第一电源电压线pl1也可以被称为第二导电层cl2。第二导电层cl2可以穿过第二接触孔12连接到第二电极ce2。第一电源电压线pl1和第二电源电压线pl2可以在第二方向(y方向)上延伸。第二电极ce2可以在第一方向(x方向)上延伸，并且可以在第一方向(x方向)上传输第一电源电压elvdd。因此，在显示区域da(例如，参见图1)处(例如，中或上)的多条第一电源电压线pl1和第二电源电压线pl2以及多个第二电极ce2可以形成网格结构。
109.第三导电层cl3可以电连接到第一电极ce1、第三晶体管t3的第三半导体层和第四晶体管t4的第四半导体层。在此情况下，第三导电层cl3可以穿过第四接触孔14连接到第一电极ce1。
110.在实施例中，一些布线可以包括设置在彼此不同的层处(例如，中或上)的两个导电层。例如，第三扫描线sl3可以包括设置在彼此不同的层处(例如，中或上)的下扫描线143和上扫描线163。下扫描线143可以被设置在与第一电容器cst的第二电极ce2的层相同的层处(例如，中或上)，并且可以包括与第一电容器cst的第二电极ce2的材料相同的材料。下扫描线143可以被设置成与上扫描线163至少部分地重叠。下扫描线143和上扫描线163可以与第四晶体管t4的第四栅电极g4的一部分相对应。因此，第四晶体管t4可以具有包括分别在半导体层上方和下方的控制电极的双栅结构。
111.此外，第四扫描线sl4可以包括设置在彼此不同的层处(例如，中或上)的下扫描线145和上扫描线165。下扫描线145可以被设置在与第一电容器cst的第二电极ce2的层相同
的层处(例如，中或上)，并且可以包括与第一电容器cst的第二电极ce2的材料相同的材料。下扫描线145可以被设置成与上扫描线165至少部分地重叠。下扫描线145和上扫描线165可以与第三晶体管t3的第三栅电极g3的一部分相对应。因此，第三晶体管t3可以具有包括分别在半导体层上方和下方的控制电极的双栅结构。
112.例如，初始化电压线vil可以包括设置在彼此不同的层处(例如，中或上)的第一初始化电压线vil1和第二初始化电压线vil2。第一初始化电压线vil1可以被设置在与第一电容器cst的第二电极ce2的层相同的层处(例如，中或上)，并且可以包括与第一电容器cst的第二电极ce2的材料相同的材料。第二初始化电压线vil2可以被设置在与第一电源电压线pl1的层相同的层处(例如，中或上)，并且包括与第一电源电压线pl1的材料相同的材料。
113.图4是沿图3的线iv-iv'截取的显示装置1的一部分的示意性截面图，并且图5是沿图3的线v-v'截取的显示装置1的一部分的示意性截面图。
114.在下文中，将参考图4和图5根据堆叠顺序更详细地描述根据实施例的显示装置1的结构。
115.图4和图5图示了显示装置1的与图3中所示的第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第六晶体管t6、第一电容器cst、第二电容器cbt和有机发光二极管oled相对应的部分的截面，并且其一些元件可能未在图4和图5中示出。
116.基板100可以包括玻璃材料、陶瓷材料、金属材料或聚合物树脂。在实施例中，基板100可以包括聚合物树脂，例如，诸如聚醚砜(pes)、聚丙烯酸酯、聚醚酰亚胺(pei)、聚萘二甲酸乙二醇酯(pen)、聚对苯二甲酸乙二醇酯(pet)、聚苯硫醚(pps)、聚芳酯、聚酰亚胺(pi)、聚碳酸酯(pc)或乙酸丙酸纤维素(cap)。当基板100包括聚合物树脂时，基板100可以是柔性的和/或可弯曲的。
117.基板100可以具有包括上述材料中的一种或多种的单层结构或多层结构。在多层结构的情况下，基板100可以进一步包括无机层。例如，基板100可以包括第一有机基底层101、第一无机阻挡层103、第二有机基底层105和第二无机阻挡层107。第一有机基底层101和第二有机基底层105可以各自包括聚合物树脂。第一无机阻挡层103和第二无机阻挡层107中的每个可以是用于防止或减少外部异物的渗透的阻挡层，并且可以包括包含例如诸如氮化硅(sin
x
)或氧化硅(sio
x
)的无机材料的单层或多层。
118.缓冲层111可以被设置在基板100上。缓冲层111可以增加基板100的上表面的平滑度，并且可以包括例如诸如氧化硅(sio
x
)的氧化物层和/或例如诸如氮化硅(sin
x
)或氧氮化硅(sio
x
ny)的氮化物层。
119.第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7(例如，参见图3)的半导体层可以被设置在缓冲层111上。
120.第一晶体管t1的第一半导体层as1可以包括第一沟道区c1、第一源区s1和第一漏区d1(例如，参见图3)。第二晶体管t2的第二半导体层as2可以包括第二沟道区c2、第二源区s2和第二漏区d2。第五晶体管t5的第五半导体层可以包括第五沟道区c5、第五源区s5和第五漏区d5(例如，参见图3)。第六晶体管t6的第六半导体层as6可以包括第六沟道区c6、第六源区s6和第六漏区d6。第七晶体管t7的第七半导体层可以包括第七沟道区c7、第七源区s7和第七漏区d7(例如，参见图3)。
121.在实施例中，第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七
晶体管t7是硅类晶体管，并且可以各自包括硅半导体。换句话说，第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7的半导体层是硅半导体层，可以被设置在彼此相同的层处(例如，中或上)，并且可以彼此连接。
122.第一栅绝缘层112可以位于第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7的半导体层上。第一栅绝缘层112可以包括包含氧化物或氮化物的无机材料。例如，第一栅绝缘层112可以包括从氧化硅(sio2)、氮化硅(sin
x
)、氧氮化硅(sio
x
ny)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)和氧化锌(zno
x
)当中选择的至少一种，zno
x
可以是zno和/或zno2。
123.第一晶体管t1的第一栅电极g1、第二晶体管t2的第二栅电极g2、第五晶体管t5的第五栅电极g5、第六晶体管t6的第六栅电极g6和第七晶体管t7的第七栅电极g7(例如，参见图3)可以被设置在第一栅绝缘层112上。此外，第一扫描线sl1和发射控制线el(例如，参见图3)可以被设置在第一栅绝缘层112上，以在第一方向(x方向)上延伸。第一扫描线sl1的一部分可以是第二电容器cbt的第三电极ce3。
124.第一晶体管t1的第一栅电极g1可以以隔离形式被提供。第二晶体管t2的第二栅电极g2可以是第一扫描线sl1的与第二半导体层as2交叉的部分。第七晶体管t7的第七栅电极g7可以是第一扫描线sl1的与第七半导体层交叉的部分或作为下一行的第一扫描线sl1的第二扫描线sl2(例如，参见图3)的一部分。第五晶体管t5的第五栅电极g5可以是发射控制线el的跨第五半导体层的部分，并且第六晶体管t6的第六栅电极g6可以是发射控制线el的跨第六半导体层as6的另一部分。
125.第一晶体管t1的第一栅电极g1可以充当第一晶体管t1的控制电极以及第一电容器cst的第一电极ce1。
126.第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7的栅电极可以包括铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)、钼(mo)、钛(ti)、钨(w)和/或铜(cu)，并且可以包括包含上述材料中的至少一种的单层或多层。
127.第二栅绝缘层113可以被设置在第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7的栅电极上。第二栅绝缘层113可以包括包含氧化物或氮化物的无机材料。例如，第二栅绝缘层113可以包括从氧化硅(sio2)、氮化硅(sin
x
)、氧氮化硅(sio
x
ny)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)和氧化锌(zno
x
)当中选择的至少一种，zno
x
可以是zno和/或zno2。
128.第二电极ce2可以被设置在第二栅绝缘层113上以与第一电极ce1重叠。第二电极ce2可以包括开口。该开口可以通过移除第二电极ce2的一部分被限定，并且可以具有闭合形状。
129.第二栅绝缘层113可以用作第一电容器cst的介电层。
130.第一电容器cst的第二电极ce2可以包括包含从al、pt、pd、ag、mg、au、ni、nd、ir、cr、li、ca、mo、ti、w和cu当中选择的至少一种的单层或多层。
131.第一初始化电压线vil1、第三扫描线sl3的下扫描线143和第四扫描线sl4的下扫描线145(例如，参见图3)可以被设置在第二栅绝缘层113上，并且可以包括与第一电容器cst的第二电极ce2的材料相同的材料。第三扫描线sl3的下扫描线143的与第四半导体层
ao4重叠的部分可以是第四晶体管t4的下栅电极g4a。第四扫描线sl4的下扫描线145的与第三半导体层ao3重叠的部分可以是第三晶体管t3的下栅电极g3a。
132.第一层间绝缘层114可以被设置在第一电容器cst的第二电极ce2上。第一层间绝缘层114可以包括包含氧化物或氮化物的无机材料。例如，第一层间绝缘层114可以包括从氧化硅(sio2)、氮化硅(sin
x
)、氧氮化硅(sio
x
ny)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)和氧化锌(zno
x
)当中选择的至少一种，zno
x
可以是zno和/或zno2。
133.第三晶体管t3的第三半导体层ao3和第四晶体管t4的第四半导体层ao4可以被设置在第一层间绝缘层114上。在实施例中，第三晶体管t3和第四晶体管t4是氧化物类晶体管，并且可以各自包括氧化物半导体。换句话说，第三半导体层ao3和第四半导体层ao4是氧化物半导体层，并且可以被设置在彼此相同的层处(例如，中或上)。
134.氧化物半导体层可以包括zn氧化物类材料，例如，诸如zn氧化物、in-zn氧化物和/或ga-in-zn氧化物等。在一些实施例中，氧化物半导体层可以包括其中例如诸如铟(in)、镓(ga)或锡(sn)的金属包括在zno中的in-ga-zn-o(igzo)半导体、in-sn-zn-o(itzo)半导体或in-ga-sn-zn-o(igtzo)半导体。
135.第三晶体管t3的第三半导体层ao3可以包括第三沟道区c3、第三源区s3和第三漏区d3。第四晶体管t4的第四半导体层ao4可以包括第四沟道区c4、第四源区s4和第四漏区d4。第三晶体管t3和第四晶体管t4的源区和漏区可以通过调整氧化物半导体的载流子浓度以使它们导电来形成。例如，第三晶体管t3和第四晶体管t4的源区和漏区可以通过在氧化物半导体上通过使用氢(h)类气体、氟(f)类气体或它们的组合的等离子体处理而增加载流子浓度来形成。
136.氧化物半导体层可以包括第二电容器cbt的第四电极ce4。第二电容器cbt的第四电极ce4可以位于第三晶体管t3的第三半导体层ao3与第四晶体管t4的第四半导体层ao4之间。第四电极ce4可以被提供为从第三半导体层ao3或从第四半导体层ao4延伸。换句话说，第四电极ce4可以被提供为氧化物半导体，并且可以被设置在第一层间绝缘层114上。第二栅绝缘层113和第一层间绝缘层114可以在第二电容器cbt的第三电极ce3与第四电极ce4之间，并且第二栅绝缘层113和第一层间绝缘层114可以各自充当第二电容器cbt的介电层。
137.第三栅绝缘层115可以被设置在氧化物半导体层上。第三栅绝缘层115可以包括包含氧化物或氮化物的无机材料。例如，第三栅绝缘层115可以包括从氧化硅(sio2)、氮化硅(sin
x
)、氧氮化硅(sio
x
ny)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)和氧化锌(zno
x
)当中选择的至少一种，zno
x
可以是zno和/或zno2。
138.第二初始化电压线vil2、第三扫描线sl3的上扫描线163和第四扫描线sl4的上扫描线165(例如，参见图3)可以被设置在第三栅绝缘层115上，以在第一方向(x方向)上延伸。在一些实施例中，第三扫描线sl3和第四扫描线sl4可以被提供为设置在彼此不同的层处(例如，中或上)的两条导电线。
139.第三扫描线sl3的上扫描线163可以被设置成与第三扫描线sl3的下扫描线143至少部分地重叠。第四扫描线sl4的上扫描线165可以被设置成与第四扫描线sl4的下扫描线145至少部分地重叠。
140.在实施例中，如图4和图5中所示，第三栅绝缘层115可以被形成为覆盖第三半导体层ao3和第四半导体层ao4两者。在另一实施例中，第三栅绝缘层115可以被图案化成与第三
扫描线sl3的上扫描线163和第四扫描线sl4的上扫描线165相对应的形状。
141.第三扫描线sl3的上扫描线163的与第四半导体层ao4重叠的部分可以是第四晶体管t4的上栅电极g4b。第四扫描线sl4的上扫描线165的与第三半导体层ao3重叠的部分可以是第三晶体管t3的上栅电极g3b。换句话说，第三晶体管t3和第四晶体管t4可以具有其中控制电极被提供在相应半导体层上方和下方的双栅结构。第三晶体管t3的上栅电极g3b和第四晶体管t4的上栅电极g4b可以被设置在第三栅绝缘层115上，并且可以包括包含mo、cu和ti中的至少一种的单层或多层。
142.第二层间绝缘层116可以被设置成覆盖第三晶体管t3和第四晶体管t4。第二层间绝缘层116可以被设置在第三晶体管t3的上栅电极g3b和第四晶体管t4的上栅电极g4b上。导电层cl可以被设置在第二层间绝缘层116上。导电层cl可以包括第一至第五导电层cl1、cl2、cl3、cl4和cl5。
143.第二层间绝缘层116可以包括包含氧化物或氮化物的无机材料。例如，第二层间绝缘层116可以包括从氧化硅(sio2)、氮化硅(sin
x
)、氧氮化硅(sio
x
ny)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)和氧化锌(zno
x
)当中选择的至少一种，zno
x
可以是zno和/或zno2。
144.导电层cl可以包括具有高导电性的材料，例如，诸如金属或导电氧化物。例如，第一至第五导电层cl1、cl2、cl3、cl4和cl5中的每个可以包括包含al、cu和ti中的至少一种的单层或多层。在一些实施例中，第一至第五导电层cl1、cl2、cl3、cl4和cl5中的每个可以具有包括顺序设置的ti、al和ti(例如，ti/al/ti)的三层结构。
145.导电层cl可以穿过接触孔连接到设置在其下方的硅半导体层、栅电极、电容器的电极和氧化物半导体层中的至少一个。
146.第一导电层cl1可以穿过第一接触孔11电连接到硅半导体层，例如，诸如第二晶体管t2的第二半导体层as2。第一接触孔11可以穿过(例如，通过贯穿)第一栅绝缘层112、第二栅绝缘层113、第一层间绝缘层114、第三栅绝缘层115和第二层间绝缘层116来暴露第二半导体层as2。
147.第二导电层cl2可以穿过形成在(例如，贯穿)第一层间绝缘层114、第三栅绝缘层115和第二层间绝缘层116中的第二接触孔12电连接到第一电容器cst的第二电极ce2。
148.第三导电层cl3的一端可以穿过第三接触孔13电连接到氧化物半导体层，例如，诸如第二电容器cbt的第四电极ce4、第四晶体管t4的第四半导体层ao4或第三晶体管t3的第三半导体层ao3。第三接触孔13可以穿过(例如，通过贯穿)第三栅绝缘层115和第二层间绝缘层116来暴露第四半导体层ao4。
149.第三导电层cl3的另一端可以穿过第四接触孔14电连接到第一栅电极g1。第四接触孔14可以贯穿第二栅绝缘层113、第一层间绝缘层114、第三栅绝缘层115和第二层间绝缘层116，以暴露第一栅电极g1。
150.尽管在图4中未示出，但根据一个实施例，第一导电层cl1和第三导电层cl3彼此整体形成为一体。
151.第四接触孔14可以被设置在第二电极ce2的开口中(例如，被设置成延伸穿过第二电极ce2的开口)，以与该开口的边缘间隔开，并且第三导电层cl3的位于第四接触孔14中的部分可以与第二电极ce2电绝缘。
152.第二电容器cbt的第四电极ce4可以连接到第三导电层cl3，并且可以电连接到第一栅电极g1。因此，当供给到第一扫描线sl1的第一扫描信号sn被截止(例如，具有截止电平)时，第二电容器cbt可以增大节点n2(例如，参见图2)的电压，使得黑色灰度被清楚地表示。
153.第四导电层cl4可以穿过第五接触孔15电连接到硅半导体层，例如，诸如第六晶体管t6的第六半导体层as6的第六漏区d6。第五接触孔15可以穿过(例如，通过贯穿)第一栅绝缘层112、第二栅绝缘层113、第一层间绝缘层114、第三栅绝缘层115和第二层间绝缘层116来暴露硅半导体层。
154.第五导电层cl5的一端可以穿过第六接触孔16电连接到硅半导体层，例如，诸如第六晶体管t6的第六半导体层as6的第六源区s6。第六接触孔16可以穿过(例如，通过贯穿)第一栅绝缘层112、第二栅绝缘层113、第一层间绝缘层114、第三栅绝缘层115和第二层间绝缘层116来暴露硅半导体层。
155.第五导电层cl5的另一端可以穿过第七接触孔17电连接到氧化物半导体层，例如，诸如第三晶体管t3的第三半导体层ao3。第七接触孔17可以穿过(例如，通过贯穿)第三栅绝缘层115和第二层间绝缘层116来暴露氧化物半导体层。
156.第一平坦化层118可以被设置在第一至第五导电层cl1、cl2、cl3、cl4和cl5上。数据线dl、第二电源电压线pl2和连接电极cm可以被设置在第一平坦化层118上。
157.数据线dl穿过形成在第一平坦化层118中的接触孔连接到第一导电层cl1，并且因此，可以电连接到第二晶体管t2的第二源区s2。第二电源电压线pl2可以穿过形成在第一平坦化层118中的接触孔连接到第一电源电压线pl1。
158.连接电极cm穿过形成在第一平坦化层118中的接触孔电连接到第四导电层cl4，并且因此，可以电连接到第六晶体管t6的第六漏区d6。连接电极cm可以穿过形成在位于第一平坦化层118上的第二平坦化层119中的接触孔电连接到像素电极310，从而将从第六晶体管t6施加的电信号传输到像素电极310。
159.第一平坦化层118和第二平坦化层119可以包括有机材料，例如，诸如丙烯酸树脂、苯并环丁烯(bcb)、聚酰亚胺或六甲基二硅醚(hmdso)。作为另一示例，第一平坦化层118和第二平坦化层119中的每个可以包括无机材料。第一平坦化层118和第二平坦化层119可以用作覆盖第一晶体管t1至第七晶体管t7的保护层，并且可以被提供为使得第一平坦化层118和第二平坦化层119的上表面平坦化或基本平坦化。第一平坦化层118和第二平坦化层119中的每个可以包括单层或多层。
160.像素限定层120可以被设置在第二平坦化层119上。像素限定层120可以包括与每个像素相对应的开口(或者换句话说，至少暴露像素电极310的中央部分的开口)，从而限定像素。此外，像素限定层120可以增加像素电极310的边缘与像素电极310之上的对电极330之间的距离，从而防止或减少在像素电极310的边缘处发生电弧等。像素限定层120可以包括例如诸如聚酰亚胺或hmdso的有机材料。
161.有机发光二极管oled的中间层320可以包括低分子量材料或聚合物材料。当中间层320包括低分子量材料时，中间层320可以具有单层结构或包括空穴注入层(hil)、空穴传输层(htl)、发射层(eml)、电子传输层(etl)和电子注入层(eil)的多层结构。中间层320可以包括各种合适的有机材料，例如，诸如铜钛菁(cupc)、n,n'-双(1-萘基)-n,n'-二苯基-联
苯胺(npb)和/或三-8-羟基喹啉铝(alq3)。这些层可以通过真空沉积来形成。
162.当中间层320包括聚合物材料时，中间层320可以具有包括htl和eml的结构。在此情况下，htl可以包括聚-3,4-乙撑二氧噻吩(pedot)，并且eml可以包括例如诸如聚苯乙炔(ppv)类材料和/或聚芴类材料的聚合物材料。中间层320可以通过丝网印刷、喷墨印刷或激光诱导热成像(liti)来形成。
163.然而，中间层320并不限于此。中间层320可以具有各种合适的结构。此外，中间层320可以包括遍及像素电极310的整体层，或者可以包括被图案化成与像素电极310相对应的一个或多个层。
164.对电极330可以相对于多个有机发光二极管oled形成为一体，并且可以与像素电极310相对应。
165.有机发光二极管oled可能被外部水分和/或氧气损坏(例如，可能容易被损坏)。因此，封装层或密封基板可以被进一步设置在有机发光二极管oled上，以覆盖有机发光二极管oled，以便保护有机发光二极管oled。封装层可以覆盖显示区域da(例如，参见图1)，并且可以延伸到显示区域da的外部。封装层可以包括至少一个无机层和至少一个有机层。在一些实施例中，封装层可以具有其中第一无机层、有机层和第二无机层互相堆叠的结构。密封基板可以被设置成面对基板100，并且可以通过例如诸如密封剂或玻璃料的密封构件在外围区域pa(例如，参见图1)处(例如，中或上)结合到基板100。
166.此外，在一些实施例中，隔离物可以被进一步提供在像素限定层120上，以便防止或基本防止掩模凹痕，并且各种合适的功能层(例如，诸如用于减少外部光反射的偏振层、黑矩阵、滤色器和/或包括触摸电极的触摸屏层)可以被进一步提供在封装层上。
167.根据实施例，至少一个金属层ml可以在硅半导体层与导电层cl之间。作为另一示例，至少一个金属层ml可以在栅电极与导电层cl之间。作为另一示例，至少一个金属层ml可以在氧化物半导体层与导电层cl之间。
168.在实施例中，第一金属层ml1、第二金属层ml2和/或第三金属层ml3可以在第二晶体管t2的第二半导体层as2与第一导电层cl1之间。
169.第一金属层ml1可以被设置在第三栅绝缘层115上，例如，诸如在与第四晶体管t4的上栅电极g4b和第三晶体管t3的上栅电极g3b的层相同的层处(例如，中或上)。第一金属层ml1可以包括与第四晶体管t4的上栅电极g4b和第三晶体管t3的上栅电极g3b的材料相同的材料。
170.第二金属层ml2可以被设置在第二栅绝缘层113上，例如，诸如在与第一电容器cst的第二电极ce2、第四晶体管t4的下栅电极g4a和第三晶体管t3的下栅电极g3a的层相同的层处(例如，中或上)。第二金属层ml2可以包括与第二电极ce2、第四晶体管t4的下栅电极g4a和第三晶体管t3的下栅电极g3a的材料相同的材料。
171.第三金属层ml3可以被设置在第一栅绝缘层112上，例如，诸如在与第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7的栅电极以及第二电容器cbt的第三电极ce3的层相同的层处(例如，中或上)。第三金属层ml3可以包括与第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7的栅电极的材料相同的材料。
172.第四金属层ml4可以在第一电容器cst的第二电极ce2与第二导电层cl2之间。第五金属层ml5可以在第四晶体管t4的第四半导体层ao4与第三导电层cl3之间。第六金属层ml6
可以在第一晶体管t1的第一栅电极g1与第三导电层cl3之间。第七金属层ml7、第八金属层ml8和/或第九金属层ml9可以在第六晶体管t6的第六半导体层as6与第四导电层cl4之间。第十金属层ml10、第十一金属层ml11和/或第十二金属层ml12可以在第六晶体管t6的第六半导体层as6与第五导电层cl5之间。第十三金属层ml13可以在第三晶体管t3的第三半导体层ao3与第五导电层cl5之间。
173.第四至第七金属层ml4、ml5、ml6和ml7、第十金属层ml10以及第十三金属层ml13可以被设置在与第一金属层ml1的层相同的层处(例如，中或上)，并且可以包括与第一金属层ml1的材料相同的材料。第八金属层ml8和第十一金属层ml11可以被设置在与第二金属层ml2的层相同的层处(例如，中或上)，并且可以包括与第二金属层ml2的材料相同的材料。第九金属层ml9和第十二金属层ml12可以被设置在与第三金属层ml3的层相同的层处(例如，中或上)，并且可以包括与第三金属层ml3的材料相同的材料。图4和图5图示了第一至第十三金属层ml1、ml2、ml3、ml4、ml5、ml6、ml7、ml8、ml9、ml10、ml11、ml12和ml13中的全部被提供。然而，本公开并不限于此，并且根据需要或期望，第一至第十三金属层ml1、ml2、ml3、ml4、ml5、ml6、ml7、ml8、ml9、ml10、ml11、ml12和ml13中的一些可以被省略。
174.金属层ml可以与其他导电层、电极和半导体层电绝缘。换句话说，金属层ml可以是电浮置的。因此，金属层ml可以对通过接触孔彼此连接的两个电极没有电影响。
175.图6a和图6b是根据实施例的正被制造的显示装置的一部分的示意性截面图，并且图示了图4的显示装置1的区域vi的放大图。图6a图示了在形成第一接触孔11之后(例如，紧接在形成第一接触孔11之后)的状态，并且图6b图示了在形成第一导电层cl1之后的状态。在图6a和图6b中，相同的附图标记用于表示与上面参考图3至图5描述的元件和层相同或基本相同(例如，或相对应)的元件和层，并且因此，其冗余描述可以不被重复。
176.参考图6a，第一接触孔11可以形成在第一栅绝缘层112、第二栅绝缘层113、第一层间绝缘层114、第三栅绝缘层115和第二层间绝缘层116中。第一至第三金属层ml1、ml2和ml3可以被设置成彼此重叠，并且可以在平面上(例如，在平面图中或在从垂直于或基本垂直于相关元件或层的顶表面的方向观察的平面中)被设置在第一接触孔11周围(例如，被设置成围绕第一接触孔11的外围)。在此情况下，术语“在平面上”可指“在平行于或基本平行于基板100的一个表面(例如，诸如顶表面的相关表面)的虚拟平面上”。
177.在实施例中，第一接触孔11的内表面11s可以包括第一至第三金属层ml1、ml2和ml3中的至少一个的侧表面。在此情况下，“金属层的侧表面”不一定指外表面，并且当金属层在平面上包括开口时，也可以包括其内表面。例如，第一接触孔11的内表面11s可以包括第一金属层ml1的侧表面ml1-s。
178.此外，第一接触孔11的内表面11s可以进一步包括位于第一金属层ml1上的第一部分11s-1以及位于第一金属层ml1下方的第二部分11s-2。根据实施例，内表面11s的第一部分11s-1可以是锥形的。例如，相对于基板100的一个表面，内表面11s的第一部分11s-1的第一角θ1可以不同于内表面11s的第二部分11s-2的第二角θ2。换句话说，内表面11s的第一部分11s-1与平行于或基本平行于基板100的一个表面的虚拟平面之间的第一角θ1可以不同于内表面11s的第二部分11s-2与平行于或基本平行于基板100的一个表面的虚拟平面之间的第二角θ2。例如，第一角θ1可以小于第二角θ2。
179.图6a图示了第一接触孔11的内表面11s的第二部分11s-2不是锥形的，并且垂直于
或基本垂直于基板100的一个表面，但本公开并不限于此。例如，在一些实施例中，第二部分11s-2也可以是锥形的。然而，即使在此情况下，第一角θ1和第二角θ2也可以彼此不同。例如，第一角θ1可以小于第二角θ2。下面将参考图15a和图15b更详细地描述第一角θ1和第二角θ2的结构。
180.作为示例，设置在第一金属层ml1下方的第二金属层ml2和第三金属层ml3的侧表面也可以包括在第一接触孔11的内表面11s中。作为另一示例，第二金属层ml2和/或第三金属层ml3的侧表面可以不包括在第一接触孔11的内表面11s中。
181.参考图6b，第一导电层cl1可以形成在第二层间绝缘层116之上，并且第一导电层cl1的一部分可以形成在第一接触孔11中(例如，可以被插入到第一接触孔11中)。换句话说，第一导电层cl1的该部分可以位于第一接触孔11中。因此，第一导电层cl1可以连接到被第一接触孔11暴露的第二半导体层as2。
182.如上所述，第一接触孔11的内表面11s可以包括第一至第三金属层ml1、ml2和ml3中的至少一个的侧表面，并且因此，第一导电层cl1可以在第一接触孔11中与第一至第三金属层ml1、ml2和ml3中的至少一个的侧表面接触。例如，由于第一接触孔11的内表面11s包括第一金属层ml1的侧表面ml1-s，因此第一导电层cl1可以与第一金属层ml1的侧表面ml1-s接触。第一金属层ml1可以是电浮置的，并且因此，可以对第一导电层cl1和第二半导体层as2没有电影响。
183.显示装置1的制造工艺涉及使用光刻工艺的图案化工艺。更具体地，光刻胶被施加在其上要形成图案的材料层上，并且然后被曝光以及显影，以形成具有期望图案的光刻胶。然后，通过使用该光刻胶作为刻蚀掩模对该材料层进行湿刻或干刻来形成期望图案。通过这样的工艺，可以形成包括在显示装置1中的若干薄膜晶体管、存储电容器、信号线和导电层。随着对具有减小的尺寸和高分辨率的显示装置的需求增加，可能期望整合显示装置的元件。在此情况下，可能期望更精细的图案。
184.为了实现更精细的图案，可以减小充当刻蚀掩模的光刻胶的图案的宽度。当图案的厚度与宽度的比大于预定或特定水平时，光刻胶的图案可能会塌陷。因此，硬掩模可以形成在光刻胶下方，并且下层可以通过硬掩模被刻蚀。然而，当使用硬掩模时，可能使用或需要例如诸如硬掩模的沉积和移除的附加工艺，并且因此，可能增加制造成本，和/或可能增加制造时间等。
185.此外，为了整合，构成显示装置(例如，包括在显示装置中)的层的数量可以增加，并且这些层的图案可以彼此重叠。作为另一示例，可以增加新层，以增加各种合适的附加功能和/或效果。在此情况下，由于堆叠的绝缘层的数量增加，因此要使用光掩模刻蚀以形成接触孔的绝缘层的总厚度可以增加。因此，刻蚀时间增加，这可能导致接触孔的宽度不期望地增加。因此，硬掩模可以形成在光掩模下方，或者可以使用包含大量碳(c)的刻蚀气体。然而，当使用包含大量碳的刻蚀气体(例如，诸如包含ch2f2、c4f8和/或c2hf5等的刻蚀气体)时，在其中执行刻蚀工艺的腔室可能发生污染。
186.根据本公开的实施例，当在显示装置1的制造工艺期间通过光刻工艺在绝缘层中形成接触孔时，金属层ml可以充当硬掩模。换句话说，即使不使用单独的硬掩模，也可以精确地形成具有更精细尺寸的接触孔。因此，附加工艺(例如，诸如硬掩模的沉积和移除)可以不被使用或可以是不必要的，并且可以改善制造成本和/或制造时间。此外，包含大量碳的
刻蚀气体可以不被使用或可以是不必要的，并且因此，可以减少或最小化腔室的污染。
187.此外，根据实施例，由于接触孔的内表面包括金属层的侧表面，因此可以改善微沟槽现象或缺口现象，从而防止或减少对半导体层等的损坏。微沟槽现象是当使用高密度等离子体设备执行刻蚀工艺时等离子体离子沿刻蚀表面向下入射并且异常刻蚀底表面(例如，半导体层或栅电极的上表面)的现象。缺口现象是从刻蚀表面的下部在横向方向上对刻蚀表面进行异常刻蚀的现象。更具体地，当用于形成接触孔的刻蚀工艺被执行时，金属层的侧表面被暴露，并且通过包括在金属层中的自由电子，可以最小化或减少刻蚀表面上的等离子体离子(阳离子)的散射和束缚(bounding)现象。因此，可以改善微沟槽现象或缺口现象。
188.根据实施例，即使不使用硬掩模，接触孔的尺寸也可以被精确地控制，并且被最小化或减小。用于形成例如诸如薄膜晶体管等的元件的电路图案中的接触孔的数量可能相当大。通过最小化或减小接触孔的尺寸，可以增强设计电路图案的自由度。此外，显示装置的元件可以被高度整合，并且因此，可以实现高分辨率的显示装置。
189.图7a和图7b是根据另一实施例的正被制造的显示装置的一部分的示意性截面图，并且可以对应于图4的显示装置1的区域vi的放大图。在下文中，可以主要描述图7a和图7b的实施例与图6a和图6b的实施例之间的不同之处，并且它们之间的冗余描述可以不被重复。
190.参考图7a，第一接触孔11的内表面11s不仅可以包括第一金属层ml1的侧表面ml1-s，而且可以进一步包括被设置在第一金属层ml1下方的第二金属层ml2的侧表面ml2-s和第三金属层ml3的侧表面ml3-s。作为另一示例，第一接触孔11的内表面11s可以进一步包括第二金属层ml2的侧表面ml2-s和第三金属层ml3的侧表面ml3-s中的仅一个。
191.在实施例中，第一栅绝缘层112、第二栅绝缘层113、第一层间绝缘层114和第三栅绝缘层115的相应侧表面112s、113s、114s和115s中的至少一个可以比第一金属层ml1的侧表面ml1-s更远离第一接触孔11的中心。第一接触孔11的结构可以在sf6和o2的混合气体、cf4和o2的混合气体或者nf3和o2的混合气体用作刻蚀气体时形成。
192.参考图7b，第一接触孔11的内表面11s包括第一至第三金属层ml1、ml2和ml3的相应侧表面ml1-s、ml2-s和ml3-s，并且因此，第一导电层cl1可以在第一接触孔11中与第一至第三金属层ml1、ml2和ml3的相应侧表面ml1-s、ml2-s和ml3-s接触。第一至第三金属层ml1、ml2和ml3可以是电浮置的，并且因此，可以对第一导电层cl1和第二半导体层as2没有电影响。
193.图8a和图8b是根据另一实施例的正被制造的显示装置的一部分的示意性截面图，并且可以对应于图4的显示装置1的区域vi的放大图。在下文中，可以主要描述图8a和图8b的实施例与图6a和图6b的实施例之间的不同之处，并且它们之间的冗余描述可以不被重复。
194.参考图8a和图8b，第一金属层ml1和第三金属层ml3可以被设置成彼此重叠，或者可以在平面上(例如，在平面图中)被设置在第一接触孔11周围(例如，被设置成围绕第一接触孔11的外围)。第二金属层ml2可以被省略。第一接触孔11的内表面11s可以包括第一金属层ml1的侧表面ml1-s，并且第一导电层cl1可以在第一接触孔11中与第一金属层ml1的侧表面ml1-s接触。
195.图9a和图9b是根据另一实施例的正被制造的显示装置的一部分的示意性截面图，并且可以对应于图4的显示装置1的区域vi的放大图。在下文中，可以主要描述图9a和图9b的实施例与图6a和图6b的实施例之间的不同之处，并且它们之间的冗余描述可以不被重复。
196.参考图9a和图9b，第一金属层ml1和第二金属层ml2可以被设置成彼此重叠，或者可以在平面上(例如，在平面图中)被设置在第一接触孔11周围(例如，被设置成围绕第一接触孔11的外围)。第三金属层ml3可以被省略。第一接触孔11的内表面11s可以包括第一金属层ml1的侧表面ml1-s，并且第一导电层cl1可以在第一接触孔11中与第一金属层ml1的侧表面ml1-s接触。
197.第一金属层ml1可以用作硬掩模。由于第一金属层ml1至第三金属层ml3中的第一金属层ml1在截面上(例如，在截面图中)被设置在顶部，并且最靠近第一导电层cl1，因此第一金属层ml1可以用作硬掩模。在此情况下，术语“在截面上”可以指“在垂直于或基本垂直于基板100的一个表面的虚拟平面上”。此外，对第一金属层ml1的位置的限制可能相对较少，这是因为设置在与第一金属层ml1的层相同的层处(例如，中或上)的第二初始化电压线vil2、第三扫描线sl3和第四扫描线sl4所占据的面积相对小。
198.图10a和图10b是根据另一实施例的正被制造的显示装置的一部分的示意性截面图，并且可以对应于图4的显示装置1的区域vi的放大图。在下文中，可以主要描述图10a和图10b的实施例与图6a和图6b的实施例之间的不同之处，并且它们之间的冗余描述可以不被重复。
199.参考图10a和图10b，在第一接触孔11周围，第一金属层ml1的设置可以被省略，并且第二金属层ml2和第三金属层ml3可以被设置。在此情况下，第一接触孔11的内表面11s可以至少包括第二金属层ml2的侧表面ml2-s。第一接触孔11的内表面11s的位于第二金属层ml2之上的第一部分11s-1可以是锥形的。
200.第一导电层cl1可以被设置在第二层间绝缘层116上，并且第一导电层cl1的一部分可以位于第一接触孔11内部。第一导电层cl1可以在第一接触孔11中至少与第二金属层ml2的侧表面ml2-s接触。
201.图11a和图11b是根据另一实施例的正被制造的显示装置的一部分的示意性截面图，并且可以对应于图4的显示装置1的区域vi的放大图。在下文中，可以主要描述图11a和图11b的实施例与图6a和图6b的实施例之间的不同之处，并且它们之间的冗余描述可以不被重复。
202.参考图11a和图11b，在第一接触孔11周围，第一金属层ml1和第三金属层ml3的设置可以被省略，并且第二金属层ml2可以被设置。第一接触孔11的内表面11s可以包括第二金属层ml2的侧表面ml2-s。
203.第一导电层cl1可以被设置在第二层间绝缘层116上，并且第一导电层cl1的一部分可以位于第一接触孔11内部。第一导电层cl1可以在第一接触孔11中与第二金属层ml2的侧表面ml2-s接触。
204.图12a和图12b是根据另一实施例的正被制造的显示装置的一部分的示意性截面图，并且可以对应于图4的显示装置1的区域vi的放大图。在下文中，可以主要描述图12a和图12b的实施例与图6a和图6b的实施例之间的不同之处，并且它们之间的冗余描述可以不
被重复。
205.参考图12a和图12b，在第一接触孔11周围，第一金属层ml1和第二金属层ml2的设置可以被省略，并且第三金属层ml3可以被设置。在此情况下，第一接触孔11的内表面11s可以包括第三金属层ml3的侧表面ml3-s。第一接触孔11的内表面11s的位于第三金属层ml3之上的第一部分11s-1可以是锥形的。
206.第一导电层cl1可以被设置在第二层间绝缘层116上，并且第一导电层cl1的一部分可以位于第一接触孔11内部。第一导电层cl1可以在第一接触孔11中至少与第三金属层ml3的侧表面ml3-s接触。
207.图13a和图13b是根据实施例的正被制造的显示装置的一部分的示意性截面图，并且图示了图4的显示装置1的区域xiii的放大图。图13a图示了在形成第二接触孔12之后(例如，紧接在形成第二接触孔12之后)的状态，并且图13b图示了在形成第二导电层cl2之后的状态。在图13a和图13b中，相同的附图标记用于表示与上面参考图3至图5描述的元件和层相同或基本相同(或相对应)的元件和层，并且因此，其冗余描述可以不被重复。
208.参考图13a，第二接触孔12可以形成在第一层间绝缘层114、第三栅绝缘层115和第二层间绝缘层116中。第四金属层ml4可以在平面上(例如，在平面图中)被设置在第二接触孔12周围(例如，被设置成围绕第二接触孔12的外围)。
209.在实施例中，第二接触孔12的内表面12s可以进一步包括第四金属层ml4的侧表面ml4-s。换句话说，第四金属层ml4的侧表面ml4-s可以限定第二接触孔12的内表面12s的一部分。第二接触孔12的内表面12s可以包括位于第四金属层ml4上的第一部分12s-1和位于第四金属层ml4下方的第二部分12s-2。根据实施例，内表面12s的第一部分12s-1可以是锥形的。相对于基板100的一个表面，内表面12s的第一部分12s-1的第一角θ1可以不同于内表面12s的第二部分12s-2的第二角θ2。
210.参考图13b，第二导电层cl2可以形成在第二层间绝缘层116之上，并且第二导电层cl2的一部分可以形成在第二接触孔12中(例如，可以被插入到第二接触孔12中)。换句话说，第二导电层cl2的该部分可以位于第二接触孔12中。因此，第二导电层cl2可以连接到被第二接触孔12暴露的第二电极ce2。如上所述，第二接触孔12的内表面12s包括第四金属层ml4的侧表面ml4-s，并且因此，第二导电层cl2可以与第四金属层ml4的侧表面ml4-s接触。
211.图14a和图14b是根据实施例的正被制造的显示装置的一部分的示意性截面图，并且图示了图4的显示装置1的区域ixv的放大图。图14a图示了在形成第三接触孔13之后(例如，紧接在形成第三接触孔13之后)的状态，并且图14b图示了在形成第三导电层cl3之后的状态。在图14a和图14b中，相同的附图标记用于表示与上面参考图3至图5描述的元件和层相同或基本相同(或相对应)的元件和层，并且因此，其冗余描述可以不被重复。
212.参考图14a，第三接触孔13可以形成在第三栅绝缘层115和第二层间绝缘层116中。第五金属层ml5可以被设置在第三接触孔13周围(例如，被设置成围绕第三接触孔13的外围)。
213.在实施例中，第三接触孔13的内表面13s可以进一步包括第五金属层ml5的侧表面ml5-s。换句话说，第五金属层ml5的侧表面ml5-s可以限定第三接触孔13的内表面13s的一部分。第三接触孔13的内表面13s可以包括位于第五金属层ml5上的第一部分13s-1和位于第五金属层ml5下方的第二部分13s-2。根据实施例，内表面13s的第一部分13s-1可以是锥
形的。相对于基板100的一个表面，内表面13s的第一部分13s-1的第一角θ1可以不同于内表面13s的第二部分13s-2的第二角θ2。
214.参考图14b，第三导电层cl3可以形成在第二层间绝缘层116之上，并且第三导电层cl3的一部分可以形成在第三接触孔13中(例如，可以被插入到第三接触孔13中)。换句话说，第三导电层cl3的该部分可以位于第三接触孔13中。因此，第三导电层cl3可以连接到被第三接触孔13暴露的第四半导体层ao4。如上所述，第三接触孔13的内表面13s包括第五金属层ml5的侧表面ml5-s，并且因此，第三导电层cl3可以与第五金属层ml5的侧表面ml5-s接触。
215.图15a和图15b是根据实施例的制造显示装置的方法的一些操作的示意性截面图。图15a和图15b图示了形成第一接触孔11的操作。
216.参考图15a，在缓冲层111至第二层间绝缘层116形成在基板100上之后，光刻胶pr可以形成在第二层间绝缘层116上。光刻胶pr可以通过沉积、曝光和显影来形成。
217.光刻胶pr可以包括用于形成接触孔的合适图案(例如，预定图案)。例如，光刻胶pr的图案可以包括具有合适宽度(例如，预定宽度)w的用于形成第一接触孔11(例如，参见图6a)的开口。换句话说，开口形成在要形成第一接触孔11的位置处，并且开口可以具有宽度(例如，预定宽度)w。位于第二层间绝缘层116下方的第一金属层ml1至第三金属层ml3中的每个也可以在要形成第一接触孔11的位置处包括开口。光刻胶pr的开口可以与第一金属层ml1至第三金属层ml3的开口重叠。
218.参考图15b，可以通过使用光刻胶pr作为刻蚀掩模来执行干刻。通过干刻，绝缘层的与光刻胶pr的开口重叠的部分可以被移除，并且第一接触孔11可以被形成。
219.包含反应离子的刻蚀气体可以用于干刻。作为刻蚀掩模的光刻胶pr对反应离子可能具有相对差的抗蚀性，并且因此，少量的光刻胶pr可能通过刻蚀被移除，从而导致损失。因此，当与刻蚀之前的宽度w相比时，在刻蚀之后光刻胶pr的开口的宽度w'可能增加。另一方面，充当硬掩模的第一金属层ml1至第三金属层ml3可以包括金属，并且因此，对反应离子可以具有比光刻胶pr的抗蚀性大的抗蚀性。因此，第一金属层ml1至第三金属层ml3可以充当硬掩模而不会由于刻蚀而损失。
220.结果，第一接触孔11的宽度可以在截面上从第一金属层ml1到光刻胶pr逐渐增加，并且第一接触孔11的内表面11s的第一部分11s-1可以是锥形的。另一方面，第一接触孔11的位于第一金属层ml1下方的部分可以具有其中相对较小的宽度被保持不变的结构。
221.图16a至图16f是根据一个或多个实施例的显示装置的一部分的示意性平面图。图16a至图16f图示了第一接触孔11和第一金属层ml1在平面上(例如，在平面图中)的设置，并且为了便于说明，没有图示设置在第三栅绝缘层115和第一导电层cl1(例如，参见图4)上的绝缘层。
222.参考图16a至图16c，第一金属层ml1在平面上(例如，在平面图中)可以包括开口op。第一金属层ml1的开口op可以与第一接触孔11重叠。在此情况下，开口op是在刻蚀工艺期间刻蚀剂或刻蚀气体可以穿过第一金属层ml1的贯穿区，并且可以被限定为(例如，在其外围周围)被第一金属层ml1全部或部分地围绕的区域。
223.在实施例中，第一金属层ml1可以完全围绕开口op(例如，围绕开口op的外围)，并且第一金属层ml1的内边缘可以限定开口op的边缘。例如，第一金属层ml1的开口op的边缘
在平面上(例如，在平面图中)可以具有闭环形状。
224.作为示例，如图16a和图16b中所示，第一金属层ml1的开口op的边缘可以具有圆形形状或椭圆形形状。作为另一示例，如图16c中所示，第一金属层ml1的开口op的边缘可以具有四边形形状。然而，本公开并不限于此，并且第一金属层ml1的开口op的边缘可以具有各种合适的形状，例如，诸如三角形形状和五边形形状等。
225.如图16a和图16c中所示，第一金属层ml1的外边缘在平面上(例如，在平面图中)可以具有四边形形状。作为另一示例，如图16b中所示，第一金属层ml1的外边缘可以具有圆形形状或椭圆形形状。然而，本公开并不限于此，并且第一金属层ml1的外边缘可以具有各种合适的形状，例如，诸如三角形形状和五边形形状等。
226.参考图16d至图16f，第一金属层ml1可以包括在平面上(例如，在平面图中)与第一接触孔11重叠的开口op，并且第一金属层ml1可以部分地围绕开口op(例如，围绕开口op的外围)。
227.在实施例中，如图16d和图16e中所示，第一金属层ml1可以包括相对于开口op彼此相对设置的第一部分ml1a和第二部分ml1b。第一金属层ml1的第一部分ml1a和第二部分ml1b中的每个在平面上(例如，在平面图中)可以具有四边形形状，但本公开并不限于此。在另一实施例中，如图16f中所示，第一金属层ml1可以具有弯曲形状，以在平面上(例如，在平面图中)部分地围绕开口op(例如，围绕开口op的外围)。
228.因此，在最小化或减小第一金属层ml1被设置在其中的区域的同时，可以能够精确地控制第一接触孔11在特定方向上增大。
229.此外，当第一金属层ml1完全围绕开口op(例如，围绕开口op的外围)时，开口op可能在要形成第一接触孔11的位置处被精确地对准，并且因此，形成开口op的工艺的难度可能增大。然而，第一金属层ml1可以部分地围绕开口op(例如，围绕开口op的外围)，并且因此，可以降低上述工艺的难度。
230.尽管已经参考图16a至图16f更详细地描述了第一金属层ml1的形状和设置，但其形状和/或设置可以以相同或基本相同的方式应用于金属层ml(例如，参见图4和图5)中的全部。
231.在上面，已经主要描述了显示装置，但本公开并不限于此。例如，可以理解，制造这样的显示装置的方法也落入本公开的范围内。
232.根据上面描述的本公开的一个或多个实施例，通过金属层的设置而不使用单独的硬掩模，接触孔的尺寸可以被精确地控制，并且可以被最小化或减小。因此，显示装置的元件可以被高度整合，并且因此，可以实现高分辨率的显示装置。此外，通过使用氧化物半导体层，可以实现其中功耗降低的显示装置。然而，本公开的精神和范围不受前述方面和特征的限制。
233.尽管已经描述了一些示例实施例，但本领域的技术人员将容易理解，可以对示例实施例进行各种修改，而不脱离本公开的精神和范围。将理解，除非另有描述，否则每个实施例中特征或方面的描述应典型地被认为是可用于其它实施例中其它相似特征或方面。因此，如对本领域普通技术人员来说将是显而易见的，结合特定实施例描述的特征、特性和/或元件可以单独使用，或者可以与结合其他实施例描述的特征、特性和/或元件组合使用，除非另有明确说明。因此，要理解的是，以上是各种示例实施例的说明，而不应被解释为限
于本文中公开的具体示例实施例，并且对所公开的示例实施例的各种修改以及其它示例实施例都意在被包括在所附权利要求及其等同方案限定的本公开的精神和范围内。