一种多相位时钟生成电路和时钟调相方法

1.本发明涉及信息处理领域，具体涉及一种多相位时钟生成电路和时钟调相方法。


背景技术：

2.现有的时钟调相电路主要包括相位调整模块和控制信号模块。相位调整模块用于根据控制信号对输入信号进行相位调整，并输出多相时钟信号。为获得n个相位不同的时钟信号，一般采用n组控制信号调整相位移动。控制信号一般通过控制由dac电路实现的尾电流源的比例来实现时钟信号相位调整。
3.时钟调相技术在芯片面积、功耗和工艺易移植方面有非常大的优势，因此得到广泛应用。但是，时钟调相技术也面临一些挑战，这种结构相位调整平滑，锁定速度快，但会随着设计精度降低，当时钟调相模块包括n个dac电路时，此时钟调相电路所实现的调整相位的微分非线性(dnl)和积分非线性(inl)两个关键性能指标会因为n的不同而有所改变，从而可能导致时钟调相模块的精度的变化。


技术实现要素：

4.本发明所要解决的技术问题是，克服现有技术的不足，提高时钟相位微分非线性和积分非线性，得到多相位调整，提出一种时钟调相方法、多相位时钟生成电路。
5.为了解决上述问题，本发明提供一种时钟调相方法、多相位时钟生成电路，包括：
6.四相信号生成模块，对输入信号进行t/4，t/2，3t/4的延时，得到具有0
°
，90
°
，180
°
，270
°
相移的四相信号，并输出给数字移相模块；
7.控制码生成模块，设定控制码信号，并输出给数字移相模块；
8.数字移相模块，接收所述四相信号和控制码信号，以使用所述控制码信号调整所述四相信号。
9.进一步地，所述四相信号生成模块通过代码生成方式实现。
10.进一步地，所述控制码生成模块使用温度计码的编码方式来实现控制码信号的设定。
11.进一步地，所述控制码生成模块中，相邻的控制信号发生变动时只能依次改变一位数值，每个单个最小二乘步长是通过控制信号仅改变一个电流控制元件的状态来实现或者翻转极性开关中的一个来实现。
12.进一步地，所述数字移相模块由电阻合成模块、双路差分放大模块、多输出恒流源模块组成，所述双路差分放大模块包括7个第一差分放大模块和9个第二差分放大模块，所述多输出恒流源模块包括两个七输出恒流源模块和一个九输出恒流源模块，其中，每个第一差分放大模块连接并由七输出恒流源模块供电，每个第二差分放大模块连接并由九输出恒流源模块供电。
13.进一步地，所述第一差分放大模块，包括14个mosfet晶体管，分为三级，第一级包括八个晶体管，两两为一组组成电流镜偏置电路，每组中的两个晶体管的漏极各自连接电
阻合成模块两个输出端中的一个，每组中的两个晶体管的源极之间连接并连接一个第二级晶体管的漏极；第二级晶体管为四个，分为两组，每组两个晶体管，每个组内两个晶体管的源极之间连接并连接一个第三级晶体管的漏极，并且每组第二级晶体管的其中一个晶体管的栅极连接一个反相器；第三级晶体管为两个，且每个第三级晶体管的漏极各自连接一个七输出恒流源模块。
14.进一步地，所述第二差分放大模块，包括14个mosfet晶体管，分为三级，第一级包括八个晶体管，两两为一组组成电流镜偏置电路，每组中的两个晶体管的漏极各自连接电阻合成模块两个输出端中的一个，每组中的两个晶体管的源极之间连接并连接一个第二级晶体管的漏极；第二级晶体管为四个，分为两组，每组两个晶体管，每个组内两个晶体管的源极之间连接并连接一个第三级晶体管的漏极，并且每组第二级晶体管的其中一个晶体管的栅极连接一个反相器；第三级晶体管为两个，其中一个第三级晶体管的栅极也连接一个反相器，并且两个第三级晶体管的漏极均连接同一个九输出恒流源模块。
15.进一步地，所述七输出恒流源模块包括四个mosfet晶体管及一个电阻组成的电流镜偏置电路，以及七个并联的mosfet，所述七个并联的mosfet中每个mosfet的漏极输出一路恒流输出给一个第一双路差分放大模块。
16.进一步地，所述九输出恒流源模块，包括四个mosfet晶体管及一个电阻组成的电流镜偏置电路，以及九个并联的mosfet，九个并联的mosfet中每个mosfet的漏极输出一路恒流输出给一个第二双路差分放大模块。
17.进一步地，所述电阻合成模块包括两个并联的大小相同的电阻。
18.与现有技术相比，本发明包括以下优点：
19.本发明设计高速时钟信号相位调制装置，实现3.5gsps以上信号的比较，解决了高速时钟信号的调相问题。
20.当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
21.通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
22.附图1示出了根据本发明实施方式的一种多相位时钟生成电路结构示意图。
23.附图2示出了根据本发明实施方式的控制码生成模块结构示意图。
24.附图3示出了根据本发明实施方式的数字移相模块结构示意图。
25.附图4示出了根据本发明实施方式的双路差分放大模块1电路示意图。
26.附图5示出了根据本发明实施方式的双路差分放大模块2电路示意图。
27.附图6示出了根据本发明实施方式的七端口恒流源模块电路示意图。
28.附图7示出了根据本发明实施方式的九端口恒流源模块电路示意图。
29.附图8示出了根据本发明实施方式的电阻合成模块电路示意图。
30.附图9示出了根据本发明实施方式的反相器电路示意图。
具体实施方式
31.下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
32.实施例1
33.如图1所示，根据本发明的实施方式1，提出一种多相位时钟生成电路，包括：
34.四相信号生成模块，对输入信号进行延时，分别生成具有0
°
，90
°
，180
°
，270
°
相移的信号，使得信号的自相关旁瓣和互相关尽可能低，可减小相位移动的误差。这个模块通过代码生成方式来实现，对于一路特定频率的输入信号，对其进行t/4，t/2，3t/4的延时，得到四相信号。
35.控制码生成模块，使用温度计码的编码方式来实现控制信号的设定。温度计码是指“看有多少个1来表示数字”的编码方式。相邻的控制信号发生变动时只能依次改变一位数值，例如从001到011到111。每个单个最小二乘步长(即任意两个相邻状态之间的转换)都是通过控制信号仅改变一个电流控制元件的状态来实现或者翻转极性开关中的一个来实现的，这样做，相位位置切换时相位毛刺被最小化。如图2所示，控制码生成模块使用数字电路的方式实现，通过多个mux控制其使能端，当使能端为0时，输出为0，使能端为1时，输出为1。逻辑高电平为1，逻辑低电平为0。每个mux对应一个控制码。如en为111，则输出也为111。
36.数字移相模块，此是钟调相方法的核心模块，如图3所示，由电阻合成模块、双路差分放大模块、多输出恒流源模块组成，通过形式为数字信号的控制码调整信号相位。电阻合成模块包括两个输出端，每个输出端均连接7个第一差分放大模块，和9个第二差分放大模块。多输出恒流源模块包括两个七输出恒流源模块和一个九输出恒流源模块，其中，每个第一差分放大模块连接并由七输出恒流源模块供电，每个第二差分放大模块连接并由九输出恒流源模块供电。
37.第一差分放大模块，如图4所示，包括14个mosfet晶体管，分为三级，第一级包括八个晶体管，两两为一组组成电流镜偏置电路，每组中的两个晶体管的漏极，各自连接电阻合成模块两个输出端中的一个。每组中的两个晶体管的源极之间连接并连接一个第二级晶体管的漏极。因此第二级晶体管为4个，并且分为两组，每组两个晶体管，这两个组内晶体管的源极之间连接并连接一个第三级晶体管的漏极，并且每组第二级晶体管的其中一个晶体管的栅极连接一个反相器。因此第三级晶体管为两个，且每个第三级晶体管的漏极各自连接一个七输出恒流源模块。
38.第二差分放大模块，如图5所示，其结构与图4的第一差分放大模块类似。区别在于，第三级晶体管中的一个晶体管的栅极也连接一个反相器，并且两个第三级晶体管的漏极均连接同一个九输出恒流源模块。
39.图4和图5中，si，sq，siq都来源于控制码模块，si和sq控制的第一差分放大模块，siq控制的是第二差分放大模块。si包括的是si[0]，si[1]，si[2]，si[3]，si[4]，si[5]，si[6]，sq包括的是sq[0]，sq[1]，sq[2]，sq[3]，sq[4]，sq[5]，sq[6]，都分别是7个，正好对应七个第一差分放大模块，siq包括的是siq[0]，siq[1]，siq[2]，siq[3]，siq[4]，siq[5]，siq[6]，siq[7]，siq[8]。正好9个，对应第二差分放大模块，其中的poli和polq，固定为poli＝
si[3]，polq＝sq[3]，控制的是相位的象限。poli＝0，polq＝0，都在第一象限，poli＝0，polq＝1，都在第二象限，poli＝1，polq＝1，都在第三象限，poli＝1，polq＝0，都在第四象限。poli、polq和siq无关，由si[3]和sq[3]的值确定，确定了这些相位的象限，poli＝si[3]，polq＝sq[3]。vbias为600mv的电压源。
[0040]
双路差分放大模块电路的输入端接收的信号是来自信号正交调制处理后的信号c2i和c2q，si《0：6》，sq《0：6》和siq《0：8》均为控制码生成模块输送的控制码，其中对于特定的poli和polq，poli＝si《3》，polq＝sq《3》。数字移相模块由此构成一个64相位的八边形相位旋转器。其中，poli和polq控制相位处于不同象限，si和sq控制水平方向和垂直方向的相位移动，siq控制四个象限中斜边方向的相位移动。
[0041]
在图4和图5中体现的c2ip，c2in，c2qp,c2qn分别为相位0
°
，90
°
，180
°
，270
°
的输入信号，来自于四相信号生成模块。
[0042]
多输出恒流源模块，如图6和图7所示，作为双路差分移相结构的尾电流源，可以抑制共模电平的干扰，在两种差分放大结构中利用了两组恒流源，采用与电流源无关的偏置，利用电流镜原理，为保证恒流源的一致性，对一个电路引出多个输出口。其中，图6为七输出恒流源模块，包括四个mosfet晶体管及一个电阻组成的电流镜偏置电路，以及七个并联的mosfet，七个并联的mosfet中每个mosfet的漏极输出一路恒流输出。图7为九输出恒流源模块，包括四个mosfet晶体管及一个电阻组成的电流镜偏置电路，以及九个并联的mosfet，九个并联的mosfet中每个mosfet的漏极输出一路恒流输出。
[0043]
电阻合成模块，如图8所示，包括两个并联相同的电阻，用两个同样大小的电阻将多个差分放大模块集成在一起，使用恰当的电阻得到合适的输出信号vout1和vout2。
[0044]
如图9所示，为反相器电路，包括两个串联的mosfet晶体管组成。反相器的存在让电路接收控制码信号si，sq，siq时，不论是高电平或者低电平，始终有一路电路导通。
[0045]
需要说明的是：
[0046]
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
[0047]
类似地，应当理解，为了精简本发明并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
[0048]
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权
利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
[0049]
此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
[0050]
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干系统的单元权利要求中，这些系统中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
[0051]
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。