正交时钟偏斜校准电路的制作方法

1.本公开总体上涉及正交时钟偏斜校准电路。


背景技术：

2.在高速异步串行数据链路中，时钟和数据信号之间的相位差通常在传播过程中变得突出。这对于要求时钟和数据信号同相以进行正确操作的许多应用来说是不希望的。时钟和数据恢复(cdr)系统可用于从高速串行传输中准确恢复信息。在半速率cdr系统中，cdr锁定需要输出同相(i)时钟信号和正交(q)时钟信号的精确正交时钟。如果i时钟信号和q时钟信号之间的相位不正交，cdr系统将无法锁定接近输入数据的中心，导致最终cdr锁定点出现错误，从而导致位错误。因此，需要校准i时钟信号和q时钟信号之间的偏斜。一种校准i时钟信号和q时钟信号之间的偏斜的方法是结合可调延迟级，该延迟级可被调整以改变i时钟信号和q时钟信号的相位关系。然而，可调延迟级在电路中增加了延迟单元，这会消耗额外的功率并导致抖动。此外，校准分辨率受到每个延迟级延迟的限制。


技术实现要素：

3.本公开的各个方面针对一种正交时钟偏斜校准电路。在一方面，正交时钟偏斜校准电路包括i-q时钟发生器，其具有被耦合以接收第一时钟信号的输入。i-q时钟发生器以输入时钟频率的一半生成同相(i)时钟信号和正交(q)时钟信号。正交时钟偏斜校准电路还包括i-q偏斜传感器，其具有被耦合以接收i时钟信号的第一输入和被耦合以接收q时钟信号的第二输入。i-q偏斜传感器响应于i和q时钟信号之间的偏斜而生成i-q偏斜信号。正交时钟偏斜校准电路还包括控制电路，该控制电路具有被耦合以接收i-q偏斜信号的第一输入和被耦合以接收第二时钟信号的第二输入。控制电路响应于i-q偏斜信号和第二时钟信号而改变第一时钟信号的占空比。通过改变第一时钟信号的占空比来校准i和q时钟信号之间的偏斜。
4.在本公开的另一方面，控制电路包括第一pmos晶体管和第一nmos晶体管，每个晶体管具有漏极端子、源极端子和栅极端子。第一pmos晶体管的源极端子耦合到电压源，第一pmos晶体管的漏极端子耦合到第一nmos晶体管的漏极端子，第一nmos晶体管的源极端子耦合到地，并且第一pmos晶体管和第一nmos晶体管的栅极端子被耦合以接收第二时钟信号。控制电路还包括第二pmos晶体管和第二nmos晶体管，每个晶体管具有漏极端子、源极端子和栅极端子。第二pmos晶体管的源极端子耦合到电压源，第二pmos晶体管的漏极端子耦合到第一pmos晶体管的漏极端子，并且第二pmos晶体管的栅极端子被耦合以接收第一栅极信号。第二nmos晶体管的漏极端子耦合到第一nmos晶体管的漏极端子，第二nmos晶体管的源极端子耦合到地，并且第二nmos晶体管的栅极端子被耦合以接收第二栅极信号。控制电路还包括反相缓冲器，其具有耦合到第一pmos晶体管的漏极端子和第一nmos晶体管的漏极端子的输入。
5.在本公开的另一方面，第一pmos晶体管和第一nmos晶体管以逆变器配置耦合。响
应于第二时钟信号，第一pmos晶体管和第一nmos晶体管通过将第二时钟信号反相来生成第三时钟信号。第二时钟信号与第三时钟信号具有反相关系。反相缓冲器被耦合以接收第三时钟信号。反相缓冲器通过将施加到i-q发生器的第三时钟信号反相来生成第一时钟信号。第一时钟信号与第三时钟信号具有反相关系。
6.在本公开的另一方面，控制电路包括处理器，该处理器具有被耦合以接收i-q偏斜信号的输入。处理器生成数字占空比控制信号、选择上行信号和选择下行信号。控制电路还包括数模转换器(dac)，其具有被耦合以接收数字占空比控制信号的输入。dac输出模拟占空比控制信号。控制电路还包括第一和第二多路复用器，其具有被耦合以接收模拟占空比控制信号的相应的输入。响应于选择下行信号的第一多路复用器将模拟占空比控制信号作为第一栅极信号施加到第二pmos晶体管的栅极端子。响应于选择上行信号的第二多路复用器将模拟占空比控制信号作为第二栅极信号施加到第二nmos晶体管的栅极端子。
7.在本公开的另一方面，响应于第一栅极信号，第二pmos晶体管将电流提供给逆变器的输出以降低第一时钟信号的占空比，并且响应于第二栅极信号，第二nmos晶体管从逆变器的输出吸收电流以增加第一时钟信号的占空比。
8.在本公开的另一方面，i-q发生器包括第一锁存器，其具有输入、输出和被耦合以接收第一时钟信号的上升沿触发时钟输入。i-q发生器还包括第二锁存器，其具有输入、输出、反相输出和被耦合以接收第一时钟信号的下降沿触发时钟输入。第一锁存器的输出耦合到第二锁存器的输入，并且第二锁存器的反相输出耦合到第一锁存器的输入。第一锁存器响应于第一时钟信号的上升沿生成i时钟信号。第二锁存器响应于第一时钟信号的下降沿生成q时钟信号。
9.在本公开的另一方面，i-q偏斜传感器包括与非门，其具有被耦合以接收i时钟信号的第一输入和被耦合以接收反相q时钟信号的第二输入。与非门输出i-q偏斜信号。
10.在本公开的另一方面，一种正交时钟偏斜校准电路包括i-q时钟发生器，其具有被耦合以接收第一时钟信号的输入。i-q时钟发生器生成i时钟信号和q时钟信号。正交时钟偏斜校准电路还包括i-q偏斜传感器，其具有被耦合以接收i时钟信号的第一输入和被耦合以接收q时钟信号的第二输入。i-q偏斜传感器响应于i和q时钟信号之间的偏斜生成i-q偏斜信号。正交时钟偏斜校准电路还包括处理器，其具有被耦合以接收i-q偏斜信号的输入。处理器生成数字占空比控制信号、选择上行信号和选择下行信号。正交时钟偏斜校准电路还包括占空比调整电路，其具有被耦合以接收数字占空比控制信号的第一输入、被耦合以接收选择上行信号的第二输入以及被耦合以接收选择下行信号的第三输入。占空比调整电路改变第一时钟信号的占空比。通过改变第一时钟信号的占空比来校准i和q时钟信号之间的偏斜。
11.在本公开的另一方面，占空比调整电路包括数模转换器(dac)，其具有被耦合以接收数字占空比控制信号的输入。dac输出模拟占空比控制信号。占空比调整电路还包括第一和第二多路复用器，其具有被耦合以接收模拟占空比控制信号的相应的输入。响应于选择下行信号的第一多路复用器生成第一栅极信号。响应于选择上行信号的第二多路复用器生成第二栅极信号。
12.在本公开的另一方面，占空比调整还包括具有相应的漏极、源极和栅极端子的第一和第二pmos晶体管。第一和第二pmos晶体管的源极端子耦合到电压源，第一和第二pmos
晶体管的漏极端子耦合在一起，第一pmos晶体管的栅极被耦合以接收第二时钟信号，并且第二pmos晶体管的栅极端子被耦合以接收第一栅极信号。占空比调整电路还包括具有相应的漏极、源极和栅极端子的第一和第二nmos晶体管。第一和第二nmos晶体管的漏极端子耦合到第一和第二pmos晶体管的漏极端子，第一和第二nmos晶体管的源极端子耦合到地，第一nmos晶体管的栅极端子被耦合以接收第二时钟信号，并且第二nmos端子的栅极端子被耦合以接收第二栅极信号。占空比调整电路还包括反相缓冲器，其具有耦合到第一pmos晶体管的漏极端子并耦合到第一nmos晶体管的漏极端子的输入。第一pmos晶体管和第一nmos晶体管以逆变器配置耦合。响应于第二时钟信号，第一pmos晶体管和第一nmos晶体管通过将第二时钟信号反相来生成第三时钟信号。第三时钟信号与第二时钟信号具有反相关系。反相缓冲器被耦合以接收第三时钟信号。反相缓冲器通过将第三时钟信号反相来生成第一时钟信号，并将第一时钟信号施加到i-q发生器。第一时钟信号与第三时钟信号具有反相关系。响应于第一栅极信号，第二pmos晶体管提供电流以降低第一时钟信号的占空比，并且响应于第二栅极信号，第二nmos晶体管吸收电流以增加第一时钟信号的占空比。
附图说明
13.图1是根据示例性实施例的正交时钟偏斜校准电路的框图。
14.图2示出了根据示例性实施例的i-q时钟发生器。
15.图3是示出第一时钟信号、i时钟信号和q时钟信号的时序图。
16.图4示出了根据示例性实施例的i-q偏斜传感器。
17.图5示出了i-q偏斜信号。
18.图6示出了根据示例性实施例的控制电路。
19.图7示出了根据示例性实施例的占空比调整电路。
具体实施方式
20.现在将详细参考实施例，其示例在附图中示出，其中示出了一些但不是所有实施例。实际上，这些概念可按许多不同的形式体现并且不应解释为在此进行限制。相反，提供的这些描述是为了使本公开满足适用的要求。
21.图1是根据示例性实施例的正交时钟偏斜校准电路100的框图。正交时钟偏斜校准电路100被配置为校准或调整同相(i)和正交(q)时钟信号之间的偏斜。电路100包括i-q时钟发生器104，其具有被耦合以接收第一时钟信号的输入108。i-q时钟发生器104响应于第一时钟信号而生成i时钟信号和q时钟信号。电路100还包括i-q偏斜传感器112，其具有被耦合以接收i时钟信号的第一输入116和被耦合以接收q时钟信号的第二输入120。i-q偏斜传感器112响应于i时钟信号和q时钟信号之间的偏斜而生成i-q偏斜信号。电路100还包括控制电路124，其具有被耦合以接收i-q偏斜信号的第一输入128和被耦合以接收第二时钟信号的第二输入132。控制电路124被配置为响应于i-q偏斜信号和第二时钟信号而改变第一时钟信号的占空比。通过改变驱动i-q时钟发生器104的第一时钟信号的占空比，校准i和q时钟信号之间的偏斜。
22.图2示出了根据示例性实施例的i-q时钟发生器104。正交电路104可用输出i时钟信号和q时钟信号的2分频电路(divide by 2circuit)来实现。
23.参考图2，i-q时钟发生器104包括第一锁存器204(例如，主锁存器)，其具有输入208(例如，d输入)、输出212(例如，q输出)和被耦合以接收第一时钟信号的上升沿触发时钟输入216。i-q时钟发生器104还包括第二锁存器220(例如，从锁存器)，其具有输入224(例如，d输入)、输出228(例如，q输出)、反相输出232和被耦合以接收第一时钟信号的下降沿触发时钟输入236。第一锁存器204的输出212(q输出)被馈送到第二锁存器220的输入224(d输入)，并且第二锁存器220的反相输出232被馈送到第一锁存器204的输入208(d输入)。i-q时钟发生器104在输出212处产生i时钟信号并在输出228处产生q时钟信号。
24.图3是示出第一时钟信号、i时钟信号和q时钟信号的时序图。在第一时钟信号的每个上升沿，i时钟信号翻转状态，并且在第一时钟信号的每个下降沿，q时钟信号翻转状态。因此，i-q时钟发生器104产生i和q时钟信号，每个信号具有比第一时钟信号低2倍的频率。
25.图4示出了根据示例性实施例的i-q偏斜传感器112。i-q偏斜传感器112可使用与非门404的组合逻辑来实现，该与非门404具有向其应用i时钟信号的第一输入408和向其应用反相q时钟信号的第二输入412。如图5的时序图所示，i时钟信号和反相q时钟信号之间的nand运算产生低脉冲，其宽度与i和q时钟信号之间的偏斜成比例。
26.如前所述，控制电路124被配置为改变第一时钟信号的占空比以便校准i和q时钟信号之间的偏斜。图6示出了根据示例性实施例的控制电路124。控制电路124包括处理器604，该处理器604从i-q传感器112接收i-q偏斜信号。响应于i-q偏斜信号，处理器604输出数字占空比控制信号。此外，取决于第一时钟的占空比是需要向下校准(即降低)还是向上校准(即增加)，处理器604输出选择上行信号或选择下行信号。例如，如果需要降低第一时钟信号的占空比，则选择下行信号可处于high状态，而选择下行信号可处于low状态。另一方面，如果需要增加第一时钟信号的占空比，则选择上行信号可处于high状态，而选择下行信号可处于low状态。
27.在本公开的范围内，控制电路124的变化是可能的。例如，可使用有限状态机来代替处理器604。有限状态机可用硬件或软件来实现。有限状态机可由初始状态和每次转换的条件来定义。响应于i-q偏斜信号的变化，有限状态机将从一个状态转换到下一个状态，从而改变三个输出：数字占空比控制信号、选择上行信号(high或low)和选择下行信号(high或low)。
28.控制电路124还包括占空比调整电路608。占空比调整电路608具有被耦合以接收数字占空比控制信号的第一输入612、被耦合以接收选择上行信号的第二输入616、被耦合以接收选择下行信号的第三输入620，以及被耦合以接收第二时钟信号的第四输入624，并且响应于输入信号，占空比调整电路608改变第一时钟信号的占空比。
29.图7示出了根据示例性实施例的占空比调整电路608。占空比调整电路608包括第一pmos晶体管704，其具有源极端子708、漏极端子712和栅极端子716。电路608还包括第一nmos晶体管720，其具有漏极端子724、源极端子728和栅极端子732。第一pmos晶体管704的源极端子708耦合到电压源，第一pmos晶体管704的漏极端子712耦合到第一nmos晶体管720的漏极端子724，第一nmos晶体管720的源极端子728耦合到地，并且第一pmos晶体管704和第一nmos晶体管的栅极端子716、732被耦合以接收第二时钟信号。
30.继续参考图7，当第二时钟信号转换为high状态时，nmos晶体管720导通并且pmos晶体管704截止。当第二时钟信号转换为low状态时，pmos晶体管704导通并且nmos晶体管
720截止。因此，第一pmos晶体管704和第一nmos晶体管720可被认为耦合在逆变器配置中，该逆变器配置具有在漏极端子712和724处的输出。结果，出现在漏极端子712和724处的第三时钟信号与第二时钟信号具有反相关系。反相缓冲器780具有被耦合以接收第三时钟信号的输入784。反相缓冲器780通过将第三时钟信号反相来输出第一时钟信号，并且第一时钟信号被施加到i-q发生器。
31.继续参考图7，电路608还包括第二pmos晶体管740，其具有源极端子744、漏极端子748和栅极端子752。第二pmos晶体管740的源极端子744耦合到电压源，第二pmos晶体管740的漏极端子748耦合到第一pmos晶体管704的漏极端子712，并且第二pmos晶体管740的栅极端子752被耦合以接收第一栅极信号。电路608还包括第二nmos晶体管760，其具有漏极端子764、源极端子768和栅极端子772。第二nmos晶体管760的漏极端子764耦合到第一nmos晶体管720的漏极端子724，第二nmos晶体管760的源极端子768耦合到地，并且第二nmos晶体管760的栅极端子772被耦合以接收第二栅极信号。
32.继续参考图7，第一时钟信号的占空比通过向由第一pmos晶体管704和第一nmos晶体管720形成的逆变器的输出提供泄漏电流和从其吸收泄漏电流而改变。更具体地说，第二pmos晶体管740提供电流以降低第一时钟信号的占空比，而第二nmos晶体管760吸收电流以增加第一时钟信号的占空比。
33.继续参考图7，电路608还包括数模转换器(dac)786，其具有被耦合以接收数字占空比控制信号的输入788。dac 786生成模拟占空比控制信号，其在pmos晶体管740和nmos晶体管760之间多路复用。如果处理器604确定需要降低占空比，处理器604输出具有high状态的选择下行信号。响应于选择下行信号的high状态，第一多路复用器790将模拟占空比控制信号(作为第一栅极信号)施加到第二pmos晶体管740的栅极端子752，从而降低第一时钟信号的占空比。如果处理器604确定需要增加占空比，则处理器604输出具有high状态的选择上行信号。响应于选择上行信号的high状态，第二多路复用器792将模拟占空比控制信号(作为第二栅极信号)施加到第二nmos晶体管760的栅极端子772，从而增加第一时钟信号的占空比。因此，取决于是否需要降低或增加占空比，dac 786在pmos晶体管740和nmos晶体管760之间多路复用。
34.在本公开的范围内，处理器604的变化是可能的。例如，如果处理器604确定需要降低占空比，则处理器604可启用选择下行信号并禁用选择上行信号，并且如果处理器604确定需要增加占空比，则处理器604可启用选择上行信号并且禁用选择下行信号。
35.各种说明性组件、块、模块、电路和步骤已在上面概括地描述了它们的功能。此种功能是作为硬件还是软件实现取决于特定应用程序和施加在整个系统上的设计约束。所描述的功能可针对每个特定应用以不同的方式实现，但是此种实现决定不应解释为使偏离本公开的范围。
36.为了简单和清楚起见，适合与本公开一起使用的所有系统的完整结构和操作在本文中没有描绘或描述。相反，仅描绘和描述了本公开所独有的或理解本公开所必需的系统。