一种竞争神经网络芯片及其使用方法与流程

1.本发明涉及神经网络芯片技术领域，特别是涉及一种竞争神经网络芯片以及一种竞争神经网络芯片的使用方法。


背景技术：

2.随着物联网技术的快速发展，海量的数据需要进行实时传输和处理。在传统的冯诺依曼架构中，存储与计算是分离的，大量的数据需要反复在中央处理单元和存储器之间进行搬运，造成了能量的巨大消耗，且吞吐量较低。针对存储墙的瓶颈，一种将存储和计算融为一体的架构——存算一体被提出，数据在进行存储的同时完成了计算，可以极大提升系统的能效。竞争神经网络作为目前在人工智能领域中应用于模式识别最成功的算法之一，已被广泛布置于边缘端的设备。面对日益增长的系统吞吐量需求，研发一种基于存算一体的高能效的竞争神经网络电路架构具有重要的意义。
3.可重构场效应晶体管(rfet)通过不同的电压配置控制沟道内载流子极性，实现n型和p型器件。借助rfet的灵活性，在传统电子信息处理方式的基础之上，可以用更少数目的器件实现功能更加复杂的电路。所以如何基于可重构场效应晶体管提供一种赢者通吃的竞争神经网络芯片是本领域技术人员急需解决的问题。


技术实现要素：

4.本发明的目的是提供一种竞争神经网络芯片，基于可重构场效应晶体管提供一种赢者通吃的竞争神经网络芯片；本发明的另一目的在于提供一种竞争神经网络芯片的使用方法，基于可重构场效应晶体管提供一种赢者通吃的竞争神经网络。
5.为解决上述技术问题，本发明提供一种竞争神经网络芯片，包括神经元阵列、权值译码器、输入译码器和侧抑制单元阵列；
6.所述神经元阵列包括沿横向排布的神经元，所述神经元包括沿纵向排布的突触；所述突触包括相互电连接的可重构场效应晶体管与放电电容；所述神经元中可重构场效应晶体管的可编程栅极与所述权值译码器电连接，所述神经元阵列中每一行突触的可重构场效应晶体管的控制栅极与所述输入译码器电连接；所述神经元阵列中各个所述神经元的输出端连接所述侧抑制单元阵列；
7.所述权值译码器用于通过所述可编程栅极向所述可重构场效应晶体管烧录权重值，所述输入译码器用于通过所述控制栅极向所述可重构场效应晶体管输入控制电压，以产生充电电流对所述放电电容进行充电，完成乘积累加运算；所述侧抑制单元阵列用于对所述神经元的输出电压进行比较，输出最大的所述输出电压。
8.可选的，所述侧抑制单元阵列包括呈阵列排布的竞争单元；所述侧抑制单元阵列中横向竞争单元的数量与纵向竞争单元的数量均与所述神经元的数量相同；所述竞争单元包括可重构场效应晶体管，沿预设对角线分布的所述可重构场效应晶体管源极和漏极连接同一输入信号线。
9.可选的，所述侧抑制单元阵列中可重构场效应晶体管的控制栅极作为所述侧抑制单元阵列的输出端与处理电路电连接。
10.可选的，所述处理电路包括灵敏放大器和输出缓冲器。
11.可选的，所述放电电容为mom电容。
12.可选的，单一所述突触中所述可重构场效应晶体管与所述mom电容相互堆叠。
13.可选的，所述权输入译码器通过数模转换器与所述神经元阵列电连接。
14.可选的，所述权值译码器通过编程模块与所述神经元阵列电连接。
15.可选的，还包括电荷泵，所述电荷泵与所述编程模块电连接，以向所述编程模块传输用于编程的电压。
16.本发明还提供了一种竞争神经网络芯片的使用方法，包括：
17.获取训练后神经网络模型的权重值；
18.通过权值译码器将所述权重值烧录至神经元阵列的各个突触；所述竞争神经网络芯片包括神经元阵列、权值译码器、输入译码器和侧抑制单元阵列；所述神经元阵列包括沿横向排布的神经元，所述神经元包括沿纵向排布的突触；所述突触包括相互电连接的可重构场效应晶体管与放电电容；所述神经元中可重构场效应晶体管的可编程栅极与所述权值译码器电连接，所述神经元阵列中每一行突触的可重构场效应晶体管的控制栅极与所述输入译码器电连接；所述神经元阵列中各个所述神经元的输出端连接所述侧抑制单元阵列；
19.通过所述输入译码器向所述控制栅极输入控制电压，以产生充电电流对所述放电电容进行充电，完成乘积累加运算；
20.通过所述侧抑制单元阵列对所述神经元的输出电压进行比较，输出最大的所述输出电压。
21.本发明所提供的一种竞争神经网络芯片，其特征在于，包括神经元阵列、权值译码器、输入译码器和侧抑制单元阵列；神经元阵列包括沿横向排布的神经元，神经元包括沿纵向排布的突触；突触包括相互电连接的可重构场效应晶体管与放电电容；神经元中可重构场效应晶体管的可编程栅极与权值译码器电连接，神经元阵列中每一行突触的可重构场效应晶体管的控制栅极与输入译码器电连接；神经元阵列中各个神经元的输出端连接侧抑制单元阵列；权值译码器用于通过可编程栅极向可重构场效应晶体管烧录权重值，输入译码器用于通过控制栅极向可重构场效应晶体管输入控制电压，以产生充电电流对放电电容进行充电，完成乘积累加运算；侧抑制单元阵列用于对神经元的输出电压进行比较，输出最大的输出电压。
22.通过使用可重构场效应晶体管与放电电容构成突触，在烧录神经网络的权重值时通过可重构场效应晶体管的可编程栅极进行烧录；在输入输入信号时通过可重构场效应晶体管的控制栅极输入控制电压，可以产生充电电流对放电电容进行充电，完成乘积累加运算，最终通过侧抑制单元阵列输出各个神经元中最大的输出电压，实现赢者通吃的竞争神经网络芯片。使用可重构场效应晶体管制备竞争神经网络芯片，由于可重构场效应晶体管通过不同的电压配置控制沟道内载流子极性，实现n型和p型器件。借助可重构场效应晶体管的灵活性，可以使竞争神经网络芯片具有面积小、功耗低、速度快、精度高等优点。
23.本发明还提供了一种竞争神经网络芯片的使用方法，同样具有上述有益效果，在此不再进行赘述。
附图说明
24.为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
25.图1为本发明实施例所提供的一种竞争神经网络芯片的架构示意图；
26.图2为图1中神经元阵列的结构示意图；
27.图3为图1中侧抑制单元阵列的结构示意图；
28.图4为可重构场效应晶体管的结构示意图；
29.图5为放电电容的结构示意图；
30.图6为本发明实施例所提供的一种竞争神经网络芯片使用方法的流程图。
31.图中：1.神经元阵列、11.神经元、12.突触、13.可重构场效应晶体管、14.放电电容、2.权值译码器、3.输入译码器、4.侧抑制单元阵列、41.竞争单元。
具体实施方式
32.本发明的核心是提供一种竞争神经网络芯片。在现有技术中，如何基于可重构场效应晶体管提供一种赢者通吃的竞争神经网络芯片是本领域技术人员急需解决的问题。
33.而本发明所提供的一种竞争神经网络芯片，通过使用可重构场效应晶体管与放电电容构成突触，在烧录神经网络的权重值时通过可重构场效应晶体管的可编程栅极进行烧录；在输入输入信号时通过可重构场效应晶体管的控制栅极输入控制电压，可以产生充电电流对放电电容进行充电，完成乘积累加运算，最终通过侧抑制单元阵列输出各个神经元中最大的输出电压，实现赢者通吃的竞争神经网络芯片。使用可重构场效应晶体管制备竞争神经网络芯片，由于可重构场效应晶体管通过不同的电压配置控制沟道内载流子极性，实现n型和p型器件。借助可重构场效应晶体管的灵活性，可以使竞争神经网络芯片具有面积小、功耗低、速度快、精度高等优点。
34.为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
35.请参考图1与图2，图1为本发明实施例所提供的一种竞争神经网络芯片的架构示意图；图2为图1中神经元阵列的结构示意图。
36.参见图1，在本发明实施例中，竞争神经网络芯片包括神经元阵列1、权值译码器2、输入译码器3和侧抑制单元阵列4；所述神经元阵列1包括沿横向排布的神经元11，所述神经元11包括沿纵向排布的突触12；所述突触12包括相互电连接的可重构场效应晶体管13与放电电容14；所述神经元11中可重构场效应晶体管13的可编程栅极与所述权值译码器2电连接，所述神经元阵列1中每一行突触12的可重构场效应晶体管13的控制栅极与所述输入译码器3电连接；所述神经元阵列1中各个所述神经元11的输出端连接所述侧抑制单元阵列4；所述权值译码器2用于通过所述可编程栅极向所述可重构场效应晶体管13烧录权重值，所述输入译码器3用于通过所述控制栅极向所述可重构场效应晶体管13输入控制电压，以产
生充电电流对所述放电电容14进行充电，完成乘积累加运算；所述侧抑制单元阵列4用于对所述神经元11的输出电压进行比较，输出最大的所述输出电压。
37.参见图2，上述神经元阵列1为竞争神经网络芯片中主要用于实现其乘积累加运算功能的结构。在本发明实施例中，神经元阵列1包括多个神经元11，而每个神经元11包括多个突触12。具体的，上述突触12沿列方向排布形成神经元11，而神经元11沿横向排布形成神经元阵列1，此时在该神经元阵列1中突触12呈矩阵排列。
38.上述每一个突出包括相互电连接的可重构场效应晶体管13与放电电容14，其中该放电电容14的一端通常需要与可重构场效应晶体管13的一极电连接，从而使得可重构场效应晶体管13可以对放电电容14进行充电，并通过放电电容14最终输出各个神经元11的输出电压。上述可重构场效应晶体管13通常包括有源极、漏极、控制栅极和可编程栅极。具体的，通过调整可编程栅极(vpg)和控制栅极(vc)的电压大小和极性，可以双向控制流过漏极源极的电流。
39.具体的，对于单一突触12来说，其源极与漏极中的一极需要与放电电容14连接，另一极需要接地，而放电电容14的一端需要接地。而在列方向，对于神经元11来说，其各个突触12的可编程栅极需要通过一路信号线与权值译码器2电连接，多个神经元11需要通过多路信号线与权值译码器2电连接。具体的，在本发明实施例中权值译码器2需要通过编程模块与神经元阵列1电连接，具体需要通过编程模块与各个神经元11电连接。通常情况下，在本发明实施例中竞争神经网络芯片可以还包括有电荷泵，该电荷泵需要与编程模块电连接，以向所述编程模块传输用于编程的电压。
40.在行方向，其各个突触12的控制栅极需要通过一路信号线与输入译码器3电连接，多行突触12需要通过多路信号线与输入译码器3电连接。具体的，在本发明实施例中，所述权输入译码器3通过数模转换器与所述神经元阵列1电连接。上述译码器会生成对应各个突触12的输入信号，该输入信号可以为例如图像的像素等具有实际应用场景的数字信号。之后，每一路输入信号可以通过数模转换器转换成对应的模拟信号输入各个突触12，具体作用于各个可重构场效应晶体管13的控制栅极，最终产生充电电流，对放电电容14进行充电。此时，一列神经元11最终产生的输出电压即为完成了乘积累加运算后产生的输出电压。
41.在本发明实施例中，所述神经元阵列1中各个所述神经元11的输出端连接所述侧抑制单元阵列4；即各个神经元11所产生的输出电压会输出至侧抑制单元阵列4。在本发明实施例中，侧抑制单元阵列4用于对所述神经元11的输出电压进行比较，输出最大的输出电压。有关侧抑制单元阵列4的具体结构将在下述发明实施例中做详细介绍，在此不再进行赘述。
42.本发明实施例所提供的一种竞争神经网络芯片，通过使用可重构场效应晶体管13与放电电容14构成突触12，在烧录神经网络的权重值时通过可重构场效应晶体管13的可编程栅极进行烧录；在输入输入信号时通过可重构场效应晶体管13的控制栅极输入控制电压，可以产生充电电流对放电电容14进行充电，完成乘积累加运算，最终通过侧抑制单元阵列4输出各个神经元11中最大的输出电压，实现赢者通吃的竞争神经网络芯片。使用可重构场效应晶体管13制备竞争神经网络芯片，由于可重构场效应晶体管13通过不同的电压配置控制沟道内载流子极性，实现n型和p型器件。借助可重构场效应晶体管13的灵活性，可以使竞争神经网络芯片具有面积小、功耗低、速度快、精度高等优点。
43.有关本发明所提供的一种竞争神经网络芯片的具体结构将在下述发明实施例中做详细介绍。
44.请参考图3至图5，图3为图1中侧抑制单元阵列的结构示意图；
45.图4为可重构场效应晶体管的结构示意图；图5为放电电容的结构示意图。
46.区别于上述发明实施例，本发明实施例是在上述发明实施例的基础上，进一步的对竞争神经网络芯片，具体对侧抑制单元阵列4的结构进行限定，其余内容已在上述发明实施例中做详细介绍，在此不再进行赘述。
47.参见图3，在本发明实施例中，所述侧抑制单元阵列4包括呈阵列排布的竞争单元41；所述侧抑制单元阵列4中横向竞争单元41的数量与纵向竞争单元41的数量均与所述神经元11的数量相同；所述竞争单元41包括可重构场效应晶体管13，沿预设对角线分布的所述可重构场效应晶体管13源极和漏极连接同一输入信号线。
48.即在本发明实施例中，整个侧抑制单元阵列4具体包括呈矩阵分布的可重构场效应晶体管13，每一可重构场效应晶体管13形成一竞争单元41。上述侧抑制单元阵列4具体呈一个n
×
n的矩阵分布。需要说明的是，上述每一行竞争单元41的数量需要与上述神经元11的数量相同，即每一神经元11最终输出的输出电压会通过信号线传输至侧抑制单元阵列4中的一列竞争单元41。
49.上述侧抑制单元阵列4中除了沿预设对角线分布的可重构场效应晶体管13，例如本图2中沿从左上到右下的对角线分布的可重构场效应晶体管13外，其余可重构场效应晶体管13的源极与漏极中的一极会与从上述神经元11延伸的输出信号线连接，另一极会接地；而沿预设对角线分布的可重构场效应晶体管13的源极与漏极均与上述神经元11延伸的输出信号线连接，且该输出信号线会在沿预设对角线分布的可重构场效应晶体管13中与控制栅极对应的信号线连接，同时上述可重构场效应晶体管13的可编程栅极连接使能电路，从而输出上述神经元11输出的输出电压中最大的输出电压。
50.上述侧抑制单元阵列4等效于nmos管，任一上述神经元11计算完成后的输出电压高，就会使对应的nmos管的导通电流更大，使该nmos管的控制栅极拉到地，此时其他神经元11的输出无效，该神经元11竞争胜利，从而实现赢者通吃。
51.具体的，在本发明实施例中，所述侧抑制单元阵列4中可重构场效应晶体管13的控制栅极作为所述侧抑制单元阵列4的输出端与处理电路电连接。上述处理电路通常具体包括灵敏放大器和输出缓冲器，当然在本发明实施例中也可以设置其他的功能电路，只要可以对侧抑制单元阵列4输出的信号进行预处理即可。
52.通常情况下，在本发明实施例中还会设置接口电路以及时序控制电路，其具体内容可以参考现有技术，在此不再进行赘述。在本发明实施例中，权值译码器2会向各个神经元11输入有关权重值的信号vpg[0]至vpg[n-1]，对应n个神经元11；输入译码器3会向各个突触12写入有关输入数据的信号vc[0]至vc[m-1]，对应m行突触12；此时神经元阵列1会输出n个输出电压vbl[0]至vbl[n-1]至侧抑制单元阵列4，通过侧抑制单元阵列4输出上述输出电压vbl[0]至vbl[n-1]中最大的输出电压。
[0053]
参见图4以及图5，具体的，在本发明实施例中，所述放电电容14为mom电容。上述mom电容即金属-氧化物-金属电容，通常情况下上述单一突触12中可重构场效应晶体管13与mom电容相互堆叠。具体的，通常会在底层设置上述可重构场效应晶体管13，在其对应的
正上方设置mom电容。
[0054]
本发明实施例所提供的一种竞争神经网络芯片，具体介绍了有关侧抑制单元阵列4的结构，可以实现赢者通吃的竞争神经网络芯片。
[0055]
下面对本发明实施例所提供的一种竞争神经网络芯片的使用方法进行介绍，下文描述的使用方法与上文描述的竞争神经网络芯片可相互对应参照。
[0056]
请参考图6，图6为本发明实施例所提供的一种竞争神经网络芯片使用方法的流程图。
[0057]
参见图6，在本发明实施例中，竞争神经网络芯片的使用方法包括：
[0058]
s101：获取训练后神经网络模型的权重值。
[0059]
在本步骤中，首先需要通过软件训练神经网络模型，得到该模型的权重值，通常每个权重值的位数为k。
[0060]
s102：通过权值译码器将权重值烧录至神经元阵列的各个突触。
[0061]
在本发明实施例中，所述竞争神经网络芯片包括神经元阵列1、权值译码器2、输入译码器3和侧抑制单元阵列4；所述神经元阵列1包括沿横向排布的神经元11，所述神经元11包括沿纵向排布的突触12；所述突触12包括相互电连接的可重构场效应晶体管13与放电电容14；所述神经元11中可重构场效应晶体管13的可编程栅极与所述权值译码器2电连接，所述神经元阵列1中每一行突触12的可重构场效应晶体管13的控制栅极与所述输入译码器3电连接；所述神经元阵列1中各个所述神经元11的输出端连接所述侧抑制单元阵列4。有关竞争神经网络芯片的具体结构已在上述发明实施例中做详细介绍，在此不再进行赘述。
[0062]
在本步骤中，通常需要通过权值译码器2与输入译码器3相互配合，将权重值烧录至神经元阵列1的各个突触12。具体的，在本步骤中可以利用权值译码器2和编程模块将k-bit的权重值转为持续的脉冲信号，该脉冲信号施加在每一列神经元11的可编程栅极vpg，通过改变控制栅极vc的电压极性来确定编程哪一行的突触12。例如若vc[0]为正，其他为负，那么只对第一行的突触12进行编程。在本步骤中可以逐行打开控制栅极，最终完成对整个神经元阵列1的权重值写入。
[0063]
s103：通过输入译码器向控制栅极输入控制电压，以产生充电电流对放电电容14进行充电，完成乘积累加运算。
[0064]
在本步骤中，对应各个突触12的q-bit输入信号首先需要通过输入译码器3进行译码，然后利用数模转换器转换为模拟电压，将其作用在控制栅极vc上，最终产生充电电流，对放电电容14进行充电，最终完成乘积累加运算。由于权重值不同，每一个神经元11的最终的输出电压vbl也会不同。
[0065]
s104：通过侧抑制单元阵列对神经元的输出电压进行比较，输出最大的输出电压。
[0066]
在本步骤中利用侧抑制单元对每一个神经元11的最终的输出电压vbl的大小进行比较，最终输出其最大值，即为竞争胜利，通过处理电路将最终识别的结果输出。
[0067]
本发明实施例所提供的一种竞争神经网络芯片的使用方法，通过使用可重构场效应晶体管13与放电电容14构成突触12，在烧录神经网络的权重值时通过可重构场效应晶体管13的可编程栅极进行烧录；在输入输入信号时通过可重构场效应晶体管13的控制栅极输入控制电压，可以产生充电电流对放电电容14进行充电，完成乘积累加运算，最终通过侧抑制单元阵列4输出各个神经元11中最大的输出电压，实现赢者通吃的竞争神经网络芯片。使
用可重构场效应晶体管13制备竞争神经网络芯片，由于可重构场效应晶体管13通过不同的电压配置控制沟道内载流子极性，实现n型和p型器件。借助可重构场效应晶体管13的灵活性，可以使竞争神经网络芯片具有面积小、功耗低、速度快、精度高等优点。
[0068]
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。
[0069]
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
[0070]
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(ram)、内存、只读存储器(rom)、电可编程rom、电可擦除可编程rom、寄存器、硬盘、可移动磁盘、cd-rom、或技术领域内所公知的任意其它形式的存储介质中。
[0071]
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0072]
以上对本发明所提供的一种竞争神经网络芯片以及一种竞争神经网络芯片的使用方法v进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。