电子系统以及电子系统的跌落测试方法与流程

1.本发明涉及电子技术领域，具体地，涉及一种电子系统以及电子系统的跌落测试方法。


背景技术：

2.除了追求高密度封装并且降低成本，封装技术已逐渐由早期的打线和覆晶封装向着系统级封装(system in a package，sip)发展，以顺应电子产品短小轻薄的发展趋势。而针对手持式电子产品，均要求封装结构能在系统级测试与板级测试上有效提升可靠度表现，从而增加手持式电子产品的寿命周期。板级可靠性测试(board level reliability test)中的跌落测试(drop test)是测试产品在裸机或包装状态下，经过一定高度自由落下后，检查其受损程度，以提供改良结构或包装参考。以现行电子产品封装结构的跌落测试为例，在1500g的跌落测试中，下落的冲击将使焊接连接件(solder joint)受到极大的应力，导致焊接连接件断裂，进而存在产品失效的风险。


技术实现要素：

3.针对相关技术中存在的问题，本发明的目的在于提供一种电子系统以及电子系统的跌落测试方法，以提高电子系统的可靠性。
4.本发明实施例提供了一种电子系统，电子系统包括：载板，载板的表面包括两个长边和两个短边，载板中设置有用于固定载板的多个锁孔；封装结构，设置于载板的表面上；质量块，设置于载板的表面上，并且其中，多个锁孔中的一部分锁孔邻近两个短边中的一个短边设置，并且经过一部分锁孔的远离一个短边的边缘确定一平行于一个短边的外公切线，质量块位于表面的一个短边与对应的外公切线之间所限定的区域内。
5.在一些实施例中，封装结构设置于载板的中间位置。
6.在一些实施例中，多个锁孔的数量为四个，四个锁孔分别邻近载板的表面的四个角设置。
7.在一些实施例中，质量块的数量为两个，两个质量块中的一个设置于两个短边中的一个短边与对应的两个锁孔的外公切线所限定的区域内，两个质量块中的另一个设置于两个短边中的另一个短边与对应的两个锁孔的外公切线所限定的区域内。
8.在一些实施例中，一轴线穿过载板的表面的中心并且平行于短边，两个质量块相对于轴线对称设置。
9.在一些实施例中，电子系统还包括连接件，连接件设置在封装结构与载板之间，以连接封装结构和载板，质量块配置为当电子系统摔落时吸收震动能量，以分担连接件在摔落时所遭受到的应力。
10.在一些实施例中，在平行于短边的方向上，质量块位于区域的中间位置。
11.在一些实施例中，在平行于短边的方向上，质量块与邻近的锁孔之间具有间隔。
12.在一些实施例中，质量块的与短边平行的一个侧壁与限定区域的短边对齐。
13.本发明实施例另一方面，还提供了一种电子系统的跌落测试方法，包括：提供电子系统，电子系统包括载板和位于载板的表面上的封装结构和质量块，其中，载板的表面具有两个长边和两个短边，载板中设置有用于固定载板的多个锁孔，多个锁孔中的两个锁孔沿着平行于短边的方向并且邻近两个短边中的相同的一个短边设置，质量块位于表面的一个短边与对应的两个锁孔的外公切线所限定的区域内；提供跌落测试设备，利用跌落测试设备对电子系统进行跌落测试。
附图说明
14.当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
15.图1是根据本发明实施例的电子系统的侧视图。
16.图2是图1的电子系统的俯视图。
17.图3是示出了模拟测试中质量块的不同位置的示意图。
18.图4是示出了质量块位于图3中的多个不同位置时的跌落测试模拟中连接件所受应力和系统动能的结果示意图。
19.图5是示出了质量块位于图3中的多个不同位置时的跌落测试模拟中的动能随时间变化的曲线图。
20.图6是示出了质量块位于图3中的位置d2处以及未设置质量块时的载板变形量随时间变化的示意图。
21.图7是根据本发明实施例的电子系统的跌落测试方法的流程图。
具体实施方式
22.为更好的理解本发明实施例的精神，以下结合本发明的部分优选实施例对其作进一步说明。
23.本发明的实施例将会被详细的描示在下文中。在本发明说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本发明的基本理解。本发明的实施例不应该被解释为对本发明的限制。
24.在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本发明以特定的方向建构或操作。
25.本发明实施例提供了一种电子系统。图1是根据本发明实施例的电子系统的侧视图，图2是图1的电子系统的俯视图。
26.结合参考图1和图2，电子系统100包括载板10，还包括设置在载板10的表面11上的封装结构20。封装结构20通过连接件25连接在载板10上。连接件25可以例如是焊料球、或焊
料凸块等。在一些实施例中，载板10可以是印刷电路板(printed circuit board，pcb)。如图2中的俯视图所示，载板10的表面11具有矩形形状，因此表面11包括相对设置且相互平行的两个长边12a、12b，表面11还包括相对设置且相互平行的两个短边14a、14b。两个长边12a、12b在x方向上延伸，两个短边14a、14b在y方向上延伸。
27.载板10中设置有贯穿载板10的多个锁孔16a、16b、16c、16d，锁孔16a、16b、16c、16d用于固定载板10。图2所示的实施例中，设置有四个锁孔16a、16b、16c、16d。四个锁孔16a、16b、16c、16d分别邻近载板10的表面11的四个角设置。四个锁孔16a、16b、16c、16d邻近四个角设置可避免占据载板10中央供封装结构20设置的空间，且在锁孔16a、16b、16c、16d邻近四个角的情况下，当电子系统100摔落时晃动较明显，较需要减小摔落时的震动以提高可靠性。在其他实施例中，锁孔也可以具有其他数量。
28.载板10的表面11上还设置有质量块30。本发明通过设置在载板10上设置质量块30来提供益处。进一步的，本发明的实施例还提供了设置质量块30的特定设置区域。
29.具体来说，当电子系统100摔落时，冲击带来的能量一部分转化成载板10的变形能，另一部分转成系统动能。电子系统100受到的动能越大，瞬间的变形能也会越大，进而可能让电子系统100的载板10上封装结构20发生失效的风险。其中，动能最能直接反映系统收到冲击瞬间产生的能量。另外，位于封装结构20周边区域的连接件25会受到最大应力，因此该位置的连接件25作为观察应力分布的重点。
30.承上所述，进行模拟测试来观察电子系统100摔落时连接件25所受应力和动能。首先，分别将质量块30设置在载板10的表面11的不同位置来进行模拟测试。图3中示出了模拟测试中质量块30位于不同位置的示意图。参考图2和图3所示，在模拟测试中，分别将质量块30设置在载板10的表面11的区域50的6个不同位置d2-d7来进行模拟测试。其中，区域50是载板10的表面11的四等分区域中的一个区域(如图2所示)。其中，在模拟测试中，质量块30也是分成四等分设置，也就是说，虽然图3中示出了四等分区域中的一个区域和其中的质量块30位置，但是四等分区域中的其他区域中也在对应于位置d2-d7的位置设置有质量块30。
31.如图1与图3所示，将质量块30分别单独设置在区域50中在六个位置d2-d7，同时图3还示出了六个位置d2-d7的相应坐标。后续可以通过ansys ls-dyna软件进行跌落测试模拟，以观察电子系统100摔落时连接件25所受应力和动能。
32.如图1、图2与图4所示，图4示出了质量块30分别位于不同位置d2-d7时的跌落测试模拟中连接件25所受应力和系统动能的结果示意图。另外，作为对比，图4还示出了未设置质量块30的模拟结果，并且未设置质量块30的模拟结果对应于图4中的标号d1。参考图4所示可以观察到，当质量块30置于位置d2、d3、d7处时，连接件25受到的应力小于d1对应的不设置质量块30时所受的应力。当质量块30置于位置d4、d5、d6处时，连接件25受到的应力大于d1对应的不设置质量块30时所受应力。由此可知，以锁孔16a、16b的远离短边14a的锁孔外公切线l1为界线，将质量块30置于靠近载板10的短边14a一侧时(如上述位置d2、d3、d7)，连接件25的所受应力降低，并且电子系统100承受的最大动能也相应降低；如果在锁孔外公切线l1与封装结构20之间放置质量块30(如上述位置d4、d5、d6)，则会则增加连接件25断裂的风险。
33.此外，如图5所示，图5还示出了质量块30(见图2)置于不同位置d2-d7时的跌落测试模拟中的动能随时间变化的曲线图，其中，当质量块30位于位置d3-d7处时具有类似的动
能变化曲线，而当质量块30位于位置d2处时的动能性能会优于质量块30位于位置d3-d7处的动能性能。
34.参考图2与图6所示，图6示出了质量块30位于位置d2处时以及未设置质量块30时的载板10变形量随时间变化的示意图，其中未设置质量块30时对应的变形量模拟结果对应于图6中的标号d1。观察图6可知，当质量块30位于位置d2处时，载板10变形量随时间变化的振幅相比于未设置质量块30时降低，由此可以减少电子系统100中载板10的持续振荡时间。
35.因此，根据本发明实施例，返回参考图1和图2所示，将质量块30设置于表面11的区域40内。区域40是表面11的一个短边14a和对应的锁孔16a、16b的锁孔外公切线l1之间所限定的区域。其中，锁孔16a、16b是所有锁孔中邻近短边14a设置的锁孔。锁孔外公切线l1经过锁孔16a、16b远离短边14a的边缘，且锁孔外公切线l1与圆形形状的锁孔16a、16b同时相切，并且锁孔外公切线l1和短边14a分别位于锁孔16a、16b的相对两侧。锁孔外公切线l1可以与短边14a平行。并且，通过以上模拟结果可知，通过将质量块30设置于上述特定的区域40内，当所述电子系统100摔落时，质量块30能够吸收震动能量以分担连接件25在摔落时所遭受到的应力。因此，本发明的技术方案能够改善电子系统100受到冲击后的应力分布与减少载板10的持续摆荡时间，从而有效降低连接件25受到的应力与动能的冲击，达到避免连接件25疲劳破坏的目的，增加了电子系统100的可靠度表现。
36.仍参考图1和图2所示，在一些实施例中，质量块30可以是长方体结构。在俯视图中，质量块30的上表面可以具有长方形形状。在另一些实施例中，质量块30的上表面在俯视图中可以具有正方形形状。在其他实施例中，质量块30也可以具有其他形状。在一些实施例中，质量块30的上表面可以与封装结构20的上表面齐平。在其他实施例中，质量块30的上表面也可以高于或低于封装结构20的上表面。
37.封装结构20可位于载板10的中间位置。封装结构20的中心与载板10的中心对准。在封装结构20位于载板10的中间位置的情况下，当电子系统100摔落时晃动较明显，较需要减小摔落时的震动以提高可靠性。在一些实施例中，封装结构20与锁孔外公切线l1之间的距离s1大于锁孔外公切线l1与邻近的短边14a之间的距离s2，换言之，区域40在载板10的长度方向x方向上的尺寸小于区域40与封装结构20之间的距离s1。在一些实施例中，距离s1可以与距离s2相等，或者距离s1可以小于距离s2。
38.在一些实施例中，质量块30在y方向上位于区域40的中间位置，即质量块30的中心与短边14a的中点在x方向上对准。将质量块30设置在这样的位置，可以更好的吸收震动能量以分担电子系统100在摔落时所遭受到的应力，提高减震效果。
39.在一些实施例中，质量块30与长边12a、12b间隔设置，质量块30可以不延伸至长边12a、12b处。在一些实施例中，质量块30具有平行于x方向的侧壁，例如侧壁30a。质量块30的侧壁30a与邻近的锁孔16a在y方向上具有间隔s3。由于锁孔16a、16b可配合固定件固定载板10，锁孔16a、16b处本身比较不会产生晃动，故质量块30离锁孔16太近效果不大，质量块30与锁孔16a、16b之间有间隔时效果比较明显。
40.质量块30的与侧壁30a相对设置的另一侧壁具有与侧壁30a类似的配置。在这样的实施例中，质量块30是位于锁孔16a、16b之间的区域中。封装结构20也位于锁孔16a、16b之间所对应的区域中。质量块30在y方向上具有尺寸w1。封装结构20在y方向上具有尺寸w2。在一些实施例中，质量块30的尺寸w1可以小于封装结构20的尺寸w2。
41.质量块30还包括两个平行于短边14a的两个侧壁30b、30c。质量块30的侧壁30b可以与短边14a对齐。质量块30的侧壁30c与锁孔外公切线l1之间可以具有间隔s4，质量块30不延伸到锁孔外公切线l1。质量块30与锁孔外公切线l1之间的间隔s4大于锁孔16a、16b的半径，也就是说，质量块30与锁孔16a、16b在x方向上具有间隔。由于锁孔16a、16b可配合固定件固定载板10，锁孔16a、16b处本身比较不会产生晃动，故质量块30离锁孔16太近效果不大，质量块30与锁孔16a、16b之间有间隔时效果比较明显。
42.此外，对应于载板10的表面11与短边14a相对的另一个短边14b，设置有邻近的两个锁孔16c、16d。并且经过锁孔16c、16d的边缘确定另一个锁孔外公切线l2。并且短边14b与对应的锁孔外公切线l2之间限定表面11的另一个区域40’。在一些实施例中，在区域40’中设置有另一个质量块30’。在一些实施例中，表面11具有在y方向上穿过表面11的中心的轴线18，两个质量块30、30’相对于轴线18对称设置。通过对称地设置两个质量块30、30’，可以更好的吸收震动能量以分担电子系统100在摔落时所遭受到的应力，提高减震效果。质量块30’可以与上述质量块30具有类似的配置，因此此处不再重复描述。
43.根据本发明实施例的另一方面，还提供了一种电子系统的跌落测试方法。图7是根据本发明实施例的电子系统的跌落测试方法的流程图。参考图7所示，跌落测试方法在步骤s702处，提供电子系统，例如上述的设置有质量块30的电子系统100。之后在步骤s704处，提供跌落测试设备，利用跌落测试设备对电子系统100进行跌落测试，例如1500g的跌落测试。由于电子系统100在特定区域中设置有质量块30，能够电子系统100受到冲击后的应力分布与减少载板10的持续摆荡时间得到改善，从而有效降低连接件25受到的应力与动能的冲击。在例如1500g的跌落测试之后，电子系统100中的载板10与封装结构20之间的连接件25不会发生破坏，增加了电子系统100的可靠度表现。
44.以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。