抑制边缘场效应的空间光调制器的制作方法

1.本发明涉及一种空间光调制器(spatial light modulator，以下简称slm)，尤指一种利用配向膜的图案来抑制边缘场效应(fringe field effect，以下简称ffe)空间光调制器。


背景技术：

2.ffe是像素电极边界产生的电场泄漏到一个相邻像素，影响相邻像素的液晶(以下简称lc)对齐，从而对入射到相邻像素上的光产生非预期的相移。相邻像素不同位置上的相移都不同，并且在相邻像素的边界周围最为明显。由于ffe会极大地削弱slm性能，例如显著降低衍射效率和相位分布精度。


技术实现要素：

3.本发明目的之一，在于空间光调制器利用配向膜上的图案，使lc层以在像素电极上呈现不均匀分布以抑制ffe。
4.本发明目的之一，在于空间光调制器利用配向膜上的图案，使lc层中每一个像素的lc具有至少两种不同的配向角。
5.本发明揭露一种抑制边缘场效应的空间光调制器，包含：一透明电极层；一反射电极层，其包含一像素电极，该像素电极中一像素区域是由该像素电极边界所围绕；一液晶层，其位于该透明电极层和该反射电极层之间以建立一像素，该像素是由覆盖该像素电极的该像素区域中的该液晶层形成；以及一配向膜，具有一第一图案与一第二图案并覆盖于该像素区域，该像素区域中因该第一图案与该第二图案，使该像素的该液晶层内的液晶分别产生一第一配向角与一第二配向角的排列，且该第一配向角相异于该第二配向角。
6.本发明一种抑制边缘场效应的空间光调制器于一实施例中，该第一配向角大于该第二配向角。
7.本发明一种抑制边缘场效应的空间光调制器于一实施例中，该液晶层视为平行xy平面，则该第一区域中该液晶层中的每一个该液晶在xy平面与x轴的夹角为该第一配向角，且该第一配向角为大于0度且小于或等于5度。
8.本发明一种抑制边缘场效应的空间光调制器于一实施例中，该第二区域中的该第二配向角为0度。
9.本发明一种抑制边缘场效应的空间光调制器于一实施例中，该第一配向角与第二配向角与z轴夹角为90度。
10.本发明的配向膜具有不同区域且对应不同图案，使原ffe所在的区域的液晶具有一特定配向角，达到抑制边缘场效应的目的。
附图说明
11.图1显示本发明一实施例示意图。
12.图2是一个受ffe影响的相位延迟典型分布，以及一个没有受ffe影响的理想相位延迟分布。
13.图3通过配向角修正的边缘场效应的横截面示意图。
14.图4显示一个液晶位于三维坐标系统的示意图。
15.图5是一个不均匀分布的ffe-抵消特征的示意图。
16.图6显示ffe被配向角不均匀分布有效抵消。
17.附图标记：
18.1～9:像素电极
19.100:slm
20.120：透明电极层
21.130：反射电极层
22.110：lc层
23.140：基板
24.142：刚性板
25.145：玻璃板
26.182：像素区域
27.181：边界
28.111、112：像素
29.101：入射光
30.102：反射或衍射光线
31.15：配向膜
32.15a、15b：区域
33.205、305：像素长度
34.210：一维典型分布
35.211：像素边界
36.212：受影响部分
37.240：理想相位延迟分布
38.310、315、330、335、550：曲线
39.611～622：最佳化像素
40.631：外部区域
41.632：内部区域
42.635：像素边界
43.636：假想线
44.637：间隙
具体实施方式
45.请参阅图1，图1显示本发明空间光调制器100(spatial light modulator，以下简称slm)的示意图，slm 100包含透明电极层120、反射电极层130、以及位于透明电极层120和反射电极层130之间的液晶(以下简称lc)层110与配向膜15。
46.请注意，反射电极层130包含多个像素电极(包含像素电极1～9)，排列成一个阵列，形成多个像素(pixels)，每个像素都包含一个像素电极及其上的一部分lc层110。像素电极1～9中的像素区域182是由像素电极边界181所围绕。
47.lc层110其位于透明电极层120和反射电极层130之间以建立一像素，像素是由覆盖像素电极的像素区域182中的lc层110形成。
48.配向膜15上具有一第一图案与一第二图案并覆盖于像素区域，像素区域182因第一图案与该第二图案，使像素区域182像素的lc层110的液晶分别产生一第一配向角(azimuth angle)与一第二配向角的排列，且第一配向角相异于第二配向角。
49.在一实施例中，反射电极层130形成在基板140上，使得slm 100是一个液晶覆硅(又称硅基液晶或单晶硅反射式液晶，英文：liquid crystal on silicon，lcos)slm。刚性板142如陶瓷基板或金属板可以用于机械支撑基板140及其上的元件。玻璃板145安装在透明电极层120上以提供机械保护，并允许光穿过到达lc层110(如果slm 100是用于调制可见光的话)。
50.氧化铟锡(ito)可以用于形成透明电极层120，在大多数实际实施里，lc层110是均匀平面型的(其中lc分子沿着平行于透明电极层120的方向排列)、垂直的(其中lc分子沿着垂直于透明电极层120的方向排列)、或扭转的(lc分子以螺旋状结构排列)。
51.本发明的一个方面是提供一种用于调制入射光的slm，其中slm通过配置slm的lc层以将像素电极上配向角显示为不均匀分布，即配向膜15上具有两个不同图案区域，而产生对应于区域之间的配向角具有差异以抑制ffe，故不需要改变像素电极的形状。例如，如果在初始设计里使用了矩形像素电极，在将本发明应用在初始设计上之后，仍然可以使用同样的矩形像素电极。
52.图1描述本发明一个示例性slm 100结构。slm 100包含一个透明电极层120、一个反射电极层130、以及一个位于透明电极层120和反射电极层130之间的lc层110。反射电极层130包含多个像素电极(包含像素电极1～9)，排列成一个阵列，形成多个像素，每个像素都包含一个像素电极及其上的一部分lc层110。在一个实施例中，反射电极层130形成在基板140上，使得slm 100是一个lcos slm。一个刚性板142如陶瓷基板或金属板可以用于机械支撑基板140及其上的元件。优选地，一个玻璃板145安装在透明电极层120上以提供机械保护，并允许光穿过到达lc层110(如果slm 100是用于调制可见光的话)。本领域普通技术人员知道，氧化铟锡(ito)可以用于形成透明电极层120。在大多数实际实施里，lc层110是均匀平面型的(其中lc分子沿着平行于透明电极层120的方向排列)、垂直的(其中lc分子沿着垂直于透明电极层120的方向排列)、或扭转的(lc分子以螺旋状结构排列)。
53.为求简洁，下面仅以像素电极1～9作为代表像素电极来进行描述。像素电极1有一个像素区域182，其是一个由像素电极1的边界181围住的区域。像素111形成在像素电极1上，为覆盖像素区域182的lc层110。由于像素111位于像素区域182上，故，像素111的像素边界也是边界181。一个包含像素111和一个相邻像素的大像素112也被设定，当入射光线101进入像素111和112时，入射光线101经历一次光相位延迟，延迟量取决于像素电极1、5(或3、7和9)和透明电极层120之间的电压差。当入射光线101到达像素电极1、5(或3、7和9)时，入射光线101被反射或绕射，形成反射或绕射光线102。当再次穿过lc层110期间，反射或绕射光线102还经历另一次相位延迟，其延迟量基本上接近刚才所述的延迟量。因此总共有刚才
所述延迟量两倍的相位延迟。
54.像素111有紧靠像素111的相邻像素，这些相邻像素都由像素电极2～9上的一部分lc层110构成。当任何一个像素电极2～9上施加的电压不同于像素电极1上施加的电压时，会产生ffe，负面影响像素111。结果，像素111产生的相位延迟会在像素区域182上变得不均匀，使得像素111的相位延迟分布在二维上不均匀。
55.请参考图2，图2描述了一个在ffe影响下沿着像素长度205的相位延迟的一维典型分布210，和一个没有受ffe影响的理想相位延迟分布240。当典型分布210与理想相位延迟分布240进行比较时，可以看出，ffe在像素边界211附近的像素长度205的某个受影响部分212上引起相位延迟的很大波动。
56.发明人已经发现，通过在受影响部分212上微调制“ffe-抵消特征(ffe-opposing feature)”，能够显著降低相位延迟波动以抵消ffe。ffe-抵消特征是lc层的一个可调谐属性。如发明人所发现的，一个“ffe-抵消特征”的可用集合包含一个配向角。配向角分别与lc的排列密度和排列强度有关。lc的排列密度和排列强度相应确定lc抵消ffe的能力。
57.根据本发明，lc层110里至少一个像素被实现为最佳化像素，该像素是根据微调制一个选中的ffe-抵消特征而被特定设置以抵消ffe的像素。lc层110里的每个像素最好都被实现为最佳化像素。在以下的描述里，在像素电极1上的像素111被视为一个实现为最佳化像素的示例性像素。选择或确定像素区域182上不均匀分布的ffe-抵消特征(即非均匀分布)，以抵抗由像素电极2～9上的相邻像素所引起的ffe。
58.由于ffe主要影响像素111的像素边界181，可以进一步简化，像素111的受影响部分212是像素111的一个外部区域，其中外部区域是指像素边界181和从该边界181向内某个距离之间的区域。所述某个距离可以通过计算或电脑模拟进行估计。
59.请参考图3，图3显示配向膜15上具有一第一图案与一第二图案的区域图；其中每一个方型实框代表一个像素区域，每一个像素的像素区域中具有第一区域15a与第二区域15b(方形虚线框内)；第一区域15a为第一图案的位置，第一区域在本实施例中的俯视图为方型环，且第一区域15a围绕第二区域15b，第二区域15b为一方型区域填满方型环的内部，且方型环的宽度为大于或等于该像素的边缘场效应的范围。
60.请同时参考图1、图3以及图4，图4显示一个液晶位于三维坐标系统的示意图，其中该液晶层视为平行xy平面，则第一区域15a中该液晶层中的每一个液晶在xy平面与x轴的夹角为第一配向角α，且第一配向角α为大于0度且小于或等于5度。
61.在一实施例中，同上所述，第二区域15b中的该第二配向角β(图未示)为0度，第一配向角α与第二配向角β与z轴夹角均为90度，即第一区域15a与第一区域15b位于在xy平面上。
62.因每一个像素的像素区域均有两个不同的图案形成两个不同的配向角α、β，换言之，每一个像素区域的液晶形成方型环状的不均匀分布以抵消ffe，图5作为一实施例描述了12个最佳化像素611～622的不均匀分布的ffe-抵消特征。下面以最佳化像素611作为一个代表性最佳化像素进行描述。像素611有一个像素边界635。像素611的外部区域631是在像素边界635和假想线636之间的一个区域。假想线636位于最佳化像素611上，并距离像素边界635一个距离633。距离633的确定，要使得外部区域631是一个受影响部分(即上述的受影响部分212)。内部区域632是由假想线636所围住的一个区域。像素611被配置，使得外部
区域631有第一数值的ffe-抵消特征，内部区域632有第二数值的ffe-抵消特征。注意到，像素611～622是在一个连续lc层上(如lc层110)形成。在两个相邻像素之间，有一个像素间间隙，例如在两个像素611、612之间的间隙637；实际上，在间隙637上的lc层可以配置成具有第一数值的ffe-抵消特征。因此，可以避免沿着像素边界的635ffe-抵消特征的不连续性。
63.接着请参考图6，图6显示ffe被配向角不均匀分布有效抵消。在图6，在像素长度305上相位延迟曲线310、315、320及等电位曲线330、335、340绘制了一个使用不均匀配向角分布的案例和一个使用均匀分布的参考案例。使用电脑模拟获得在以下条件下的曲线310、315、320、330、335、340：像素长度为6.2μm；像素间间隙0.2μm；在两个相邻像素之间最差情景的电压差5v；像素的外部区域上方位角85
°
，外部区域在像素边界和距其1μm之间；像素的剩余部分上的方位角88
°
。显然，在像素长度305上，不均匀配向角分布的相位延迟曲线320的平坦区域比均匀分布情景的相位延迟曲线310、315里对应平坦区域更长。当检查等电位曲线330、335、340时也能获得类似结论。显示了使用不均匀配向角分布的有效性。
64.一实施例中，纳米结构对齐层(图未示)添加到配向膜15上，用于改变配向角，使液晶具有配向角不均匀分布。其中，纳米结构对齐层被图案化以在其配向膜15上形成纳米结构，纳米结构的尺寸和形状用于实现该第一图案与该第二图案，使该像素区域所在的液晶具有不均匀配向角分布；即，纳米结构对齐层受到母板直接以纳米级压印(nanoimprinting)进行图案转印，造成表面具有高低起伏的微沟槽结构，进而控制液晶分子的排列。
65.图3是显示通过配向角修正的边缘场效应的横截面示意图，其中放大显示液晶分子的配向角的差异；基于光对准过程，预倾角和锚定能量方法难以精确控制；相对应地，基于光对准过程，配向角方法在生产过程中易于控制且更精确。另外，通过配向角方法可以减小并完全抑制边缘场效应的噪声(串扰)。
66.于一实施例中，配向膜包含一液晶材料，以及通过单体聚合形成的一聚合材料，用于稳定该lc材料；其中，聚合材料是由在像素区域上具有不均匀分布聚合度的单体形成；配向膜使用一个不具有梯度变化的强度的光束照射该单体而形成第一图案与第二图案，而使第一区域15a与第二区域15b的液晶层具有两种不同的配向角。即光配向是以偏极化紫外光(uv)以特定的方向照射具有感光基的聚合物，使其产生分子链的破坏与重排，造成配向膜表面微沟槽或高分子主链有非等向性的分布进而控制液晶分子的排列。
67.请注意，本发明的配向膜15若使用光配向法，则配向膜15系使用一个不具有梯度变化的强度的光束照射单体而分次形成第一图案与第二图案，使该液晶层具有第一配向角与第二配向角以达到不均匀配向角分布。
68.综上所述，本发明配向膜具有不同区域且对应不同图案，使原ffe所在的区域的液晶具有一特定配向角，达到抑制边缘场效应的目的。