一种安全芯片故障检测电路及终端设备的制作方法

1.本发明涉及时钟故障检测技术领域，尤其涉及一种安全芯片故障检测电路及终端设备。


背景技术：

2.对安全芯片的旁路攻击主要通过提取密钥等密码参数，从而使密码芯片失去保密功能。制造时钟故障进行安全芯片攻击是旁路攻击的一种，在现有技术中，通常采用毛刺探测器检测时钟信号的异常变化，在毛刺产生时进行报警，以实现对时钟信号故障注入攻击的防护。然而，由于毛刺探测器的检测范围有限，为实现全芯片检测，需要在芯片内部放置多个毛刺探测器，会大大增加芯片的面积，降低芯片的性能。另外，安全芯片内置的存储器单元具有特殊结构，很难在其内部集成毛刺传感器，这使芯片的检测范围存在盲区，无法实现整个芯片的时钟攻击防护。可见，目前安全芯片故障检测的可靠性较低。


技术实现要素：

3.本发明实施例提供一种安全芯片故障检测电路及终端设备，以解决安全芯片故障检测的可靠性较低的问题。
4.第一方面，本发明实施例提供一种安全芯片故障检测电路，该电路包括相位差报警模块、误报警滤除模块和锁存输出模块，其中：
5.所述相位差报警模块，用于接收待检测时钟及基准时钟，并对所述待检测时钟及所述基准时钟进行相位检测，获取第一脉冲；
6.所述误报警滤除模块，所述误报警滤除模块的输入端与所述相位差报警模块的输出端连接，用于对所述第一脉冲进行滤波处理，获取报警信号；
7.所述锁存输出模块，所述锁存输出模块的输入端与所述误报警滤除模块的输出端连接，用于锁存所述报警信号。
8.第二方面，本发明实施例提供一种终端设备，该终端设备包括上述安全芯片故障检测电路。
9.本发明实施例中，相位差报警模块接收待检测时钟及基准时钟，并对待检测时钟及基准时钟进行相位检测，在待检测时钟与基准时钟之间存在相位差的情况下，相位差报警模块输出第一脉冲，进一步的，误报警滤除模块对第一脉冲进行滤波处理，获取报警信号，再进一步的，锁存输出模块锁存报警信号，并输出报警信号。本发明的相位差报警模块可以检测待检测时钟与基准时钟的相位差，误报警滤除模块可以过滤芯片实际设计中的固有相位差，所获取的报警信号更加准确，从而可以提高安全芯片故障检测的可靠性。
附图说明
10.图1是本发明实施例提供的一种安全芯片故障检测电路的结构图之一；
11.图2是本发明实施例提供的一种安全芯片故障检测电路的原理图之一；
12.图3是本发明实施例提供的一种安全芯片故障检测电路的原理图之二；
13.图4是本发明实施例提供的一种安全芯片故障检测电路的结构图之二；
14.图5是本发明实施例提供的一种安全芯片故障检测电路的结构图之三；
15.图6是本发明实施例提供的一种安全芯片故障检测电路的结构图之四。
具体实施方式
16.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
17.本技术的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”所区别的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。
18.请参见图1，图1是本发明实施例提供的一种安全芯片故障检测电路的结构图之一，如图1所示，安全芯片故障检测电路包括相位差报警模块101、误报警滤除模块102和锁存输出模块103，其中：
19.相位差报警模块101，用于接收待检测时钟及基准时钟，并对待检测时钟及基准时钟进行相位检测，获取第一脉冲；
20.误报警滤除模块102，误报警滤除模块的输入端与相位差报警模块的输出端连接，用于对第一脉冲进行滤波处理，获取报警信号；
21.锁存输出模块103，锁存输出模块的输入端与误报警滤除模块的输出端连接，用于锁存报警信号。
22.需要说明的是，在安全芯片的实际设计中，因时钟抖动、布线寄生，输入的时钟信号存在固有相位差，相位差报警模块101会产生固定宽度的误报警信号。输入的待检测信号中，可能同时存在时钟故障对应的报警信号、误报警信号，需要过滤误报警信号，最终得到报警信号，并基于报警信号进行报警。
23.其中，相位差报警模块101对输入的时钟信号进行相位检测，可以检测时钟信号边沿的变化，具备高速响应特性，容易在一个时钟周期内完成故障报警。输入的时钟信号包括待检测时钟及基准时钟，在待检测时钟及基准时钟存在相位差的情况下，相位差报警模块输出低电平的第一脉冲。第一脉冲可能包括时钟故障对应的报警信号和误报警信号。
24.另外，报警滤除模块102用于对第一脉冲进行滤波处理，滤除第一脉冲中的误报警信号，获取时钟故障所对应的报警信号。
25.因报警信号的持续时间可能很短，如仅为1纳秒，所产生的报警时间太短，报警效果不明显，因此需要通过锁存输出模块103对接收的报警信号进行锁存，进而可以持续输出报警信号，达到理想的报警效果。
26.本发明实施例中，相位差报警模块接收待检测时钟及基准时钟，并对待检测时钟及基准时钟进行相位检测，在待检测时钟与基准时钟之间存在相位差的情况下，相位差报
警模块输出第一脉冲，进一步的，误报警滤除模块对第一脉冲进行滤波处理，获取报警信号，再进一步的，锁存输出模块锁存报警信号，并输出报警信号。本发明的相位差报警模块可以检测待检测时钟与基准时钟的相位差，误报警滤除模块可以过滤芯片实际设计中的固有相位差，所获取的报警信号更加准确，从而可以提高安全芯片故障检测的可靠性。
27.如图2所示，本发明实施方式的实现故障检测报警的原理为：输入待检测时钟、基准时钟，对待检测时钟、基准时钟进行相位检测，在待检测时钟、基准时钟存在相位差的情况下，获取相位差报警信号，该相位差报警信号一般包括报警信号和误报警信号。进一步的，将相位差报警信号传输给下一电路模块进行误报警滤除，过滤误报警信号，保留报警信号。再进一步的，对保留的报警信号进行锁存，并输出该报警信号进行报警。
28.如图3所示，在故障注入时，待检测时钟信号的边沿可能发生提前，待检测时钟和参考时钟存在相位差，将产生低电平“0”的报警信号，报警信号在锁存输出模块的作用下可以持续一段时间，在接收到复位信号时，可以清除报警信号；同样的原理，在故障注入时，待检测时钟信号的边沿可能落后于基准时钟，待检测时钟和参考时钟存在相位差，将产生低电平“0”的报警信号，报警信号在锁存输出模块的作用下可以持续一段时间，在接收到复位信号时，可以清除报警信号。
29.作为一种可选的实施方式，如图4所示，相位差报警模块101，包括：
30.异或非门；
31.异或非门的第一引脚用于输入待检测时钟，异或非门的第二引脚用于输入基准时钟，异或非门的第三引脚用于输出第一脉冲；
32.异或非门的第三引脚与误报警滤除模块连接。
33.需要说明的是，异或门是数字逻辑中实现逻辑异或的逻辑门，若两个输入的电平相异，则输出为高电平“1”；若两个输入的电平相同，则输出为低电平“0”。异或非门在异或门的基础上取反，就是先对两个输入的电平进行异或运算，再对异或运算的结果取反值，若两个输入的电平相异，则输出为低电平“0”，若两个输入的电平相同，则输出为高电平“1”。
34.其中，异或非门的第一引脚输入待检测时钟，异或非门的第二引脚输入基准时钟。待检测时钟与基准时钟的电平相同，说明没有时钟故障对应的报警信号、误报警信号，输出高电平“1”的脉冲；待检测时钟与基准时钟的电平相异，说明可能存在时钟故障对应的报警信号、误报警信号，输出低电平“0”的脉冲，该脉冲为第一脉冲。
35.同时，异或非门的第三引脚与误报警滤除模块连接，将低电平的第一脉冲传输给误报警滤除模块。
36.该实施方式中，通过异或非门检测待检测时钟及基准时钟的相位差，电路面积小，集成难度低，从而可以应用于各类数字电路设计流程中。
37.可选的，如图4所示，误报警滤除模块102，包括：
38.延迟器及或门；
39.延迟器的第一引脚与相位差报警模块连接，延迟器的第二引脚与或门的第二引脚连接；
40.或门的第一引脚与相位差报警模块连接，或门的第三引脚与锁存输出模块连接。
41.需要说明的是，或门有多个输入端、一个输出端，只要输入中有一个为高电平“1”时，输出就为高电平“1”；只有当所有的输入全为低电平“0”时，输出才为低电平。
42.其中，延迟器是可以使脉冲信号延迟一定时间的电路。在异或非门获取的第一脉冲的电平宽度小于延迟器的固有延迟时间的情况下，因延迟器可以延迟脉冲信号，固有延迟时间内，或门的第一引脚输入低电平“0”的第一脉冲，或门的第二引脚不输入低电平“0”的第一脉冲，那么，或门第三引脚输出的为高电平“1”信号；固有延迟时间已过，或门的第二引脚输入低电平“0”的第一脉冲，或门的第一引脚不输入低电平“0”的第一脉冲，那么，或门第三引脚输出的仍为高电平“1”信号。在异或非门获取的第一脉冲的电平宽度大于延迟器的固有延迟时间的情况下，因延迟器可以延迟脉冲信号，在固有延迟时间内，或门的第一引脚输入低电平“0”的第一脉冲，或门的第二引脚未输入低电平“0”的第一脉冲，那么，或门第三引脚输出的为高电平“1”信号；因第一脉冲的电平宽度大于延迟器的固有延迟时间，固有延迟时间已过，或门的第二引脚输入低电平“0”的第一脉冲，或门的第一引脚第一脉冲输入低电平“0”的第一脉冲，那么，或门第三引脚输出的仍为低电平“0”信号，该低电平“0”信号为报警信号。
43.由数字系统工作原理可知，系统时钟的在版图物理实现后，由于每条支路上寄生参数的不同，在钟树形结构的各个分支上存在固有时钟边沿偏差，延迟器及或门实现的滤波处理功能可以滤除待检测时钟与基准时钟之间的固有时钟边沿偏差的误报警信号，避免误报警。同时，故障注入后会加大固有时钟边沿偏差，可以根据实际的应用场景，调整延迟器的固有延迟时间，过滤增大的固有时钟边沿偏差。
44.另外，或门的第三引脚与锁存输出模块连接，可以将报警信号传输给锁存输出模块。
45.该实施方式中，由于延迟器及或门可以滤除误报警信号，实现报警信号的滤波处理，从而提高安全芯片故障检测的可靠性。
46.可选的，如图5所示，延迟器包括多个延迟单元；
47.多个延迟单元串联；
48.目标延迟单元的第一引脚与或门的第二引脚连接，目标延迟单元的第一引脚还与延迟器的第三引脚连接，目标延迟单元为多个延迟单元中的任一延迟单元；
49.延迟器的第三引脚用于接收修调选择信号。
50.需要说明的是，延迟器包括多个延迟单元，该延迟单元可由任意逻辑门电路组成，例如，延迟单元可以为不同延迟特征的反向器、缓冲器，延迟单元的类型不影响本发明的功能实现，在本实施方式中，对延迟单元的类型不做限定。
51.延迟器由一组串联的延迟单元(延迟单元1、延迟单元2、延迟单元3、
……
、延迟单元n)组成。在延迟器的第一引脚输入第一脉冲时，延迟器输入端的输入信号由高电平“1”变为低电平“0”，在预设的延迟时间内，低电平“0”信号的边沿产生延迟，预设的延迟时间经过，低电平“0”信号再到达延迟器输出端。延迟器的第三引脚用于接收修调选择信号，预设的延迟时间的长短可以由修调选择信号控制的选通开关确定，选通开关在同一时刻只有一路导通。一般而言，当延迟器输入端的输入信号经过的延迟单元越多，预设的延迟时间越长。
52.根据实际的应用场景，延迟器的使用前可以通过配置修调选择信号调整延迟单元的数量，以调整所需的预设的延迟时间，消除系统设计中产生的时钟的固有相位差。相关调整操作可以在芯片测试、芯片应用的任意阶段实施，配置修调选择信号不影响本发明的功
能实现，同时，配置修调的数值可以存储在芯片内存储器或片外存储器，配置修调数值的存储位置选择不影响本发明的功能实现。
53.该实施方式中，由于延迟器包括多个延迟单元，根据不同应用场景的需求，修调选择信号可以调整延迟器的延迟时间，从而可以扩大安全芯片故障检测的应用范围，同时，还可以提高过滤误报警信号的准确性。
54.可选的，锁存输出模块103，包括寄存器；
55.寄存器的第一引脚与误报警滤除模块或门的第三引脚连接；
56.寄存器的第二引脚将报警信号传输至寄存器的第三引脚；
57.寄存器的第三引脚输出报警信号；
58.寄存器的第四引脚接收复位信号。
59.其中，寄存器的第一引脚也可以称之为寄存器的时钟端，寄存器的第一引脚与误报警滤除模块或门的第三引脚连接，可以用于接收报警信号。在误报警滤除模块的或门的输出信号由高电平“1”变为低电平“0”时，寄存器的时钟端产生下降沿，触发寄存器产生动作。此时，寄存器的第二引脚可以立刻将第一引脚接收的低电平“0”信号传递到寄存器的第三引脚，并维持低电平“0”的故障检测报警信号的持续产生，同时，寄存器的第二引脚为寄存器输入端，寄存器的第三引脚为寄存器输出端。
60.寄存器的第四引脚用于接收复位输入信号，在需要复位操作时，寄存器第四引脚接收复位输入信号，寄存器复位，寄存器输出端报警信号由低电平“0”变为高电平“1”，故障报警清除。
61.该实施方式中，由于通过寄存器可以持续产生故障检测报警信号，在接收复位输入信号时，清除故障报警，从而可以得到更好的报警效果。
62.可选的，如图6所示，相位差报警模块101包括多个异或非门及与门；
63.多个异或非门中的第一异或非门的第一引脚与相位差报警模块的第一引脚的第一待检测时钟引脚连接，多个异或非门中的第一异或非门的第二引脚与相位差报警模块的第二引脚连接；
64.多个异或非门中的第二异或非门的第一引脚与相位差报警模块的第一引脚的第二待检测时钟引脚连接，多个异或非门中的第二异或非门的第二引脚与相位差报警模块的第二引脚连接；
65.第一异或非门的第三引脚与与门的第一引脚连接，第二异或非门的第三引脚与与门的第二引脚连接；
66.与门的第三引脚与误报警滤除模块连接。
67.需要说明的是，与门是执行“与”运算的基本逻辑门电路，有多个输入端，一个输出端，当所有的输入同时为高电平“1”时，输出才为高电平“1”，否则输出为低电平“0”。
68.其中，相位差报警模块可以包括多个异或非门，相邻两个异或非门和同一个与门连接。
69.同时，第一异或非门的第一引脚用于输入第一待检测时钟，第一异或非门的第二引脚用于输入基准时钟；第二异或非门的第一引脚用于输入第二待检测时钟，第二异或非门的第二引脚用于输入基准时钟。根据与门的基本原理，检测到第一待检测时钟与基准时钟不存在相位差，第一异或非门输出为高电平“1”的第一脉冲，同时，检测到第二待检测时
钟与基准时钟不存在相位差，第二异或非门输出为高电平“1”的第一脉冲，此时，与门输出高电平“1”信号。
70.在其他情况下，与门输出的为低电平“0”信号，此处的其他情况包括：检测到第一待检测时钟与基准时钟存在相位差，第一异或非门输出为低电平“0”的第一脉冲，同时，检测到第二待检测时钟与基准时钟不存在相位差，第二异或非门输出为高电平“1”的第一脉冲；检测到第一待检测时钟与基准时钟不存在相位差，第一异或非门输出为高电平“1”的第一脉冲，同时，检测到第二待检测时钟与基准时钟存在相位差，第二异或非门输出为低电平“0”的第一脉冲；检测到第一待检测时钟与基准时钟存在相位差，第一异或非门输出为低电平“0”的第一脉冲，同时，检测到第二待检测时钟与基准时钟存在相位差，第二异或非门输出为低电平“0”的第一脉冲。
71.该实施方式中，由于相位差报警模块包括多个异或非门，从而可以实现同时检测多路待检测时钟信号。
72.本发明实施例还提供一种终端设备，该终端设备能够实现图1方法实施例中的技术效果，为避免重复，这里不再赘述。
73.需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
74.通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。
75.上面结合附图对本技术的实施例进行了描述，但是本技术并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本技术的启示下，在不脱离本技术宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本技术的保护之内。