一种高速差分信号耦合传输的PCB和服务器的制作方法

一种高速差分信号耦合传输的pcb和服务器
技术领域
1.本发明涉及印刷电路板领域，更具体地，特别是指一种高速差分信号耦合传输的pcb和服务器。


背景技术：

2.随着信息技术的飞速发展，电子产品越来越向着高性能发展，从而使得电子产品中的pcb(printed circuit board，印刷电路板)板卡上的信号传输速率越来越快。传统的pcb设计方法很难满足高速信号传输性能的要求，为了满足高速信号传输的信号完整性，pcb设计需要更加精细，从而保证高速信号传输阻抗的连续性。同时电子产品日已趋向小型化及低成本，对电子产品中pcb板卡设计带来了很大的挑战。
3.随着电子产品的功能越来越强大，致使其pcb板卡中的高速差分信号传输速率越来越快，进一步导致其在pcb设计中越来越严格准确。当前高速差分信号走线如pcie、sata等，其tx发送端差分信号通常串接ac耦合电容。其ac耦合电容通常放置在整个高速链路中的接收端，用以滤除高速信号中的直流分量，使得高速信号关于x轴对称；同时隔直通交，避免高速信号由于传输阻抗不连续发生信号发射，影响信号完整性。如图1所示为高速差分信号pcie5.0发送信号tx串接0201电容pcb设计图。
4.从图1中可以看出，高速差分信号在串接的ac耦合电容区域，由于电容的增加，其阻抗会产生不连续，此区域高速线传输阻抗会降低，造成ac耦合电容端传输信号发生反射，从而影响高速差分信号传输完整性，严重时会造成信号传输错误。通常为了减小传输阻抗的降低，在ac耦合电容的焊盘相邻层挖空，使得ac耦合电容焊盘区域高速差分信号距离其参考平面的距离增大。但是此设计不能避免高速信号的阻抗降低，ac耦合电容区域的阻抗仍然不连续。此外挖空相邻层参考平面，会使得其下一层信号层布线需要避开挖空区域，防止不同层布线无平面隔离而引起信号间串扰，此设计造成其布线区域面积减小，pcb设计布线难度增大，如图2所示。


技术实现要素：

5.有鉴于此，本发明实施例的目的在于提出一种高速差分信号耦合传输的pcb和服务器，高速差分信号耦合传输的pcb通过将高速差分信号所串接的ac耦合电容更改为高速差分布线耦合传输，在不挖空相邻参考平面的基础上，保证了高速信号传输阻抗的连续性，避免了信号发射，从而提升了高速信号的传输质量。去除了ac耦合电容，降低了pcb板卡的成本；同时增大了器件布局面积，更加利于pcb设计。高速传输信号耦合区域其参考层不挖空，增大了其下一信号层布线空间，提升了其信号层的信号传输质量。
6.基于上述目的，本发明实施例的一方面提供了一种高速差分信号耦合传输的pcb，包括如下部件：第一高速差分信号线，所述第一高速差分信号线包括第一子信号线和第二子信号线；
7.所述第一子信号线包括第一主线、第一末线和第一连接线，所述第一末线平行于
所述第一主线，所述第一连接线连接所述第一主线和第一末线；
8.所述第二子信号线包括第二主线、第二末线和第二连接线，所述第二末线平行于所述第二主线，所述第二连接线连接所述第二主线和第二末线；
9.其中，所述第一末线平行于所述第二主线，且所述第一末线位于所述第二主线和第二末线之间，
10.第二高速差分信号线，所述第二高速差分信号线包括第三子信号线和第四子信号线；
11.所述第三子信号线包括第三主线、第三末线和第三连接线，所述第三末线平行于所述第三主线和第一主线，所述第三连接线连接所述第三主线和第三末线；
12.所述第四子信号线包括第四主线、第四末线和第四连接线，所述第四末线平行于所述第四主线和第一主线，所述第四连接线连接所述第四主线和第四末线；
13.其中，所述第三末线位于所述第四主线和第四末线之间。
14.在一些实施方式中，所述第一末线距离所述第二主线和第二末线的距离相等，所述第三末线距离所述第四主线和第四末线的距离相等。
15.在一些实施方式中，所述第一高速差分信号线和所述第二高速差分信号线中的所有线的宽度均相等。
16.在一些实施方式中，所述第一末线的长度等于所述第二末线的长度，所述第三末线的长度等于所述第四末线的长度，所述第一末线的长度等于第三末线的长度。
17.在一些实施方式中，所述第一末线的长度根据高速信号的传输速率确定。
18.基于上述目的，本发明实施例的另一方面提供了一种服务器，包括高速差分信号耦合传输的pcb，所述高速差分信号耦合传输的pcb包括：第一高速差分信号线，所述第一高速差分信号线包括第一子信号线和第二子信号线；
19.所述第一子信号线包括第一主线、第一末线和第一连接线，所述第一末线平行于所述第一主线，所述第一连接线连接所述第一主线和第一末线；
20.所述第二子信号线包括第二主线、第二末线和第二连接线，所述第二末线平行于所述第二主线，所述第二连接线连接所述第二主线和第二末线；
21.其中，所述第一末线平行于所述第二主线，且所述第一末线位于所述第二主线和第二末线之间，
22.第二高速差分信号线，所述第二高速差分信号线包括第三子信号线和第四子信号线；
23.所述第三子信号线包括第三主线、第三末线和第三连接线，所述第三末线平行于所述第三主线和第一主线，所述第三连接线连接所述第三主线和第三末线；
24.所述第四子信号线包括第四主线、第四末线和第四连接线，所述第四末线平行于所述第四主线和第一主线，所述第四连接线连接所述第四主线和第四末线；
25.其中，所述第三末线位于所述第四主线和第四末线之间。
26.在一些实施方式中，所述第一末线距离所述第二主线和第二末线的距离相等，所述第三末线距离所述第四主线和第四末线的距离相等。
27.在一些实施方式中，所述第一高速差分信号线和所述第二高速差分信号线中的所有线的宽度均相等。
28.在一些实施方式中，所述第一末线的长度等于所述第二末线的长度，所述第三末线的长度等于所述第四末线的长度，所述第一末线的长度等于第三末线的长度。
29.在一些实施方式中，所述第一末线的长度根据高速信号的传输速率确定。
30.本发明具有以下有益技术效果：通过将高速差分信号所串接的ac耦合电容更改为高速差分布线耦合传输，在不挖空相邻参考平面的基础上，保证了高速信号传输阻抗的连续性，避免了信号发射，从而提升了高速信号的传输质量。去除了ac耦合电容，降低了pcb板卡的成本；同时增大了器件布局面积，更加利于pcb设计。高速传输信号耦合区域其参考层不挖空，增大了其下一信号层布线空间，提升了其信号层的信号传输质量。
附图说明
31.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
32.图1为现有技术中ac耦合电容焊盘区域参考层挖空的示意图；
33.图2为现有技术中ac耦合电容区域pcb设计示意图；
34.图3为本发明高速差分信号耦合传输的pcb实施例的示意图；
35.图4为本发明实施例中耦合传输布线区域pcb设计示意图；
36.图5为本发明实施例中耦合传输布线模型pcb封装示意图。
具体实施方式
37.为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
38.需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
39.基于上述目的，本发明实施例的第一个方面，提出了一种高速差分信号耦合传输的pcb的实施例。图3示出的是本发明高速差分信号耦合传输的pcb实施例的示意图，如图3所示，高速差分信号耦合传输的pcb包括如下部件：
40.第一高速差分信号线1，所述第一高速差分信号线1包括第一子信号线2和第二子信号线3；
41.所述第一子信号线2包括第一主线21、第一末线22和第一连接线23，所述第一末线22平行于所述第一主线21，所述第一连接线23连接所述第一主线21和第一末线22；
42.所述第二子信号线3包括第二主线31、第二末线32和第二连接线33，所述第二末线32平行于所述第二主线31，所述第二连接线33连接所述第二主线31和第二末线32；
43.其中，所述第一末线22平行于所述第二主线31，且所述第一末线22位于所述第二主线31和第二末线32之间，
44.第二高速差分信号线4，所述第二高速差分信号线4包括第三子信号线5和第四子信号线6；
45.所述第三子信号线5包括第三主线51、第三末线52和第三连接线53，所述第三末线52平行于所述第三主线51和第一主线21，所述第三连接线53连接所述第三主线51和第三末线52；
46.所述第四子信号线6包括第四主线61、第四末线62和第四连接线63，所述第四末线62平行于所述第四主线61和第一主线21，所述第四连接线63连接所述第四主线61和第四末线62；
47.其中，所述第三末线52位于所述第四主线61和第四末线62之间。
48.在一些实施方式中，所述第一末线22距离所述第二主线31和第二末线32的距离相等，所述第三末线52距离所述第四主线61和第四末线62的距离相等。第二主线和第二末线与第一末线间间距尽量减小，从而保证高速信号传输耦合强度最优，但同时需要满足pcb板厂通用最小蚀刻间距的制程，因此若耦合模型在表层，则第二主线和第二末线与第一末线之间的间距按照0.1mm管控，若耦合模型在内层，则第二主线和第二末线与第一末线之间的间距按照0.075mm管控。
49.在一些实施方式中，所述第一高速差分信号线1和所述第二高速差分信号线4中的所有线的宽度均相等。在高速差分信号的tx发送信号中，在传输链路中某个区域断开传输走线，如在tx发送信号将要到达高速连接器端时，在连接器端断开传输走线，将信号末端采用两条特定长度的平行走线包裹。平行走线的宽度与高速差分信号走线宽度一致。
50.在一些实施方式中，所述第一末线22的长度等于所述第二末线32的长度，所述第三末线52的长度等于所述第四末线62的长度，所述第一末线22的长度等于第三末线52的长度。
51.在一些实施方式中，所述第一末线22的长度根据高速信号的传输速率确定。由于高速信号传输速率越快，其线间耦合强度越大，因此平行走线长度根据高速信号的传输速率确定，如pcie4.0传输速率为16gt/s，则第一末线长度为1mm；pcie5.0传输速率为32gt/s，则第一末线长度为0.7mm。此第一末线的长度与高速信号的传输速率非反比例关系，需要特定的高速线仿真用以确定第一末线的长度。
52.本发明实施例中高速信号布线设计方式形成类似于ac耦合电容，在高速信号传输过程中，其通过pcb信号布线间耦合，将高速信号耦合传输至其相对应的包裹线上，包裹线再形成高速传输走线将信号传输至连接器端，从而完成整个tx信号的传输。
53.本发明实施例中高速差分信号dp/dn全程等间距布线，避免了高速差分信号在传输过程中的阻抗不连续，从而避免了信号反射造成信号完整性失真。
54.本发明实施例中由于高速差分信号在耦合区域dp/dn间距及布线宽度未变，因此其传输阻抗未发生变化，因此不需要挖空其相邻参考平面，使得其下一层信号走线有较大的走线空间，如图4所示。同时此布线设计去除了贴片ac耦合电容的使用，为整个pcb板卡降低了成本。
55.本发明实施例中高速差分走线耦合传输模型可以设计成pcb封装形式。后续在pcb设计过程中，高速差分tx发送信号均可以调用耦合传输布线模型的封装代替其常规的串接ac耦合电容，其封装设计如图5所示。耦合传输布线模型的pcb封装中分为3个焊盘，其中外围的上下两个焊盘为高速信号耦合后的输出网络的焊盘，中间被包裹的焊盘为高速输入信号焊盘。焊盘长度为0.3mm，焊盘宽度为0.15mm，后续根据实际pcb设计中高速差分布线的线
宽及线距，调整焊盘的长度及宽度；若封装放置在表层，则焊盘间距为0.1mm，若焊盘放置在内层，则焊盘间距为0.075mm；同时三个焊盘均不需要阻焊开窗及钢网设计。
56.本发明实施例通过将高速差分信号所串接的ac耦合电容更改为高速差分布线耦合传输，在不挖空相邻参考平面的基础上，保证了高速信号传输阻抗的连续性，避免了信号发射，从而提升了高速信号的传输质量。去除了ac耦合电容，降低了pcb板卡的成本；同时增大了器件布局面积，更加利于pcb设计。高速传输信号耦合区域其参考层不挖空，增大了其下一信号层布线空间，提升了其信号层的信号传输质量。
57.基于上述目的，本发明实施例的第二个方面，提出了一种服务器的实施例。所述服务器包括高速差分信号耦合传输的pcb。所述高速差分信号耦合传输的pcb包括：
58.第一高速差分信号线，所述第一高速差分信号线包括第一子信号线和第二子信号线；
59.所述第一子信号线包括第一主线、第一末线和第一连接线，所述第一末线平行于所述第一主线，所述第一连接线连接所述第一主线和第一末线；
60.所述第二子信号线包括第二主线、第二末线和第二连接线，所述第二末线平行于所述第二主线，所述第二连接线连接所述第二主线和第二末线；
61.其中，所述第一末线平行于所述第二主线，且所述第一末线位于所述第二主线和第二末线之间，
62.第二高速差分信号线，所述第二高速差分信号线包括第三子信号线和第四子信号线；
63.所述第三子信号线包括第三主线、第三末线和第三连接线，所述第三末线平行于所述第三主线和第一主线，所述第三连接线连接所述第三主线和第三末线；
64.所述第四子信号线包括第四主线、第四末线和第四连接线，所述第四末线平行于所述第四主线和第一主线，所述第四连接线连接所述第四主线和第四末线；
65.其中，所述第三末线位于所述第四主线和第四末线之间。
66.在一些实施方式中，所述第一末线距离所述第二主线和第二末线的距离相等，所述第三末线距离所述第四主线和第四末线的距离相等。
67.在一些实施方式中，所述第一高速差分信号线和所述第二高速差分信号线中的所有线的宽度均相等。
68.在一些实施方式中，所述第一末线的长度等于所述第二末线的长度，所述第三末线的长度等于所述第四末线的长度，所述第一末线的长度等于第三末线的长度。
69.在一些实施方式中，所述第一末线的长度根据高速信号的传输速率确定。
70.本领域技术人员应当知道，上述对于高速差分信号耦合传输的pcb的描述均适用于该服务器，为了说明书的简洁，在此就不再赘述。
71.本发明实施例易于安装、工时成本低，增加了系统维修的便利性；通用性高，增加了产品的竞争性；无需金属支架、风扇铆钉及拉钉，节省了成本；对于风扇毫无遮蔽，提高了散热效能。
72.以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施
例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
73.应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
74.上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
75.所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。