半导体结构的形成方法与流程

1.本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。


背景技术：

2.随着半导体器件尺寸日益减小，单位面积上集成的器件单元越来越多，器件的密度也逐渐加大，器件之间的尺寸减小，这也加大了制造的难度。随着集成电路的关键尺寸(critical dimension，cd)缩小，通常采用“后栅工艺”形成金属栅极。后栅工艺需要在介电层中形成栅极开口(gate opening)并用栅极材料填充该栅极开口。
3.然而，现有形成的金属栅极的高度控制比较困难，金属栅极高度一致性较差，容易导致不同金属栅极的电阻不一致，以及阈值电压漂移。另外，在自对准接触孔形成工艺中，平坦化接触孔中的填充材料通常停止在金属栅极上的保护层，高度不一致的金属栅极容易导致自对准接触孔的均一性较差，进而形成的半导体器件性能较差。
4.因此，现有形成的半导体器件的性能较差。


技术实现要素：

5.本发明解决的技术问题是提供一种半导体结构的形成方法，以提高形成的半导体结构的性能。
6.为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有若干伪栅极结构；在所述基底上形成初始介质层，所述初始介质层位于所述伪栅极结构侧壁表面；刻蚀所述初始介质层，形成介质层，且所述介质层顶部表面低于所述伪栅极结构顶部表面；去除所述伪栅极结构，在所述介质层内形成第一开口；在所述第一开口内和介质层表面形成栅极结构材料膜；平坦化所述栅极结构材料膜，直至暴露出介质层顶部表面，形成栅极结构。
7.可选的，刻蚀所述初始介质层的工艺为远程等离子体化学刻蚀；所述远程等离子体化学刻蚀工艺的参数包括：气体包括含氯气体，功率为200瓦至700瓦，时间为20秒至120秒。
8.可选的，所述初始介质层的形成方法包括：在所述基底和伪栅极结构上形成介质材料膜；平坦化所述介质材料膜，直至暴露出伪栅极结构顶部表面，使所述介质材料膜形成所述初始介质层。
9.可选的，所述伪栅极结构包括：位于基底表面的伪栅介质层、位于所述伪栅介质层表面的伪栅极层以及位于所述伪栅极层表面的保护层；进行所述平坦化工艺，直至暴露出所述伪栅极层顶部表面为止。
10.可选的，所述介质材料膜的形成方法包括：在所述基底表面形成第一介质材料膜，所述第一介质材料膜位于所述伪栅极结构侧壁表面且暴露出所述伪栅极结构顶部表面；在所述第一介质材料膜和伪栅极结构表面形成第二介质材料膜。
11.可选的，还包括：形成所述第一介质材料膜之后，形成所述第二介质材料膜之前，
刻蚀所述第一介质材料膜和所述伪栅极结构，直至暴露出基底表面，在所述第一介质材料膜和所述伪栅极结构内形成第二开口，且沿垂直于伪栅极结构延伸方向上，所述第二开口贯穿所述伪栅极结构；所述第二介质材料膜填充满所述第二开口。
12.可选的，还包括：形成所述第二开口之后，形成所述第二介质材料膜之前，在所述第二开口暴露出的表面和第一介质材料膜表面形成第三介质材料膜，且所述第三介质材料膜和所述第一介质材料膜的材料不同，所述第三介质材料膜和所述第二介质材料膜的材料不同；所述第二介质材料膜位于所述第三介质材料膜表面。
13.可选的，所述第一介质材料膜和第二介质材料膜的材料相同；所述第一介质材料膜和第二介质材料膜的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
14.可选的，所述第三介质材料膜的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
15.可选的，所述伪栅极结构侧壁表面还具有初始侧墙结构；所述半导体结构的形成方法还包括：形成所述介质层之后，去除所述伪栅极结构之前，在介质层表面形成牺牲结构，所述牺牲结构暴露出所述伪栅极结构顶部表面。
16.可选的，形成所述牺牲结构的过程中，还使所述初始侧墙结构形成侧墙结构；所述牺牲结构和侧墙结构的形成方法包括：在所述伪栅极结构、介质层以及初始侧墙结构表面形成牺牲结构材料膜；进行磨平处理，直至暴露出所述伪栅极结构和初始侧墙结构顶部表面，使所述牺牲结构材料膜形成牺牲结构，使所述初始侧墙结构形成侧墙结构；形成所述侧墙结构和牺牲结构之后，去除所述牺牲结构。
17.可选的，所述初始侧墙结构包括：相邻的第一侧墙和位于第一侧墙之间的第二侧墙；所述第一侧墙的材料包括：氧化硅或者低k介质材料；所述第二侧墙的材料包括：低k介质材料。
18.可选的，所述牺牲结构材料膜的形成方法包括：在所述伪栅极结构、介质层以及初始侧墙结构表面形成第一牺牲材料膜；在所述第一牺牲材料膜表面形成第二牺牲材料膜，且所述第一牺牲材料膜和第二牺牲材料膜的材料不同。
19.可选的，所述磨平处理包括：采用第一平坦化工艺，刻蚀所述第二牺牲材料膜，直至暴露出第一牺牲材料膜顶部表面；采用第一刻蚀工艺，刻蚀所述第一牺牲材料膜，且去除剩余所述第二牺牲材料膜；采用第二刻蚀工艺，刻蚀所述第一牺牲材料膜；采用第二平坦化工艺，刻蚀剩余所述第一牺牲材料膜和所述初始侧墙结构，形成所述牺牲结构和所述侧墙结构。
20.可选的，所述第一平坦化工艺为化学机械研磨工艺。
21.可选的，所述第一刻蚀工艺对所述第一牺牲材料膜和第二牺牲材料膜的刻蚀选择比范围为0.9:1至1.3:1。
22.可选的，所述第二刻蚀工艺对第一牺牲材料膜的刻蚀速率与所述第一牺牲材料膜厚度正相关；所述第二刻蚀工艺的参数包括：气体包括ch3f、cf4、cl2、h2以及惰性气体，所述惰性气体包括he或者ar，压强为2毫托至10毫托，功率为300瓦至1000瓦，温度为20摄氏度至50摄氏度，温度补偿范围为3摄氏度至10摄氏度。
23.可选的，所述第二平坦化工艺为化学机械研磨工艺。
24.可选的，所述第一牺牲材料膜的材料和所述伪栅极层的材料相同；所述第一牺牲材料膜和伪栅极层的材料包括：无定形硅、多晶硅、单晶硅或者无定形碳。
25.可选的，去除所述伪栅极结构的过程中，去除所述牺牲结构。
26.可选的，相邻侧墙结构之间的介质层内具有凹槽；所述栅极结构材料膜的形成方法包括：在所述第一开口内、凹槽内和介质层表面以及侧墙结构表面形成高k介质材料膜，所述高k介质材料膜填充满所述第一开口和凹槽；在所述高k介质材料膜表面形成功函数材料膜；在所述功函数材料膜表面形成栅极材料膜。
27.可选的，所述平坦化工艺使所述高k介质材料膜形成高k介质层，使所述功函数材料膜形成功函数层，使栅极材料膜形成栅极层，所述高k介质层、功函数层以及栅极层构成所述栅极结构。
28.可选的，所述基底包括：衬底和位于衬底表面的鳍部以及隔离层，所述隔离层覆盖部分鳍部侧壁表面；所述伪栅极结构位于所述隔离层表面且横跨所述鳍部与现有技术相比，本发明的技术方案具有以下有益效果：
29.本发明技术方案提供的半导体结构的形成方法中，一方面，通过刻蚀所述初始介质层，使形成的介质层的高度均一性较好，从而平坦化所述栅极结构材料膜形成栅极结构的过程中，所述介质层的高度决定了栅极结构的高度，高度均一性较好的介质层有利于提高形成的栅极结构的高度均一性。另一方面，所述平坦化工艺在暴露出介质层顶部表面为止，即，通过抓取到介质层材料作为平坦化工艺的停止信号，由于所述介质层在整个膜层中占据的面积比例较大，设备能够抓取到介质层材料产生的相应信号较强，从而提高了平坦化工艺的精准性，使得通过平坦化所述栅极结构材料膜形成的栅极结构的高度均一性较好。
30.进一步，刻蚀所述初始介质层的工艺为远程等离子体化学刻蚀，所述刻蚀工艺对器件密度区域差异的敏感性较低，即，对不同器件密度区域上的材料的刻蚀速率的差异较小，使得刻蚀所述初始介质层之后形成的介质层的高度一致性较好，从而平坦化所述栅极结构材料膜，以所述介质层为准的过程，有利于提高形成的栅极结构的高度均一性。
31.进一步，通过第一平坦化工艺刻蚀所述第二牺牲材料膜，直至暴露出第一牺牲材料膜表面，刻蚀暴露出的部分第一牺牲材料膜表面，使得所述第一牺牲材料膜凹陷处覆盖有第二牺牲材料膜，所述第一平坦化工艺能够缩小第一牺牲材料膜和第二牺牲材料膜整体暴露出的表面的高度差异，从而有利于提高进行磨平处理之后，形成的侧墙结构高度均一性，进而利于提高后续形成的栅极结构材料膜整体高度的均一性。
32.进一步，通过第一刻蚀工艺，刻蚀所述第一牺牲材料膜，且去除剩余所述第二牺牲材料膜，由于所述第一刻蚀工艺对第一牺牲材料膜和第二牺牲材料膜的刻蚀选择比范围较小，一方面，去除所述第二牺牲材料膜，有利于后续第二刻蚀工艺对暴露出的单一材料的第一牺牲材料膜进行刻蚀；另一方面，第一刻蚀工艺之后，剩余的第一牺牲材料膜的表面高度均一性提高，从而有利于提高进行磨平处理之后，形成的侧墙结构高度均一性，进而利于提高后续形成的栅极结构材料膜整体高度的均一性。
33.进一步，通过第二刻蚀工艺，刻蚀剩余的第一牺牲材料膜，由于所述第二刻蚀工艺能够获得待刻蚀材料具有的厚度，且针对不同厚度的材料调整刻蚀参数，尤其通过对温度的调控，能够实现对不能厚度的材料进行正相关速率的刻蚀，即，所述第二刻蚀工艺能够降
低所述第一牺牲材料膜的高度差异，使得进行后续第二平坦化工艺之前暴露出的表面的高度均一性较好，从而有利于提高进行磨平处理之后，形成的侧墙结构高度均一性，进而利于提高后续形成的栅极结构材料膜整体高度的均一性。
34.进一步，所述半导体结构的形成方法还包括：在所述第一介质材料膜和伪栅极结构内形成所述第二开口之后，形成第二介质材料膜之前，在所述第二开口暴露出的表面和第一介质材料膜表面形成第三介质材料膜，由于所述第三介质材料膜材料的应力小于第二介质材料膜材料的应力，应力较小的第三介质材料膜有利于降低伪栅极结构发生结晶化的概率。
附图说明
35.图1至图4是一种半导体结构的结构示意图；
36.图5至图24是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
37.需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
38.首先，对现有半导体结构的性能较差的原因结合附图进行详细说明。图1至图4是一种现有半导体结构的形成方法各步骤的结构示意图。
39.请参考图1，提供基底，所述基底包括衬底100和位于衬底100表面的鳍部101以及隔离层(图中未示出)，所述隔离层覆盖部分鳍部101侧壁表面，所述基底上具有横跨所述鳍部101的伪栅极结构110，所述伪栅极结构110两侧侧壁表面具有侧墙结构120。
40.请参考图2，在所述基底上形成介质层130，所述介质层130位于所述侧墙结构120侧壁表面。
41.请参考图3，去除所述伪栅极结构110，在所述介质层130内形成栅极开口140。
42.请参考图4，在所述栅极开口140内和介质层130以及侧墙结构120表面形成栅极材料膜(图中未示出)，所述栅极材料膜填充满所述栅极开口140；平坦化所述栅极材料膜，直至暴露出侧墙结构120顶部表面，在所述栅极开口140内形成栅极结构160。
43.上述方法中，通过以侧墙结构120的高度，作为平坦化所述栅极材料膜的基准，有利于提高形成的栅极结构160高度均一性。
44.然而，一方面，在去除所述伪栅极结构110的过程中，不仅对所述伪栅极结构110材料具有刻蚀作用，对暴露出的侧墙结构120也具有物理刻蚀损伤。并且，所述基底具有不同器件密度区域，使得对不同区域的侧墙结构120的刻蚀损伤量产生较大的不同，使得去除伪栅极结构110之后，所述侧墙结构120顶部表面高度均一性较差，进而以所述侧墙结构120的高度决定形成的栅极结构的高度均一性也较差。另一方面，所述平坦化工艺通过抓取到侧墙结构120材料作为平坦化工艺的停止信号，由于所述侧墙结构120在整个膜层中占据的面积比例较低，设备能够抓取到侧墙结构120材料产生的相应信号较弱，不利于平坦化工艺的精准性，导致通过平坦化所述栅极材料膜形成的栅极结构的高度均一性较差。
45.为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：刻蚀所述初始介质层，形成介质层，且所述介质层顶部表面低于所述伪栅极结构顶部表面；去
除所述伪栅极结构，在所述介质层内形成第一开口；在所述第一开口内和介质层表面形成栅极结构材料膜；平坦化所述栅极结构材料膜，直至暴露出介质层顶部表面，形成栅极结构，一方面，所述介质层的高度决定了栅极结构的高度，高度均一性较好的介质层有利于提高形成的栅极结构的高度均一性，另一方面，由于所述介质层在整个膜层中占据的面积比例较大，设备能够抓取到介质层材料产生的相应信号较强，从而提高了平坦化工艺的精准性。
46.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
47.图5至图24是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
48.请参考图5至图8，图6为图5沿a-a切线方向的截面示意图，图7为图5沿b-b切线方向的截面示意图，图8为图5沿c-c切线方向的截面示意图，提供基底(图中未标示)，所述基底上具有若干伪栅极结构210。
49.在本实施例中，所述基底包括：衬底201和位于衬底201表面的鳍部202以及隔离层203，所述隔离层203覆盖部分鳍部202侧壁表面；所述伪栅极结构210位于所述隔离层203表面且横跨所述鳍部。
50.在本实施例中，所述衬底201的材料为硅；所述鳍部202的材料为硅。
51.在其他实施例中，所述衬底的材料包括碳化硅、硅锗、
ⅲ-ⅴ
族元素构成的多元半导体材料、绝缘体上硅(soi)或者绝缘体上锗(goi)。其中，
ⅲ-ⅴ
族元素构成的多元半导体材料包括inp、gaas、gap、inas、insb、ingaas或者ingaasp。所述鳍部的材料包括碳化硅、硅锗、
ⅲ-ⅴ
族元素构成的多元半导体材料、绝缘体上硅(soi)或者绝缘体上锗(goi)。其中，
ⅲ-ⅴ
族元素构成的多元半导体材料包括inp、gaas、gap、inas、insb、ingaas或者ingaasp。
52.在本实施例中，所述伪栅极结构210包括：位于基底表面的伪栅介质层211、位于所述伪栅介质层211表面的伪栅极层212以及位于所述伪栅极层212表面的保护层213。
53.所述保护层213用于保护所述伪栅极层212的顶部表面，以利于保持所述伪栅极层212的形貌。
54.所述伪栅介质层211的材料包括：氧化硅。
55.所述伪栅极层212的材料的包括：多晶硅、多晶锗或者多晶硅锗。
56.所述保护层213的材料包括：氮化硅、氮氧化硅或者氮碳化硅。
57.在本实施例中，所述伪栅极结构210侧壁表面还具有初始侧墙结构220。
58.在本实施例中，所述初始侧墙结构220包括：相邻的第一侧墙(未示出)和位于第一侧墙之间的第二侧墙(未示出)；所述第一侧墙的材料包括：氧化硅或者低k介质材料；所述第二侧墙的材料包括：低k介质材料。
59.需要说明的是，所述低k介质材料指的是相对介电常数小于3.9的介质材料。
60.在本实施例中，所述第一侧墙的材料为氧化硅，所述第二侧墙的材料为氮化硅，所述第一侧墙用于保护所述第二侧墙，避免后续工艺对所述第二侧墙造成损伤，所述第二侧墙的材料为低k介质材料，有利于降低寄生电容，从而提高半导体结构的性能。
61.接着，在所述基底上形成初始介质层，所述初始介质层位于所述伪栅极结构210侧壁表面。
62.在本实施例中，所述初始介质层的形成方法包括：在所述基底和伪栅极结构210上
形成介质材料膜；平坦化所述介质材料膜，直至暴露出伪栅极结构210顶部表面，使所述介质材料膜形成所述初始介质层，具体形成所述初始介质层的过程请参考图9至图18。
63.请参考图9和图10，图9和图7的视图方向相同，图10和图8的视图方向相同，在所述基底表面形成第一介质材料膜231，所述第一介质材料膜231位于所述伪栅极结构210侧壁表面。
64.所述第一介质材料膜231为后续形成初始介质层提供材料层，且所述第一介质材料膜231为后续形成第二开口提供支撑。
65.在本实施例中，所述第一介质材料膜231暴露出所述伪栅极结构210顶部表面。在其他实施例中，所述第一介质材料膜还可以位于所述伪栅极结构顶部表面。
66.具体的，在本实施例中，所述伪栅极结构210侧壁表面还具有初始侧墙结构220，所述第一介质材料膜231位于所述初始侧墙结构220的侧壁表面，且暴露出所述初始侧墙结构220顶部表面。
67.请参考图11和图12，图11和图6的视图方向相同，图12和图8的视图方向相同，刻蚀所述第一介质材料膜231和所述伪栅极结构210，直至暴露出基底表面，在所述第一介质材料膜231和所述伪栅极结构210内形成第二开口240，且沿垂直于伪栅极结构210延伸方向上，所述第二开口240贯穿所述伪栅极结构210。
68.所述第二开口240的形成方法包括：在所述第一介质材料膜231表面形成掩膜层(图中示出)，所述掩膜层内的具有图案，所述图案的尺寸和位置与所述第二开口240的位置和尺寸相对应；以所述掩膜层为掩膜，刻蚀所述第一介质材料膜231和所述伪栅极结构210，直至暴露出基底表面，形成所述第二开口240。
69.请参考图13和图14，图13和图11的视图方向相同，图14和图12的视图方向相同，形成所述第二开口240之后，在所述第二开口240暴露出的表面和第一介质材料膜231表面形成第三介质材料膜232，且所述第三介质材料膜232和所述第一介质材料膜231的材料不同。
70.在所述第二开口240暴露出的表面和第一介质材料膜231表面形成第三介质材料膜232，由于所述第三介质材料膜232材料的应力小于后续形成的第二介质材料膜材料的应力，应力较小的第三介质材料膜232有利于降低伪栅极结构210发生结晶化的概率，从而有利于提高形成的半导体结构的性能。
71.需要说明的是，后续形成所述第二介质材料膜填充满所述第二开口240。
72.请参考图15和图16，图15和图13的视图方向相同，图16和图14的视图方向相同，在所述第一介质材料膜231和伪栅极结构表面210形成第二介质材料膜233，且所述第二介质材料膜233填充满所述第二开口240。
73.所述第二介质材料膜233为后续形成初始介质层提供材料层。
74.具体的，在本实施例中，形成所述第三介质材料膜232之后，形成所述第二介质材料膜233，且所述第三介质材料膜232和所述第一介质材料膜231的材料不同，所述第三介质材料膜232和所述第二介质材料膜233的材料不同。
75.所述第二介质材料膜233位于所述第三介质材料膜232表面。
76.所述第一介质材料膜231和第二介质材料膜233的材料相同；所述第一介质材料膜231和第二介质材料膜233的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
77.所述第三介质材料膜232的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
78.在本实施例中，所述第一介质材料膜231和第二介质材料膜233的材料为氧化硅，所述第三介质材料膜232的材料为氮化硅。
79.所述第一介质材料膜231和所述第二介质材料膜233形成所述介质材料膜(图中未标示)，共同为后续形成初始介质层提供材料层。
80.由于所述第三介质材料膜232材料的应力小于第二介质材料膜材料233的应力，应力较小的第三介质材料膜232有利于降低伪栅极结构发生结晶化的概率。
81.请参考图17和图18，图17和图15的视图方向相同，图18和图16的视图方向相同，平坦化所述介质材料膜，直至暴露出伪栅极结构210顶部表面，使所述介质材料膜形成所述初始介质层240。
82.在本实施例中，所述伪栅极结构210包括伪栅介质层211、伪栅极层212以及保护层213，所述平坦化工艺，在暴露出所述伪栅极层212顶部表面的位置停止。
83.通过所述平坦化工艺，使所述第一介质材料膜231形成第一介质膜241，使所述第二介质材料膜233形成第二介质膜243，所述初始介质层240包括：所述第一介质膜241和所述第二介质膜243。
84.具体地，在本实施例中，所述平坦化工艺，在刻蚀所述第一介质材料膜231和第二介质材料膜233的过程中，还刻蚀所述第三介质材料膜232，所述第三介质材料膜232的顶部表面与初始介质层240的顶部表面齐平。
85.在本实施例中，通过所述平坦化工艺，形成的初始介质层240表面的平整度较好，有利于使后续刻蚀所述初始介质层240，形成的介质层240顶部表面的高度均一性较好。
86.请参考图19，形成所述初始介质层240之后，刻蚀所述初始介质层240，形成介质层250，且所述介质层250顶部表面低于所述伪栅极结构210顶部表面。
87.具体的，所述介质层250顶部表面低于所述伪栅极层212顶部表面。
88.刻蚀所述初始介质层240的工艺为远程等离子体化学刻蚀；所述远程等离子体化学刻蚀工艺的参数包括：气体包括含氯气体，功率为200瓦至700瓦，时间为20秒至120秒。
89.所述刻蚀工艺对器件密度区域差异的敏感性较低，即，对不同器件密度区域上的材料的刻蚀速率的差异较小，使得刻蚀所述初始介质层240之后形成的介质层250的高度一致性较好，从而后续平坦化所述栅极结构材料膜形成栅极结构的过程中，所述介质层250的高度决定了栅极结构的高度，高度均一性较好的介质层250有利于提高形成的栅极结构的高度均一性。
90.接着，在介质层250表面形成牺牲结构，所述牺牲结构暴露出所述伪栅极结构210顶部表面。
91.在本实施例中，形成所述牺牲结构的过程中，还使所述初始侧墙结构形成侧墙结构，具体形成所述牺牲结构和侧墙结构的过程请参考图20至21。
92.请参考图20，在所述伪栅极结构210、介质层250以及初始侧墙结构220表面形成牺牲结构材料膜。
93.所述牺牲结构材料膜为后续形成牺牲结构提供材料层。
94.所述牺牲结构材料膜的形成方法包括：在所述伪栅极结构210、介质层250以及初
始侧墙结构221表面形成第一牺牲材料膜261；在所述第一牺牲材料膜261表面形成第二牺牲材料膜262，且所述第一牺牲材料膜261和第二牺牲材料膜262的材料不同。
95.具体的，所述第一牺牲材料膜261的顶部表面高于所述伪栅极层212顶部表面。
96.所述牺牲材料膜包括：所述第一牺牲材料膜261和第二牺牲材料膜262，且所述第一牺牲材料膜261和第二牺牲材料膜262的材料不同，后续通过合理选择工艺，对所述材料不同的两个膜层进行磨平处理，能够提高在基底上形成的膜层整体高度的均一性。
97.请参考图21，进行磨平处理，直至暴露出所述伪栅极结构210和初始侧墙结构220顶部表面，使所述牺牲结构材料膜形成牺牲结构270，使所述初始侧墙结构220形成侧墙结构221。
98.在本实施例中，所述磨平处理包括：采用第一平坦化工艺，刻蚀所述第二牺牲材料膜262，直至暴露出第一牺牲材料膜261顶部表面；采用第一刻蚀工艺，刻蚀所述第一牺牲材料膜261，且去除剩余所述第二牺牲材料膜262；采用第二刻蚀工艺，刻蚀所述第一牺牲材料膜261；采用第二平坦化工艺，刻蚀剩余所述第一牺牲材料膜261和所述初始侧墙结构220，形成所述牺牲结构270和所述侧墙结构221。
99.通过所述磨平处理，使所述牺牲结构材料膜形成牺牲结构270，使所述初始侧墙结构形成侧墙结构221，且所述牺牲结构270的顶部表面与所述侧墙结构221的顶部表面齐平。
100.所述第一平坦化工艺为化学机械研磨工艺。
101.通过第一平坦化工艺刻蚀所述第二牺牲材料膜262，刻蚀暴露出的部分第一牺牲材料膜261表面，使得所述第一牺牲材料膜261凹陷处覆盖有第二牺牲材料膜262，所述第一平坦化工艺能够缩小第一牺牲材料膜261和第二牺牲材料膜262整体暴露出的表面的高度差异，从而有利于提高进行磨平处理之后，形成的侧墙结构221高度均一性，进而利于提高后续形成的栅极结构材料膜整体高度的均一性。
102.所述第一刻蚀工艺对所述第一牺牲材料膜261和第二牺牲材料膜262的刻蚀选择比范围0.9:1至1.3:1。
103.通过第一刻蚀工艺，刻蚀所述第一牺牲材料膜261，且去除剩余所述第二牺牲材料膜262，由于所述第一刻蚀工艺对第一牺牲材料膜261和第二牺牲材料膜262的刻蚀选择比范围较小，一方面，去除所述第二牺牲材料膜262，有利于后续第二刻蚀工艺261对暴露出的单一材料的第一牺牲材料膜261进行刻蚀；另一方面，第一刻蚀工艺之后，剩余的第一牺牲材料膜261表面高度均一性提高，从而有利于提高进行磨平处理之后，形成的侧墙结构高度均一性，进而利于提高后续形成的栅极结构材料膜整体高度的均一性。
104.所述第二刻蚀工艺对第一牺牲材料膜261的刻蚀速率与所述第一牺牲材料膜261厚度正相关；所述第二刻蚀工艺的参数为气体包括ch3f、cf4、cl2、h2以及惰性气体，所述惰性气体包括he或者ar，压强为2毫托至10毫托，功率为300瓦至1000瓦，温度为20摄氏度至50摄氏度，温度补偿范围为3摄氏度至10摄氏度。
105.由于所述第二刻蚀工艺能够获得待刻蚀材料具有的厚度，且针对不同厚度的材料调整刻蚀参数，尤其通过对温度的调控，能够实现对不同厚度的材料进行正相关速率的刻蚀，即，所述第二刻蚀工艺能够降低所述第一牺牲材料膜261的高度差异，使得进行后续第二平坦化工艺之前暴露出的表面的高度均一性较好，从而有利于提高进行磨平处理之后，形成的侧墙结构高度均一性，进而利于提高后续形成的栅极结构材料膜整体高度的均一
性。
106.所述第二平坦化工艺为化学机械研磨工艺。
107.通过所述第一平坦化工艺、第一刻蚀工艺和第二刻蚀工艺之后，所述第二介质材料膜262已被去除，同时剩余的第一介质材料膜261表面的整体高度均一性较好，通过所述第二平坦化工艺，刻蚀所述第一介质材料膜261，能够进一步提高第一介质材料膜261表面整体高度的均一性，即，通过所述磨平处理，形成的牺牲结构270的表面整体高度均一性得到大大改善，并且，由于所述侧墙结构221顶部表面齐平于牺牲结构270的顶部表面，所述侧墙结构221表面高度均一性较好。
108.所述第一牺牲材料膜261的材料和所述伪栅极层212的材料相同；所述第一牺牲材料膜261的材料包括：无定形硅、多晶硅、单晶硅或者无定形碳。在本实施例中，所述第一牺牲材料膜261的材料为多晶硅。
109.所述第二牺牲材料膜262的材料包括：氧化硅、氮化硅、氮氧化硅或者氮碳化硅。在本实施例中，所述第二牺牲材料膜262的材料为氧化硅。
110.请参考图22，形成所述介质层250之后，去除所述伪栅极结构210，在所述介质层250内形成第一开口280。
111.在本实施例中，形成所述介质层250之后，且通过磨平处理，使初始侧墙结构220形成侧墙结构221，提高了所述侧墙结构221表面整体高度的均一性，从而利于后续在侧墙结构221表面形成栅极结构材料膜表面整体高度均一性。
112.请继续参考图22，去除所述伪栅极结构210的过程中，去除所述牺牲结构270。
113.具体的，去除所述伪栅极结构210指的是去除伪栅极层212，由于所述伪栅极层212和第一牺牲材料膜261的材料相同，所述牺牲结构270由第一牺牲材料膜261而形成，使得去除所述伪栅极结构210的过程中，去除所述牺牲结构270，从而有利于减少工艺步骤，提高工艺效率。
114.需要说明的是，去除所述牺牲结构270，在相邻侧墙结构221之间的介质层250内形成凹槽271。
115.请参考图23，在所述第一开口280内和介质层250表面形成栅极结构材料膜290。
116.在本实施例中，相邻侧墙结构221之间的介质层250内具有凹槽271；所述栅极结构材料膜290的形成方法包括：在所述第一开口280内、凹槽271内和介质层250表面以及侧墙结构221表面形成高k介质材料膜(图中未示出)，所述高k介质材料膜填充满所述第一开口280和凹槽271；在所述高k介质材料膜表面形成功函数材料膜(图中未示出)；在所述功函数材料膜表面形成栅极材料膜(图中未示出)。
117.由于所述侧墙结构221顶部表面高度均一性较好，有利于提高栅极结构材料膜290整体高度的均一性，进而利于提高后续进行平坦化工艺，形成的栅极结构的整体高度均一性。
118.请参考图24，平坦化所述栅极结构材料膜290，直至暴露出介质层250顶部表面，形成栅极结构291。
119.具体的，所述平坦化工艺使所述高k介质材料膜形成高k介质层(图中未示出)，使所述功函数材料膜形成功函数层(图中未示出)，使栅极材料膜形成栅极(图中未示出)层，所述高k介质层、功函数层以及栅极层构成所述栅极结构291。
120.需要说明的是，所述高k指的是相对介电常数大于3.9。
121.所述介质层250的高度决定了栅极结构291的高度，高度均一性较好的介质层250有利于提高形成的栅极结构291的高度均一性。另一方面，所述平坦化工艺在暴露出介质层250顶部表面为止，即，通过抓取到介质层250材料作为平坦化工艺的停止信号，由于所述介质层250在整个膜层中占据的面积比例较大，设备能够抓取到介质层250材料产生的相应信号较强，从而提高了平坦化工艺的精准性，使得通过平坦化所述栅极结构材料膜290形成的栅极结构291的高度均一性较好。
122.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。