一种场效应晶体管及其制造方法与流程

1.本发明涉及半导体技术领域，尤其涉及一种场效应晶体管及其制造方法。


背景技术：

2.随着半导体设计中元件的尺寸的减小，半导体在结构上有很多变化，以确保元件的性能。
3.然而，由于元件的尺寸减小，场效应晶体管的尺寸也减小，从而出现短沟道效应的问题。


技术实现要素：

4.本发明的实施例提供一种场效应晶体管及其制造方法，可降低短沟道效应的影响。
5.为达到上述目的，本发明的实施例采用如下技术方案：
6.第一方面，提供一种场效应晶体管的制造方法，场效应晶体管具有源区、漏区、以及沟道区；场效应晶体管的制造方法包括：在半导体衬底上形成栅极氧化层；在沟道区，沿沟道长度的方向，栅极氧化层中靠近源区的部分为第一部分，栅极氧化层中靠近漏区的部分为第二部分，第一部分的厚度小于第二部分的厚度。
7.可选的，在形成栅极氧化层之后，场效应晶体管的制造方法还包括：在栅极氧化层上形成栅堆叠。
8.可选的，形成栅极氧化层和栅堆叠，包括：在半导体衬底上形成栅极氧化膜；对栅极氧化膜进行图案化处理，形成图案化栅极氧化膜，图案化栅极氧化膜的侧面具有坡度，沿沟道长度方向，图案化栅极氧化膜包括相对的第一侧面和第二侧面，第一侧面与待形成的栅堆叠层重叠，至少第二侧面与待形成的栅堆叠层无重叠；在图案化栅极氧化膜上形成栅堆叠层薄膜；对栅堆叠薄膜和图案化栅极氧化膜进行图案化处理，形成栅堆叠层和栅极氧化层，栅堆叠层位于栅极氧化层上；在栅堆叠层上形成绝缘薄膜；对绝缘薄膜进行刻蚀，形成间隔层，间隔层位于栅极氧化层和栅堆叠层侧面。
9.可选的，对栅极氧化膜进行图案化处理，形成图案化栅极氧化膜，包括：在栅极氧化膜上形成光刻胶，对光刻胶曝光、显影后形成图案化光刻胶；对栅极氧化膜进行湿法刻蚀，形成图案化栅极氧化膜；剥离光刻胶图案。
10.可选的，图案化栅极氧化层中除第一侧面的部分与待形成的栅堆叠层无重叠。
11.可选的，沿沟道长度方向，第一部分的宽度与第二部分的宽度的比值小于或等于7：3。
12.可选的，第二部分的平均厚度为第一部分的平均厚度的1.001～4倍。
13.可选的，场效应晶体管为鳍式场效应晶体管。
14.本发明实施例提供一种场效应晶体管的制造方法，场效应晶体管包括栅极氧化层，栅极氧化层包括第一部分和第二部分，第一部分的厚度小于第二部分的厚度。通过提高
第二部分的厚度，降低电荷的能量水平，从而降低短沟道效应的影响。
15.第二方面，提供一种场效应晶体管，具有源区、漏区、以及沟道区；场效应晶体管包括栅极氧化层，在沟道区，沿沟道长度的方向，栅极氧化层中靠近源区的部分为第一部分，栅极氧化层中靠近漏区的部分为第二部分，第一部分的厚度小于第二部分的厚度。
16.可选的，场效应晶体管还包括栅堆叠层和间隔层，栅堆叠层位于栅极氧化层上；间隔层位于栅堆叠层和栅极氧化层的侧面。
17.第二方面的有益效果与第一方面基本相同，在此不再赘述。
附图说明
18.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
19.图1为本发明实施例提供的一种场效应晶体管的结构示意图；
20.图2a为图1所示的场效应晶体管沿a-a1向的制造过程图；
21.图2b为图1所示的场效应晶体管沿b-b1向的制造过程图；
22.图3a为图1所示的场效应晶体管沿a-a1向的制造过程图；
23.图3b为图1所示的场效应晶体管沿b-b1向的制造过程图；
24.图4a为图1所示的场效应晶体管沿a-a1向的制造过程图；
25.图4b为图1所示的场效应晶体管沿b-b1向的制造过程图；
26.图5a为图1所示的场效应晶体管沿a-a1向的制造过程图；
27.图5b为图1所示的场效应晶体管沿b-b1向的制造过程图；
28.图6a为图1所示的场效应晶体管沿a-a1向的制造过程图；
29.图6b为图1所示的场效应晶体管沿b-b1向的制造过程图；
30.图7a为图1所示的场效应晶体管沿a-a1向的制造过程图；
31.图7b为图1所示的场效应晶体管沿b-b1向的制造过程图；
32.图8a为图1所示的场效应晶体管沿a-a1向的制造过程图；
33.图8b为图1所示的场效应晶体管沿b-b1向的制造过程图；
34.图9a为图1所示的场效应晶体管沿a-a1向的制造过程图；
35.图9b为图1所示的场效应晶体管沿b-b1向的制造过程图；
36.图10a为图1所示的场效应晶体管沿a-a1向的制造过程图；
37.图10b为图1所示的场效应晶体管沿b-b1向的制造过程图；
38.图11a为图1所示的场效应晶体管沿a-a1向的制造过程图；
39.图11b为图1所示的场效应晶体管沿b-b1向的制造过程图；
40.图12a为图1所示的场效应晶体管沿a-a1向的制造过程图；
41.图12b为图1所示的场效应晶体管沿b-b1向的制造过程图。
42.附图标记：
43.10-半导体衬底；11-栅极氧化层；111-第一部分；112-第二部分；12-源极；13-漏极；141-栅堆叠层；142-间隔层；15-氧化层；21-栅极氧化膜；22-图案化栅极氧化膜；23-栅
堆叠薄膜；24-绝缘薄膜；31-第一光刻胶图案；32-第二光刻胶图案。
具体实施方式
44.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
45.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
46.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
47.实施例一
48.本发明实施例提供一种场效应晶体管的制造方法，如图1所示，场效应晶体管具有源区、漏区、以及沟道区。场效应晶体管的制造方法包括：
49.如图2a所示，在源区和漏区，对半导体衬底10进行掺杂，形成源极12和漏极13，如图2b所示，并在源区和漏区以外的区域形成绝缘层15。需要说明的是，图2a-图11b均为图1中沿a-a1或b-b1所在区域的剖视图，并非对应图1的剖视图。
50.其中，半导体衬底10的材料可以是iii-v族化合物半导体衬底；绝缘层15的材料可以是氧化物，例如氧化硅、氮氧化硅等。
51.可以先形成源极12和漏极13，再形成氧化层15。或者，也可以先形成氧化层15，再形成源极12和漏极13。
52.接着，如图3a和图3b所示，在半导体衬底10上形成栅极氧化膜21。栅极氧化膜21覆盖源区、漏区、以及氧化层15。
53.接着，如图4a和图4b所示，在栅极氧化膜21上形成第一光刻胶，对第一光刻胶曝光、显影后形成第一图案化光刻胶31。第一光刻胶图案31位于沟道区，用于遮挡待形成的图案化栅极氧化膜22。
54.第一光刻胶可以是正胶，也可以是负胶。
55.接着，如图5a和图5b所示，对栅极氧化膜21进行刻蚀，形成图案化栅极氧化膜22，图案化栅极氧化膜22的侧面具有坡度，沿沟道长度方向，图案化栅极氧化膜22包括相对的第一侧面和第二侧面，第一侧面与待形成的栅堆叠层141重叠，至少第二侧面与待形成的栅堆叠层141无重叠。
56.由于湿法刻蚀具有各向同性，因此可以采用湿法刻蚀对栅极氧化膜21，形成图案化栅极氧化膜22，刻蚀液可以对栅极氧化膜21的侧面进行刻蚀，以形成具有坡度的第一侧面和第二侧面。
57.第一侧面完全与待形成的栅堆叠层141重叠；或者，如图5a和图5b所示，第一侧面
中的一部分与待形成的栅堆叠层141重叠。
58.图案化栅极氧化膜22还可以包括分别与第一侧面和第二侧面邻接的上表面。所述上表面可以与待形成的栅堆叠层141重叠；或者，所述上表面也可以与待形成的栅堆叠层141无重叠。
59.接着，如图6a和图6b所示，剥离第一光刻胶图案31。
60.此处，可以采用机械剥离或激光剥离等方式剥离第一光刻胶图案31。
61.接着，如图7a和图7b所示，在图案化栅极氧化膜22上形成栅堆叠薄膜23。
62.接着，如图8a和图8b所示，对栅堆叠薄膜23进行平坦化处理，之后，在栅堆叠薄膜23上形成第二光刻胶，对第二光刻胶曝光、显影后形成第二图案化光刻胶32。第二光刻胶图案32位于沟道区，用于遮挡待形成的栅堆叠层141，第二光刻胶图案32与图案化栅极氧化膜22的第一侧面重叠、且至少与第二侧面无重叠。
63.由于图案化栅极氧化膜22具有一定厚度，因此形成在图案化栅极氧化膜22上的栅堆叠薄膜23在与图案化栅极氧化膜22重叠的区域也具有一定凸起，可通过平坦化处理使栅堆叠薄膜23的上表面平坦。
64.第二光刻胶可以是正胶，也可以是负胶。
65.接着，如图9a和图9b所示，对栅堆叠薄膜23和图案化栅极氧化膜22进行刻蚀，形成栅堆叠层141和栅极氧化层11，栅堆叠层141位于栅极氧化层11上。在沟道区，沿沟道长度的方向，栅极氧化层11中靠近源区的部分为第一部分111，栅极氧化层11中靠近漏区的部分为第二部分112，第一部分111的厚度小于第二部分112的厚度。
66.由于至少图案化栅极氧化膜22的第二侧面与待形成的栅堆叠层141无重叠，因此，刻蚀得到栅极氧化层11包括图案化栅极氧化膜22的第一侧面，沿源区指向漏区的方向，第一侧面的厚度逐渐增大，即，第一部分111的厚度小于第二部分112的厚度。
67.本领域的技术人员应该知道，沟道区为源极12与漏极13之间的区域，与栅极所在的区域重叠的区域。其中，沟道长度方向是指：源极12到漏极13的垂直方向。此外，栅堆叠层141可以包括层叠设置的栅绝缘层和栅极。
68.不对第一部分111和第二部分112的厚度之差进行限定，只要第二部分112的厚度大于第一部分111的厚度即可。
69.可选的，第二部分112的厚度为第一部分111的厚度的1.001～4倍。
70.示例的，第一部分111的厚度可以为10μm，第二部分112的厚度可以为20μm。
71.沿沟道长度方向，第一部分111的宽度与第二部分112的宽度的比值可以小于或等于7：3。即，第二部分112的宽度不超过沟道长度的30％。
72.示例的，沟道长度为10μm，第一部分111的宽度为7μm，第二部分112的宽度为3μm。
73.接着，如图10a和图10b所示，剥离第二光刻胶图案32。
74.此处，可以采用机械剥离或激光剥离等方式剥离第二光刻胶图案32。
75.接着，如图11a和图11b所示，在栅堆叠层141上形成绝缘薄膜24。
76.接着，如图12a和图12b所示，对绝缘薄膜24进行刻蚀，形成间隔层(spacer)142，间隔层142位于栅极氧化层11和栅堆叠层141侧面。
77.由于绝缘薄膜24在爬坡处的厚度大于其他区域的厚度，因此，可以直接对绝缘薄膜24进行刻蚀，形成间隔层142。
78.基于上述，形成的场效应晶体管可以是鳍式场效应晶体管(fin field-effect transistor，简称finfet)。
79.本发明实施例提供一种场效应晶体管的制造方法，场效应晶体管包括栅极氧化层11，栅极氧化层11包括第一部分111和第二部分112，第一部分111的厚度小于第二部分112的厚度。通过提高第二部分112的厚度，降低电荷的能量水平，从而降低短沟道效应的影响。
80.实施例二
81.本发明实施例提供一种场效应晶体管，如图1所示，具有源区、漏区、以及沟道区；场效应晶体管包括栅极氧化层11，在沟道区，沿沟道长度的方向，栅极氧化层11中靠近源区的部分为第一部分，栅极氧化层11中靠近漏区的部分为第二部分，第一部分的厚度小于第二部分的厚度。
82.如图12a和图12b所示，场效应晶体管还包括栅堆叠层141和间隔层142，栅堆叠层141位于栅极氧化层11上，间隔层142位于栅堆叠层141和栅极氧化层11的侧面。
83.此种结构的场效应晶体管可以由实施例一所述的制造方法制造得到，具有与实施例一相同的解释说明和有益效果，在此不再赘述。
84.实施例二
85.本发明实施例还提供一种基板，包括前述任一实施例所述的场效应晶体管；多个场效应晶体管设置于半导体衬底10上。
86.不对半导体衬底10上的多个场效应晶体管的排布方式进行限定，多个场效应晶体管的排布方式与基板的用途有关。
87.本发明实施例提供一种基板，包括前述任一实施例所述的场效应晶体管，场效应晶体管包括栅极氧化层11，栅极氧化层11包括第一部分111和第二部分112，第一部分111的厚度小于第二部分112的厚度。通过提高第二部分112的厚度，降低电荷的能量水平，从而降低短沟道效应的影响。
88.实施例三
89.本发明实施例还提供一种电子设备，包括前述任一实施例所述的基板。
90.在一些实施例中，不对电子设备的具体用途进行限定，只要电子设备内包括上述基板即可。
91.示例的，电子设备包括智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源中的至少一种。
92.本发明实施例还提供一种电子设备，包括前述任一实施例所述的基板，所述基板包括场效应晶体管，场效应晶体管包括栅极氧化层11，栅极氧化层11包括第一部分111和第二部分112，第一部分111的厚度小于第二部分112的厚度。通过提高第二部分112的厚度，降低电荷的能量水平，从而降低短沟道效应的影响。
93.在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
94.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而
并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。