半导体结构及其形成方法与流程

1.本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。


背景技术：

2.随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元器件数量也越来越多，元器件的尺寸也随之减小。随着半导体结构尺寸的减小，半导体结构中器件的沟道随之缩短。由于沟道缩短，缓变沟道近似不再成立，而凸显出各种不利的物理效应(特别是短沟道效应)，这使得器件性能和可靠性发生退化，限制了器件尺寸的进一步缩小。
3.为了克服器件的短沟道效应，抑制漏电流，提出了一种鳍式场效应晶体管(fin fet)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
4.然而，现有的半导体结构的性能仍然有待改善。


技术实现要素：

5.本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高半导体结构的性能。
6.为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上具有若干相互分立的第一鳍部结构，所述第一鳍部结构包括第一鳍，并且，所述第一鳍与所述衬底的材料不同；在所述第一鳍的侧壁面形成第一阻挡膜；在形成所述第一阻挡膜后，在所述衬底上形成隔离结构材料层，所述隔离结构材料层覆盖所述第一鳍部结构。
7.可选的，形成所述第一阻挡膜的方法包括：在所述衬底和第一鳍部结构表面形成第一阻挡材料膜；对所述第一鳍侧壁面的第一阻挡材料膜进行改性处理，使第一鳍的材料与第一阻挡材料膜的材料反应，以在所述第一鳍的侧壁面形成所述第一阻挡膜；在形成所述第一阻挡膜之后，去除所述第一鳍部结构表面以及所述衬底表面的第一阻挡材料膜。
8.可选的，所述第一鳍的材料包括硅锗或锗，所述第一阻挡材料膜的材料包括氧化硅锗，所述改性处理的工艺包括退火工艺，且所述退火工艺的工艺参数包括：温度范围为700℃至1000℃。
9.可选的，所述退火工艺的工艺参数还包括：时间为5秒至30秒。
10.可选的，形成所述第一阻挡材料膜的工艺包括原子层沉积工艺、炉管沉积工艺或热氧化工艺。
11.可选的，在所述第一鳍的侧壁面形成所述第一阻挡膜的同时，还通过所述第一鳍的材料与第一阻挡材料膜的材料反应，在所述第一阻挡膜表面形成过渡膜。
12.可选的，去除所述第一鳍部结构表面以及所述衬底表面的第一阻挡材料膜的工艺包括干法刻蚀工艺或是湿法刻蚀工艺，所述干法刻蚀工艺采用的刻蚀气体包括nf3、以及nh3或h2中的至少一种，所述湿法刻蚀工艺采用的刻蚀溶液包括hcl。
13.可选的，所述过渡膜的材料包括氧化硅。
14.可选的，所述隔离结构材料层包括位于衬底和第一鳍部结构表面的初始隔离膜、以及位于初始隔离膜上的隔离介质材料层。
15.可选的，所述初始隔离膜的材料与所述过渡膜的材料相同。
16.可选的，所述初始隔离膜的材料包括氧化硅、碳氧化硅或氧化铝。
17.可选的，所述第一阻挡膜的材料包括硅。
18.可选的，所述第一阻挡膜的厚度范围为0.5纳米至3纳米。
19.可选的，所述第一鳍部结构还包括位于所述第一鳍和所述衬底之间的第二鳍。
20.可选的，所述衬底包括第一区和第二区，若干所述第一鳍部结构位于所述第一区上，并且，所述第二区上还具有若干相互分立的第二鳍部结构，所述第二鳍部结构的材料与所述第一鳍的材料不同。
21.可选的，还包括：在所述第一鳍部结构以及衬底的表面形成隔离结构材料层的同时，还在若干所述第二鳍部结构的表面形成所述隔离结构材料层。
22.可选的，所述第二鳍部结构的材料包括硅。
23.可选的，还包括：平坦化所述隔离结构材料层，直至暴露出所述第一鳍顶面；在平坦化所述隔离结构材料层后，回刻蚀所述隔离结构材料层，直至与所述第一鳍的底面齐平，以形成隔离结构，所述隔离结构包括位于衬底和部分第一鳍部结构侧壁面的隔离膜、以及位于所述隔离膜上隔离介质层。
24.可选的，还包括：在形成所述第一阻挡膜之前，形成若干相互分立的鳍部掩膜结构，所述鳍部掩膜结构位于所述第一鳍部结构顶面；在平坦化所述隔离结构材料层的过程中，平坦化所述鳍部掩膜结构，直至去除所述鳍部掩膜结构。
25.相应的，本发明的技术方案还提供一种半导体结构，包括：衬底，所述衬底上具有若干相互分立的第一鳍部结构，所述第一鳍部结构包括第一鳍，并且，所述第一鳍与所述衬底的材料不同；位于所述第一鳍的侧壁面的第一阻挡膜；位于所述衬底上的隔离结构，所述隔离结构覆盖所述第一鳍部结构的部分侧壁面，并且，所述隔离结构顶面与所述第一鳍的底面齐平。
26.可选的，所述衬底包括第一区和第二区，若干所述第一鳍部结构位于所述第一区上；所述半导体结构还包括：若干相互分立且位于所述第二区上的第二鳍部结构，所述第二鳍部结构的材料与所述第一鳍的材料不同。
27.可选的，所述第二鳍部结构的材料包括硅。
28.可选的，所述第一鳍的材料包括硅锗或锗。
29.可选的，所述第一鳍部结构还包括位于所述第一鳍和所述衬底之间的第二鳍。
30.可选的，所述第一阻挡膜的材料包括硅。
31.可选的，所述隔离结构包括位于衬底和部分第一鳍部结构侧壁面的隔离膜、以及位于所述隔离膜上隔离介质层。
32.可选的，所述隔离膜的材料包括氧化硅、碳氧化硅或氧化铝。
33.与现有技术相比，本发明的技术方案具有以下有益效果：
34.本发明技术方案提供的半导体结构的形成方法中，第一鳍与衬底的材料不同，并且，相比于衬底的材料，第一鳍的材料更容易被氧化。由于在形成隔离结构材料层之前，在所述第一鳍的侧壁面形成第一阻挡膜，因此，通过在所述第一鳍的侧壁面增加第一阻挡膜，能够在形成隔离结构材料层的过程中，提高阻挡第一鳍氧化的能力，从而，减少了半导体器件电学性能受到的影响，提高了半导体结构的性能。
35.进一步，由于所述第一鳍的材料包括硅锗或锗，所述第一阻挡材料膜的材料包括氧化硅锗，所述改性处理的工艺包括退火工艺，且所述退火工艺的工艺参数包括：温度范围为700℃至1000℃，因此，能够实现对第一鳍侧壁面的第一阻挡材料膜进行改性处理，使第一鳍的材料与第一阻挡膜的材料反应，以在第一鳍侧壁面形成第一阻挡膜。具体而言，在温度范围为700℃至1000℃的环境下，锗或者硅锗(第一鳍的材料)能够与氧化硅锗(第一阻挡材料膜的材料)反应，在所述第一鳍侧壁面形成硅膜，即第一阻挡膜，从而，能够仅在容易被氧化的第一鳍侧壁面形成第一阻挡膜。
附图说明
36.图1至图2是一种半导体结构的形成方法中各步骤的结构示意图；
37.图3至图10是本发明一实施例的半导体结构的形成方法各步骤的剖面结构示意图。
具体实施方式
38.如背景技术所述，现有的半导体结构的性能较差。现结合具体实施例进行说明，图1至图2是一种半导体结构的形成方法中各步骤的结构示意图。
39.需要注意的是，本说明书中的“表面”，用于描述空间的相对位置关系，并不限定于是否直接接触。
40.请参考图1，提供衬底100，所述衬底100上具有若干相互分立的鳍部结构110，所述鳍部结构110包括有效鳍111、以及位于有效鳍111与衬底100之间的无效鳍112。
41.所述有效鳍111的材料为硅锗。
42.所述衬底100和无效鳍112的材料为硅。
43.请继续参考图1，在所述鳍部结构110表面和衬底100表面形成阻挡膜120，所述阻挡膜120的材料为氧化硅，一方面，所述阻挡膜120能够在形成隔离介质层之前提高鳍部结构110的结构强度，另一方面，所述阻挡膜120在后续形成隔离介质层的过程中，还用于减少形成隔离介质层的材料的工艺对衬底100和鳍部结构110的氧化。
44.请继续参考图1，采用流体化学气相沉积工艺(fcvd)和退火工艺，在所述阻挡膜120表面形成隔离介质材料层130，所述隔离介质材料层130的材料为氧化硅。
45.请参考图2，平坦化所述隔离介质材料层130和阻挡膜120，直至暴露出所述鳍部结构110顶面；在平坦化所述隔离介质材料层130和阻挡膜120后，回刻蚀所述隔离介质材料层130和阻挡膜120，直至所述隔离介质材料层130和阻挡膜120顶面与所述有效鳍111底面齐平，形成隔离介质层131。
46.在上述实施例中，为了增大沟道内的电流，有效鳍111的材料采用了与硅(衬底100
和无效鳍112的材料)相比能够产生更多应力的硅锗。然而，相比起衬底100和无效鳍112的材料，有效鳍111的材料更容易被氧化，因此，尽管所述阻挡膜120能够有效阻挡形成隔离介质层的材料的工艺对衬底100和无效鳍112的氧化，但是，所述阻挡膜120阻挡有效鳍111的氧化的效果较差，从而，导致有效鳍111被氧化，造成半导体器件的电学性能受到影响，半导体结构的性能较差。
47.为解决所述技术问题，本发明实施例提供了一种半导体结构及其形成方法，通过在第一鳍的侧壁面形成第一阻挡膜，提高了第一鳍的抗氧化能力，从而，提高了半导体结构的性能。
48.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
49.图3至图10是本发明一实施例的半导体结构的形成方法各步骤的剖面结构示意图。
50.请参考图3，提供衬底200。
51.所述衬底200的材料包括半导体材料。
52.在本实施例中，所述衬底200的材料为硅。
53.在其他实施例中，所述衬底的材料包括碳化硅、硅锗、
ⅲ-ⅴ
族元素构成的多元半导体材料、绝缘体上硅(soi)或者绝缘体上锗(goi)等。其中，
ⅲ-ⅴ
族元素构成的多元半导体材料包括inp、gaas、gap、inas、insb、ingaas或者ingaasp等。
54.在本实施例中，所述衬底200上具有若干相互分立的第一鳍部结构210，所述第一鳍部结构210包括第一鳍211，并且，所述第一鳍211与所述衬底200的材料不同。
55.具体而言，在本实施例中，所述第一鳍211的材料包括硅锗。
56.需要说明的是，相比所述第一鳍211的材料，所述衬底200的材料在后续形成隔离结构材料层的工艺中，抗氧化能力更好。即，相比于衬底200的材料，第一鳍211的材料更容易被氧化。
57.需要说明的是，同一个第一鳍211的不同处的材料之间，锗的百分比浓度根据对半导体器件设计的需求，可以相同或者不同，即，在同一个第一鳍211的材料中，可以具有1个或多个锗的百分比浓度。
58.在其他实施例中，所述第一鳍的材料包括锗。
59.在本实施例中，所述第一鳍部结构210还包括：位于所述第一鳍211和所述衬底200之间的第二鳍212。
60.在本实施例中，所述衬底200包括第一区i和第二区ii，若干所述第一鳍部结构210位于所述第一区i上，并且，所述第二区ii上还具有若干相互分立的第二鳍部结构220，所述第二鳍部结构220的材料与所述第一鳍211的材料不同。
61.在本实施例中，所述第二鳍部结构220的材料包括硅。
62.具体而言，所述第一鳍211用于形成p型晶体管，第二鳍部结构220用于形成n型晶体管。从而，采用硅锗为材料有利于产生更多的应力、增大沟道内的电流，以提升p型晶体管的性能。
63.在其他实施例中，所述衬底不包括第二区，并且，所述衬底上不具有所述第二鳍部结构。
64.在本实施例中，形成所述衬底200、第一鳍部结构210以及第二鳍部结构220的方法包括：提供初始衬底(未图示)；在所述初始衬底上形成第一掩膜层(未图示)，所述第一掩膜层覆盖第二区ii且暴露出第一区i；以所述第一掩膜层为掩膜，刻蚀所述初始衬底，在第一区i的初始衬底内形成第一开口(未图示)；在形成所述第一开口之后，去除所述第一掩膜层；在去除所述第一掩膜层之后，在所述第一开口内形成第一鳍材料层(未图示)；在第一区i上的所述第一鳍材料层表面、以及第二区ii上的初始衬底表面形成若干相互分立的鳍部掩膜结构230；以所述鳍部掩膜结构230为掩膜，刻蚀所述第一鳍材料层和初始衬底，直至形成所述衬底200、第一鳍部结构210以及第二鳍部结构220。
65.在本实施例中，所述鳍部掩膜结构230不仅作为形成第一鳍部结构210和第二鳍部结构220时的掩膜。一方面，在后续形成隔离结构材料层时，还能够通过所述鳍部掩膜结构230保护所述第一鳍211的顶面，增加第一鳍211顶面的抗氧化能力，减少形成隔离结构材料层的工艺对第一鳍211顶面的氧化，从而，提高了半导体结构的性能。另一方面，在后续去除第一阻挡材料膜的过程中、或是在后续平坦化隔离结构材料层的过程中，所述鳍部掩膜结构230还能够对第一鳍211顶面以及第二鳍部结构220顶面起到保护作用，减少所述平坦化过程对第一鳍211顶面以及第二鳍部结构220顶面造成的损伤，从而，提高了半导体结构的性能。
66.同时，所述鳍部掩膜结构230还使后续形成的第一阻挡材料膜与第一鳍211顶面间隔，因此，在后续形成第一阻挡膜的改性处理过程中，能够阻止第一鳍211顶面的第一阻挡材料膜240与第一鳍211的材料反应，从而，实现了在第一鳍211的侧壁面形成第一阻挡膜的同时，不在第一鳍211的顶面形成第一阻挡膜。由于不在第一鳍211的顶面形成第一阻挡膜，因此，减少了去除第一鳍211的顶面的第一阻挡膜的刻蚀或研磨步骤，从而，降低了第一鳍211顶面受到的损害，提高了半导体结构的性能。
67.在本实施例中，所述鳍部掩膜结构230的材料包括氮化硅。
68.形成所述第一鳍材料层的方法包括：采用外延生长工艺，在所述第一开口内、所述初始衬底表面形成初始第一鳍材料层，所述初始第一鳍材料层表面高于所述初始衬底表面；平坦化所述初始第一鳍材料层，直至暴露出所述初始衬底表面，以形成第一鳍材料层。
69.接着，在所述第一鳍211的侧壁面形成第一阻挡膜，形成所述第一阻挡膜的详细过程请参考图4至图6。
70.请参考图4，在所述衬底200和第一鳍部结构210表面形成第一阻挡材料膜240。
71.具体而言，在本实施例中，在衬底200表面、第一鳍部结构210侧壁面、第二鳍部结构220侧壁面以及鳍部掩膜结构230表面，形成所述第一阻挡材料膜240。
72.在本实施例中，形成所述第一阻挡材料膜240的工艺包括原子层沉积工艺、炉管沉积工艺或热氧化工艺。
73.在本实施例中，所述第一阻挡材料膜240的材料包括氧化硅锗。
74.请参考图5，对所述第一鳍211侧壁面的第一阻挡材料膜240进行改性处理，使第一鳍211的材料与第一阻挡材料膜240的材料反应，以在所述第一鳍211的侧壁面形成第一阻挡膜241。
75.由于在后续形成隔离结构材料层之前，在所述第一鳍211的侧壁面形成第一阻挡膜241，因此，通过在所述第一鳍的侧壁面增加第一阻挡膜241，能够在形成隔离结构材料层
的过程中，提高阻挡第一鳍211氧化的能力，从而，减少了半导体器件电学性能受到的影响，提高了半导体结构的性能。
76.不仅如此，由于仅在第一鳍211的侧壁面形成第一阻挡膜241，因此，后续在第二鳍部结构220表面形成初始隔离膜、以及隔离膜的过程，与形成第一阻挡膜241的过程之间的关联性较少，从而，第二鳍部结构220表面的初始隔离膜、以及隔离膜的材料受到的限制小，进而，能够在通过第一阻挡膜241增加第一鳍211的抗氧化能力的同时，使第二鳍部结构220表面形成的初始隔离膜、以及隔离膜的材料与n型晶体管之间的适配性更好。
77.在本实施例中，所述第一阻挡膜241的材料包括硅。所述第一阻挡膜241的材料与所述衬底200、第二鳍部结构210的材料相同，即，相比于第一鳍211的材料，形成了在后续形成隔离结构材料层的工艺中，材料的抗氧化能力更好的第一阻挡膜241。
78.在本实施例中，在垂直于所述第一鳍211侧壁面的方向上，所述第一阻挡膜241的厚度范围为0.5纳米至3纳米。
79.所述第一阻挡膜241的厚度太小，则降低了在后续形成隔离结构材料层时的抗氧化能力，后续第一鳍211仍然容易被氧化，不利于提高半导体结构的性能。所述第一阻挡膜241的厚度太大，则过多增大了相邻第一鳍211之间的最大深宽比，导致后续填充隔离结构材料层的材料时，容易形成空洞等缺陷，造成隔离结构材料层中缺陷的增加，也不利于提高半导体结构的性能。因此，选择合适的第一阻挡膜241的厚度范围，即，所述第一阻挡膜241的厚度范围为0.5纳米至3纳米时，一方面，确保了在后续形成隔离结构材料层时的抗氧化能力，另一方面，有利于隔离结构材料层的材料的形成，从而，提高了半导体结构的性能。
80.在本实施例中，所述改性处理的工艺包括退火工艺，且所述退火工艺的工艺参数包括：温度范围为700℃至1000℃。
81.由于所述第一鳍211的材料包括硅锗，所述第一阻挡材料膜的材料包括氧化硅锗，所述改性处理的工艺包括退火工艺，且所述退火工艺的工艺参数包括：温度范围为700℃至1000℃，因此，能够实现对第一鳍211侧壁面的第一阻挡材料膜240进行改性处理，使第一鳍211的材料与第一阻挡材料膜240的材料反应，以在第一鳍211侧壁面形成第一阻挡膜241。
82.具体而言，在温度范围为700℃至1000℃的环境下，硅锗(第一鳍211的材料)能够与氧化硅锗(第一阻挡材料膜240的材料)反应，在所述第一鳍211侧壁面形成硅膜，即第一阻挡膜241，同时，在温度范围为700℃至1000℃的环境下，氧化硅锗不会与衬底200的材料、第二鳍212的材料或是第二鳍部结构220的材料反应，从而，能够仅在容易被氧化的第一鳍211侧壁面形成第一阻挡膜241。
83.同样的，在其他实施例中，当第一鳍的材料包括锗时，第一鳍的材料也能够与氧化硅锗反应，在此不再赘述。
84.在本实施例中，所述退火工艺的工艺参数还包括：时间为5秒至30秒。
85.通过对所述退火工艺的时间长度的控制，实现了对所形成的第一阻挡膜241的厚度的控制，从而，能够使所述第一阻挡膜241的厚度在预设范围内。
86.在本实施例中，所述退火工艺的工艺参数还包括：采用的气体包括氮气。
87.在本实施例中，在所述第一鳍211的侧壁面形成所述第一阻挡膜241的同时，还通过所述第一鳍211的材料与第一阻挡材料膜240的材料反应，在所述第一阻挡膜241表面形成过渡膜242。
88.通过所述过渡膜242，能够在后续形成隔离结构材料层的过程中，减少对第一阻挡膜241的氧化，即，更多地降低了第一鳍211被氧化的风险，更好的保护了第一鳍211、减少了对第一鳍211的氧化，从而，提高了半导体结构的性能。具体而言，一方面，在后续形成初始隔离膜的过程中，通过所述过渡膜242，能够减少对第一阻挡膜241的氧化；另一方面，在后续形成隔离介质材料层的过程中，在通过初始隔离膜减少对第一阻挡膜241的氧化的基础上，通过过渡膜242，增强了对第一阻挡膜241的保护，进一步减少了第一阻挡膜241被氧化的程度和风险。
89.不仅如此，由于在后续去除第一阻挡材料膜240的过程中，第一鳍211能够受到第一阻挡膜241和过渡膜242的保护，因此，还减少了去除第一阻挡材料膜240的刻蚀工艺对第一鳍211造成的影响，从而，降低了第一鳍211产生鳍错位(stack fault)的风险，从而，提高了半导体结构的性能和可靠性。
90.在本实施例中，所述过渡膜242的材料包括氧化硅。
91.所述过渡膜242的材料包括氧化硅，因此，所述第一阻挡膜241以及所述过渡膜242构成了硅、以及位于硅表面的氧化硅的结构，该结构与现有的半导体结构一致性高，因此，能够使后续的半导体结构的形成工艺与现有工艺的区别更小，提高了所述半导体结构的形成工艺与现有工艺之间的兼容性。
92.具体而言，在本实施例中，通过采用温度范围为700℃至1000℃的退火工艺，第一鳍211的材料与第一阻挡材料膜240的材料反应，且所述反应的反应式为：sige sigeo
x
→
si(第一阻挡膜241) sio2(过渡膜242) 2geo。其中，geo具有易挥发的特性，因此，在反应过程中直接通过易挥发的特性而被去除。
93.请参考图6，在形成所述第一阻挡膜241之后，去除所述第一鳍部结构210表面以及所述衬底200表面的第一阻挡材料膜240。
94.去除所述第一鳍部结构210表面以及所述衬底200表面的第一阻挡材料膜240的工艺包括干法刻蚀工艺或是湿法刻蚀工艺。
95.具体而言，所述干法刻蚀工艺采用的刻蚀气体包括：nf3、以及nh3或h2中的至少一种。
96.所述湿法刻蚀工艺采用的刻蚀溶液包括hcl。
97.在本实施例中，在去除所述第一鳍部结构210表面以及所述衬底200表面的第一阻挡材料膜240的同时，还去除第二鳍部结构220表面的第一阻挡材料膜240。
98.接着，在形成所述第一阻挡膜241后，在所述衬底200上形成隔离结构材料层，所述隔离结构材料层覆盖所述第一鳍部结构210。
99.在本实施例中，在所述第一鳍部结构210以及衬底200的表面形成隔离结构材料层的同时，还在若干所述第二鳍部结构220的表面形成所述隔离结构材料层。
100.在本实施例中，所述隔离结构材料层包括：位于衬底200和第一鳍部结构210表面的初始隔离膜、以及位于初始隔离膜上的隔离介质材料层。具体形成所述隔离结构材料层的过程请参考图7至图8。
101.请参考图7，在形成所述第一阻挡膜241之后，在所述第一区i的衬底200表面、以及第一鳍部结构210表面形成初始隔离膜251。
102.在本实施例中，在所述第一区i的衬底200表面、以及第一鳍部结构210表面形成初
始隔离膜251的同时，还在所述第二区ii的衬底200表面、以及若干所述第二鳍部结构220的表面形成所述初始隔离膜251。
103.一方面，通过所述初始隔离膜251，在后续形成隔离介质材料层的过程中，能够增强对衬底200、第一鳍部结构210、以及第二鳍部结构220的保护，减少衬底200、第一鳍部结构210、以及第二鳍部结构220受到的氧化，从而，提高了半导体结构的性能。
104.在本实施例中，形成所述初始隔离膜251的工艺包括沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或是原子层沉积工艺。
105.在其他实施例中，形成所述初始隔离膜251的工艺还包括氧化工艺等。
106.所述初始隔离膜251为后续形成隔离膜提供材料。
107.在本实施例中，所述初始隔离膜251的材料与所述过渡膜242的材料相同，即，所述初始隔离膜251的材料包括氧化硅。相应的，在本实施例中，所述隔离膜的材料与所述过渡膜242的材料相同，即，所述隔离膜的材料包括氧化硅。
108.一方面，由于所述初始隔离膜251的材料与所述过渡膜242的材料相同，因此，能够在后续刻蚀初始隔离膜251的同时刻蚀过渡膜242，降低了去除过渡膜242的工艺难度，并提高了去除过渡膜242的效率。另一方面，氧化硅有利于增加拉应力，由于初始隔离膜251的材料包括氧化硅，即所述隔离膜的材料包括氧化硅，因此，通过所述隔离膜有利于增大第二鳍部结构220(n型晶体管)的沟道内的电流，从而，有利于提高半导体结构的性能。
109.在其他实施例中，所述初始隔离膜的材料包括碳氧化硅或氧化铝。相应的，在其他实施例中，所述隔离膜的材料包括碳氧化硅或氧化铝。
110.请参考图8，在所述初始隔离膜251上形成隔离介质材料层252，以在所述衬底200上形成隔离结构材料层250，所述隔离结构材料层250覆盖所述第一鳍部结构210。
111.所述隔离介质材料层252为后续形成隔离介质层提供材料。
112.在本实施例中，形成所述隔离介质材料层252的方法包括：采用流动性化学气相沉积工艺(fcvd)，在所述初始隔离膜251上形成初始隔离介质材料层(未图示)；在形成初始隔离介质材料层后，对所述初始隔离介质材料层进行退火工艺，以固化所述初始隔离介质材料层，形成隔离介质材料层252。
113.由于采用流动性化学气相沉积工艺形成初始隔离介质材料层，因此，一方面，初始隔离介质材料层的流动性较好，从而，增加了隔离介质材料层252表面平坦程度，有利于提高后续所形成的隔离介质层的表面平坦程度，进而，在所述隔离介质层上形成互连结构或是其他半导体结构时，能够增大形成工艺的工艺窗口，降低形成工艺的难度。另一方面，初始隔离介质材料层的填充性较好，因此，形成的隔离介质层的质量较好，缺陷较少，从而，提高了半导体结构的性能和可靠性。
114.在本实施例中，所述隔离介质材料层252的材料包括氧化物。相应的，所述隔离介质层的材料包括氧化物。
115.在其他实施例中，形成所述隔离介质材料层的工艺包括旋涂工艺、化学气相沉积工艺、物理气相沉积工艺或是原子层沉积工艺。
116.请参考图9，在形成所述隔离介质材料层252后，平坦化所述隔离结构材料层250，直至暴露出所述第一鳍211顶面。
117.在本实施例中，平坦化所述隔离结构材料层250的工艺包括化学机械研磨工艺。
118.在其他实施例中，平坦化所述隔离结构材料层的工艺包括干法刻蚀工艺或是湿法刻蚀工艺。
119.在本实施例中，在平坦化所述隔离结构材料层250的过程中，还平坦化所述鳍部掩膜结构230，直至去除所述鳍部掩膜结构230。
120.在另一实施例中，所述半导体结构的形成方法包括：在形成第一阻挡材料膜之前，去除鳍部掩膜结构；在所述改性处理的过程中，还在第一鳍的顶面形成第一阻挡膜的材料；在平坦化所述隔离结构材料层的过程中，还平坦化第一鳍的顶面的第一阻挡膜的材料，直至去除第一鳍的顶面的第一阻挡膜的材料。
121.请参考图10，在平坦化所述隔离结构材料层250后，回刻蚀所述隔离结构材料层250，直至与所述第一鳍211的底面齐平，以形成隔离结构260，所述隔离结构260包括位于衬底200和部分第一鳍部结构210侧壁面的隔离膜261、以及位于所述隔离膜261上隔离介质层262。
122.具体而言，在本实施例中，所述隔离结构260包括位于衬底200和第二鳍212侧壁面的隔离膜261、以及位于所述隔离膜261上隔离介质层262。
123.在本实施例中，所述隔离结构260还位于所述第二鳍部结构220的部分侧壁面上。
124.在本实施例中，回刻蚀所述隔离结构材料层250的工艺包括干法刻蚀工艺或是湿法刻蚀工艺。
125.相应的，本发明一实施例还提供一种上述形成方法所形成的半导体结构，请继续参考图10，包括：衬底200，所述衬底200上具有若干相互分立的第一鳍部结构210，所述第一鳍部结构210包括第一鳍211，并且，所述第一鳍211与所述衬底200的材料不同；位于所述第一鳍211的侧壁面的第一阻挡膜241；位于所述衬底200上的隔离结构260，所述隔离结构260覆盖所述第一鳍部结构210的部分侧壁面，并且，所述隔离结构260顶面与所述第一鳍211的底面齐平。
126.所述衬底200的材料包括半导体材料。
127.在本实施例中，所述衬底200的材料为硅。
128.在其他实施例中，所述衬底的材料包括碳化硅、硅锗、
ⅲ-ⅴ
族元素构成的多元半导体材料、绝缘体上硅(soi)或者绝缘体上锗(goi)等。其中，
ⅲ-ⅴ
族元素构成的多元半导体材料包括inp、gaas、gap、inas、insb、ingaas或者ingaasp等。
129.在本实施例中，所述第一鳍211的材料包括硅锗。
130.需要说明的是，同一个第一鳍211的不同处的材料之间，锗的百分比浓度根据对半导体器件设计的需求，可以相同或者不同，即，在同一个第一鳍211的材料中，可以具有1个或多个锗的百分比浓度。
131.在其他实施例中，所述第一鳍的材料包括锗。
132.在本实施例中，所述第一鳍部结构210还包括：位于所述第一鳍211和所述衬底100之间的第二鳍212。
133.在本实施例中，所述衬底200包括第一区i和第二区ii，若干所述第一鳍部结构210位于所述第一区i上，并且，所述第二区ii上还具有若干相互分立的第二鳍部结构220，所述第二鳍部结构220的材料与所述第一鳍211的材料不同。
134.在本实施例中，所述第二鳍部结构220的材料包括硅。
135.具体而言，所述第一鳍211用于形成p型晶体管，第二鳍部结构220用于形成n型晶体管。从而，采用硅锗为材料有利于产生更多的应力、增大沟道内的电流，以提升p型晶体管的性能。
136.在其他实施例中，所述衬底不包括第二区，并且，所述衬底上不具有所述第二鳍部结构。
137.在本实施例中，所述第一阻挡膜241的材料包括硅。
138.在本实施例中，在垂直于所述第一鳍211侧壁面的方向上，所述第一阻挡膜241的厚度范围为0.5纳米至3纳米。
139.在本实施例中，所述隔离结构260包括位于衬底200和部分第一鳍部结构210侧壁面的隔离膜261、以及位于所述隔离膜261上隔离介质层262。
140.具体而言，在本实施例中，所述隔离结构260包括位于衬底200和第二鳍212侧壁面的隔离膜261、以及位于所述隔离膜261上隔离介质层262。
141.在本实施例中，所述隔离结构260还位于所述第二鳍部结构220的部分侧壁面上。
142.在本实施例中，所述隔离膜261的材料包括氧化硅。
143.在其他实施例中，所述隔离膜的材料包括碳氧化硅或氧化铝。
144.在本实施例中，所述隔离介质层262的材料包括氧化物。
145.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。