显示面板和显示装置的制作方法

1.本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。


背景技术：

2.随着显示技术的发展，有机发光二极管(organic light
‑
emitting diode，简称oled)显示装置凭借其较高的屏占比，以及窄边框的特点，提升了人们观看的体验，受到越来越多的消费者青睐。
3.基于此，可以通过将阵列基板栅极驱动(gate driver on array，goa)电路的信号走线从显示面板的边框区域移动到显示面板的边框区域移动到显示区域的中间区域，从而节约了显示边框的尺寸，以提升显示面板的屏占比，实现显示屏的全面屏设计。


技术实现要素：

4.本发明的实施例提供一种，解决了现有技术中驱动信号线位于显示面板的边框区域导致的无法提升显示面板的屏占比的问题。
5.为达到上述目的，本发明的实施例采用如下技术方案：
6.第一方面，本公开实施例提供了一种显示面板，包括显示区，位于所述显示区一侧的扇出区，及位于所述扇出区远离所述显示区一侧的绑定区，所述绑定区包括驱动芯片输入绑定区，驱动芯片输出绑定区，周边绑定区；
7.所述显示面板包括：
8.多条数据线，从所述显示区延伸至所述扇出区；
9.多条数据扇出引线，设置于所述扇出区；每条数据线与至少一条数据扇出引线电连接；所述多条数据扇出引线汇集至所述驱动芯片输出绑定区；
10.栅极驱动电路，设置于所述显示区；
11.多条控制信号线，与所述栅极驱动电路电连接，被配置为向所述栅极驱动电路传输控制信号；所述多条控制信号线从所述显示区延伸至所述扇出区；
12.多条控制信号线引线，设置于所述绑定区，每条控制信号线引线与至少一条控制信号线电连接，所述控制信号线引线连接到驱动芯片输出绑定区和周边绑定区的至少之一。
13.可选的，所述控制信号线引线从所述驱动芯片输出绑定区的两端引出，且设置于所述驱动芯片输出绑定区和所述驱动芯片输入绑定区之间。
14.可选的，所述控制信号线引线从所述驱动芯片输出绑定区的两端引出，且设置于所述驱动芯片输出绑定区。
15.可选的，所述控制信号线引线从所述驱动芯片输出绑定区的两端引出，且设置于所述驱动芯片输入绑定区。
16.可选的，所述驱动芯片输出绑定区包括栅极层；
17.所述控制信号线引线和所述栅极层同层设置。
18.可选的，所述驱动芯片输出绑定区包括第一源漏层；
19.所述控制信号线引线和所述第一源漏层同层设置。
20.可选的，所述驱动芯片输入绑定区包括第二源漏层；
21.所述控制信号线引线和所述第二源漏层同层设置。
22.可选的，所述显示面板包括至少两个扇出区；
23.所述驱动芯片输出绑定区的包括接线引脚区；
24.所述控制信号线穿过所述两个扇出区之间的区域，且穿过所述接线引脚区与所述控制信号线引线连接。
25.可选的，所述接线引脚区包括多个接线引脚，所述信号控制线从多个所述接线引脚引入，所述控制信号线引线从相邻两个所述接线引脚的间隙处引出。
26.可选的，所述接线引脚区沿垂直于所述控制信号线的延伸方向的投影和所述控制信号线部分重叠。
27.可选的，所述显示面板还包括第一绝缘层；
28.所述驱动芯片输出绑定区覆盖在所述第一绝缘层上，所述第一绝缘层上开设多个过孔，所述控制信号线引线铺设在所述第一绝缘层下，所述控制信号线从所述驱动芯片输出绑定区包括多个接线引脚引入，穿过所述过孔与所述控制信号线引线连接。
29.可选的，所述显示面板还包括第二绝缘层；
30.所述驱动芯片输入绑定区覆盖在所述第二绝缘层上，所述控制信号线引线铺设在所述第二绝缘层下，所述控制信号线从所述驱动芯片输入绑定区包括的接线引脚引入与所述控制信号线引线连接。
31.可选的，所述控制信号线包括第一控制线信号线和第二控制信号线；
32.所述第一控制信号线的输入端和所述第二控制信号线的输入端分别和所述多条所述控制信号线引线中的几条连接。
33.可选的，所述显示区包括位于不同平面的第三源漏层和第四源漏层；
34.所述第一控制线信号线和所述第三源漏层同层设置，所述第二控制信号线和所述第四源漏层同层设置。
35.可选的，所述显示区包括扫描驱动电路和发光驱动电路；
36.所述第一控制信号线包括gck信号线、gcb信号线、gstv信号线、第一vgh信号线和第一vgl信号线；
37.所述第二控制信号线包括ecb信号线、estv信号线、eck信号线、第二vgh信号线和第二vgl信号线；
38.所述gck信号线、所述gcb信号线、所述gstv信号线、所述第一vgh信号线和所述第一vgl信号线分别和所述扫描驱动电路电连接；
39.所述ecb信号线、所述estv信号线、所述eck信号线、所述第二vgh信号线和所述第二vgl信号线分别与所述发光驱动电路电连接。
40.可选的，多条所述控制信号线引线包括ecb信号线引线、estv信号线引线、eck信号线引线、gck信号线引线、gcb信号线引线、gstv信号线引线、vgh信号线引线和vgl信号线引线；
41.所述gck信号线和gck信号线引线电连接、所述gcb信号线与所述gcb信号线引线电
连接、所述gstv信号线与所述gstv信号线引线电连接、所述第一vgh信号线与所述vgh信号线电连接，所述第一vgl信号线与所述vgl信号线引线连接；
42.所述ecb信号线与ecb信号线引线电连接、所述estv信号线与所述estv信号线引线电连接、所述eck信号线与eck信号线引线电连接、所述第二vgh信号线与所述vgh信号线引线电连接，所述第二vgl信号线与vgl信号线引线电连接。
43.可选的，所述vgh信号线引线和所述vgl信号线引线连接到所述周边绑定区。
44.第二方面，本公开实施例提供了提供一种显示装置，包括如第一方面中任一所述的显示面板。
45.从上述实施例可以看出，由于多条控制信号线引线，设置于绑定区，每条控制信号线引线与至少一条控制信号线电连接，控制信号线引线连接到驱动芯片输出绑定区和周边绑定区的至少之一，因此可以通过绑定区包括驱动芯片输入绑定区、驱动芯片输出绑定区或者绑定区包括驱动芯片输入绑定区和驱动芯片输出绑定区之间的区域设置控制信号线，以使控制信号线可以兼容绑定区，实现控制信号线设置在显示区的中部，进而节省显示面板的边框区域，且可以进一步对显示面板的边框处进行压缩，有利于节省显示边框的尺寸和提升显示面板的屏占比。
附图说明
46.为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
47.图1为现有技术中提供的一种显示面板的整体电路架构的示意图；
48.图2为本发明实施例公开实施例提供的一种显示面板的整体电路架构的示意图；
49.图3为本发明实施例公开实施例提供的一种控制信号线和驱动芯片输出绑定区的接线示意图；
50.图4为本发明实施例公开实施例提供的一种显示面板的局部电路架构的示意图；
51.图5为本发明实施例公开实施例提供的控制信号线引线在绑定区的接线示意图；
52.图6为本发明实施例公开实施例提供的控制信号线在显示区的接线示意图；
53.图7为本发明实施例公开实施例提供的扫描驱动电路的走线示意图；
54.图8为本发明实施例公开实施例提供的扫描驱动电路的驱动原理示意图；
55.图9为本发明实施例公开实施例提供的发光驱动电路的线路示意图；
56.图10为本发明实施例公开实施例提供的发光驱动电路的驱动原理示意图；
57.图11为本发明实施例公开实施例提供的一种显示装置的结构示意图。
58.附图标记：
59.210：显示区；220：扇出区；230：绑定区；240：数据线；250：数据扇出引线；260：栅极驱动电路；270：控制信号线；280：控制信号线引线；2301；驱动芯片输入绑定区；2302：驱动芯片输出绑定区。
具体实施方式
60.下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
61.除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
62.以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
63.在描述一些实施例时，可能使用了“电连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“电连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。
[0064]“a和/或b”，包括以下三种组合：仅a，仅b，及a和b的组合。
[0065]
本文中“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
[0066]
如本文所使用的那样，“大致”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。
[0067]
本文中“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。与之相反地，“异层”指的是分别采用相应的成膜工艺形成用于形成特定图形的膜层，然后利用相应的掩模板通过构图工艺形成的层结构，例如，“两个层结构异层设置”是指两个层结构分别在相应的工艺步骤(成膜工艺和构图工艺)下形成。
[0068]
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
[0069]
在相关技术中，显示面板采用goa(英文全称：gate driver on array，中文全称：阵列基板行驱动)的驱动方式，即，显示面板中的栅极驱动电路直接集成在位于显示区的至少一侧的周边区。并且，显示面板还包括设置于周边区的多条信号线，多条信号线与栅极驱动电路电连接，用于向栅极驱动电路传输控制信。其中，goa电路是通过时钟信号线控制的，goa一般包括gate goa和em goa。gate goa包括gck控制信号线、gcb控制信号线、gstv控制信号线、vgh控制信号线和vgl控制信号线，主要用户提高控制面板包括的像素电路的gate信号，驱动一行像素。em goa包括ecb控制信号线、estv控制信号线、eck控制信号线、vgh控制信号线和vgl控制信号线，主要用于提供em所需的控制信驱动至少一行像素。
[0070]
图1为一种显示面板的整体电路架构的示意图，如图1所示，101表示显示面板的整体外框线；显示面板包括有效显示区(即像素阵列区)102以及位于有效显示区102周边的周边区域，该有效显示区包括阵列排布的像素单元103；该周边区域包括移位寄存器单元104，多个级联的移位寄存器单元104组成栅极驱动电路，用于向显示面板101的有效显示区102中的阵列排布的像素单元103提供例如逐行移位的栅极扫描信号；该周边区域还包括发光控制单元105，多个级联的发光控制单元105组成发光控制阵列，用于向显示面板101的有效显示区102中的阵列排布的像素单元103提供例如逐行移位的发光控制信号。
[0071]
如图1所示，与数据驱动芯片ic连接的数据线d1
‑
dn(n为大于1的整数)纵向穿过有效显示区102，以为阵列排布的像素单元103提供数据信号；与移位寄存器单元104和发光控制单元105连接的栅线g1
‑
gm(m为大于1的整数)横穿有效显示区102，以为阵列排布的像素单元提供栅极扫描信号和发光控制信号。例如，各个像素单元103可以包括本领域内的具有7t1c、8t2c或4t1c等电路结构的像素电路和发光元件，像素电路在通过数据线传输的数据信号和通过栅线传输的栅极扫描信号和发光控制信号的控制下工作，以驱动发光元件发光从而实现显示等操作。该发光元件可以为有机发光二极管或量子点发光二极管。
[0072]
从上述实施例可以看出，在相关技术中，由于移位寄存器单元104和发光控制单元105位于显示面板的边框区域，因此与数据驱动芯片ic连接的数据线d1
‑
dn需要从两端引入，占用了显示面板的边框区域，因此无法进一步对显示的边框处进行压缩，不利于节省显示边框的尺寸，不利于提升显示面板的屏占比。
[0073]
基于此，如图2所示，本公开实施例提供了一种显示面板，包括显示区210，位于显示区210一侧的扇出区220，及位于扇出区220远离显示区210一侧的绑定区230，绑定区230包括驱动芯片输入绑定区2301，驱动芯片输出绑定区2302，周边绑定区；显示面板包括：多条数据线240，从显示区210延伸至扇出区220；多条数据扇出引线250，设置于扇出区220；每条数据线240与一条数据扇出引线250电连接；多条数据扇出引线250汇集至驱动芯片输出绑定区2302；栅极驱动电路260，设置于显示区210；多条控制信号线270，与栅极驱动电路260电连接，被配置为向栅极驱动电路260传输控制信号；多条控制信号线270从显示区210延伸至扇出区220；多条控制信号线引线280，设置于绑定区230，每条控制信号线引线280与至少一条控制信号线270电连接，控制信号线引线280连接到驱动芯片输出绑定区2302和周边绑定区的至少之一。
[0074]
其中，显示面板的显示区210内设置有多个子像素(sub pixel)p。为了方便说明，本公开的多个子像素p是以矩阵形式排列为例进行的说明。此时，沿第一方向x排列成一排的子像素p称为一行子像素，沿第二方向y排列成一排的子像素p称为一列子像素，一行子像
素可以与一条栅线(gate line，简称gl)gl连接，一列子像素可以与一条数据线240(data line，简称dl)dl连接。子像素p内设置有用于控制子像素p进行显示的像素驱动电路。
[0075]
显示面板包括设置于显示区210的栅极驱动电路260，即栅极驱动电路260直接集成在显示面板的显示区210中，栅极驱动电路260为gia(英文全称：gate driver integrated in active array)电路。
[0076]
栅线gl与栅极驱动电路260电连接，被配置为接收来自栅极驱动电路260的栅扫描信号，将栅扫描信号传输至显示区210中的像素驱动电路，即栅极驱动电路260用于驱动栅线gl。
[0077]
多条数据线240从显示区210延伸至扇出区220，数据线240被配置为向位于显示的像素驱动电路传输数据信号。显示面板还包括设置于扇出区220的多条数据扇出引线250，每条数据线240与一条数据扇出引线250电连接，多条数据扇出引线250汇集至绑定区230。
[0078]
显示面板还包括多条控制信号线270和多条第一扇出引线，其中，多条控制信号线270与栅极驱动电路260电连接，被配置为向栅极驱动电路260传输控制信号。多条控制信号线270从显示区210延伸至扇出区220。
[0079]
此外，在本公开实施例中，多条控制信号线引线280，设置于绑定区230，每条控制信号线引线280与至少一条控制信号线270电连接，控制信号线引线280连接到驱动芯片输出绑定区2302和周边绑定区的至少之一，因此可以通过绑定区230包括驱动芯片输入绑定区2301、驱动芯片输出绑定区2302或者绑定区230包括驱动芯片输入绑定区2301和驱动芯片输出绑定区2302之间的区域对控制信号线引线280，以使控制信号线270可以兼容绑定区230，进而节省显示面板的边框区域，因此可以进一步对显示面板的边框处进行压缩，有利于节省显示边框的尺寸和提升显示面板的屏占比。
[0080]
需要说明的是，在本公开实施例中，如图3所示，控制信号线270包括第一控制信号线和第二控制信号线，第一控制信号线中的输入端和第二控制信号线中的的输入端分别和多条控制信号线引线280中的几条连接。这样，可以使得第一控制信号线和第二控制信号线输入不通的控制信号，以实现不同功能的信号传输。
[0081]
另外，显示区210包括位于不同平面的第三源漏层和第四源漏层；第一控制线信号线和第三源漏层同层设置，第二控制信号线和第四源漏层同层设置。
[0082]
需要说明的是，第三源漏层和第四源漏层为显示区中数据信号线所在的层级，由于不同的数据信号线传递不同的驱动信号，因此位于不同平面中的第三源漏层和第四源漏层中的数据信号线可以传递不同的驱动信号。又由于第一控制线信号线和第三源漏层同层设置，第二控制信号线和第四源漏层同层设置，因此使得第一控制信号线和第二控制信号线在传递不同信号时彼此不受干扰。
[0083]
此外，显示区210包括扫描驱动电路2701和发光驱动电路2702；第一控制信号线包括gck信号线、gcb信号线、gstv信号线、第一vgh信号线和第一vgl信号线；第二控制信号线包括ecb信号线、estv信号线、eck信号线、第二vgh信号线和第二vgl信号线；gck信号线、gcb信号线、gstv信号线、第一vgh信号线和第一vgl信号线分别和扫描驱动电路电连接；ecb信号线、estv信号线、eck信号线、第二vgh信号线和第二vgl信号线分别与发光驱动电路电连接。
[0084]
具体的，多条控制信号线引线包括ecb信号线引线、estv信号线引线、eck信号线引
线、gck信号线引线、gcb信号线引线、gstv信号线引线、vgh信号线引线和vgl信号线引线；gck信号线和gck信号线引线电连接、gcb信号线与gcb信号线引线电连接、gstv信号线与gstv信号线引线电连接、第一vgh信号线与vgh信号线电连接，第一vgl信号线与vgl信号线引线连接；ecb信号线与ecb信号线引线电连接、estv信号线与estv信号线引线电连接、eck信号线与eck信号线引线电连接、第二vgh信号线与vgh信号线引线电连接，第二vgl信号线与vgl信号线引线电连接。
[0085]
需要说明的是，如图6所示，扫描驱动电路2701的输出端可以通过过孔连接到gate 1层的栅线gl，发光驱动电路2702的输出端可以通过过孔连接到gate 1层的发光控制线，这样，可以通过控制信号引线与给控制信号线270传递不同的控制信号gh，以实现显示区210不同信号的输入。
[0086]
进一步的，vgh信号线引线和vgl信号线引线连接到周边绑定区。这样，使得vgh信号线引线和vgl信号线引线可以兼容在周边绑定区内，使得信号线引线280和控制信号线270的布线更为简单方便。
[0087]
还需要说明的是，在本公开实施例中，扫描驱动电路2701可以为gate goa，发光驱动电路2702可以为em goa。其中，gate goa可以与gck信号线引线、gcb信号线引线、gstv信号线引线、vgh信号线引线和vgl信号线引线电连接。如图7和图8，gate goa具体的工作原理如下所示：
[0088]
在输入阶段t1，第一时钟信号线ck上提供的第一时钟信号为低电平信号，第二时钟信号线cb上提供的第二时钟信号为高电平信号，输入电压线stv上提供的输入信号vin为低电平信号，例如输入信号vin与第一电源信号vl相等。由于第一时钟信号为低电平信号，第二晶体管t2导通，输入信号经由第二晶体管t2传输至第三节点n3。由于第二晶体管t2传递低电平信号具有阈值损失，从而第三节点n3的电压为vin
‑
vth2，即vl
‑
vth2，其中，vth2表示第二晶体管t2的阈值电压。由于第六晶体管t6的栅极接收第一电源信号vl，从而第六晶体管t6处于开启状态，由此，电压vl
‑
vth2经由第六晶体管t6传输至第一节点n1。例如，第六晶体管t6的阈值电压表示为vth6，同理，由于第六晶体管t6传递低电平信号具有阈值损失，第一节点n1的电压为vl
‑
vthn1，其中，vthn1为vth2和vth6中较小的一个。第一节点n1的电压可以控制第八晶体管t8导通，第二时钟信号经由第八晶体管t8被写入输出端gout以作为输出信号，即在输入阶段t1，输出信号为高电平的第二时钟信号，即第二电源信号vh。
[0089]
在输入阶段t1，由于第一时钟信号为低电平信号，第一晶体管t1导通，第一电源信号vl经由第一晶体管t1传输至第二节点n2，由于第三节点n3的电压为vl
‑
vth2，第七晶体管t7导通，低电平的第一时钟信号经由第七晶体管t7传输至第二节点n2。例如，第七晶体管t7的阈值电压表示为vth7，第一晶体管t1的阈值电压表示为vth1，当vth1<vth7 vth2时，则第二节点n2的电压为vl
‑
vth7
‑
vth2；而当vth1>vth7 vth2时，则第二节点n2的电压为vl
‑
vth1。此时，第三晶体管t3和第四晶体管t4均导通。由于第二时钟信号为高电平信号，第五晶体管t5截止。
[0090]
在输出阶段t2，第一时钟信号线ck上提供的第一时钟信号为高电平信号，第二时钟信号线cb上提供的第二时钟信号为低电平信号，输入电压线stv上提供的输入信号vin为高电平信号。第八晶体管t8导通，第二时钟信号经由第八晶体管t8被写入输出端gout以作为输出信号。在输入阶段t1，第二电容c2的连接输出端gout的一端的电压为第二电源信号
vh，第二电容c2的连接第一节点n1的一端的电压为vl
‑
vthn1，而在输出阶段t2，第二电容c2的连接输出端gout的一端的电压变为vl，由于第二电容c2的自举作用，第二电容c2的连接第一节点n1的一端的电压变为2vl
‑
vthn1
‑
vh，即第一节点n1的电压变为2vl
‑
vthn1
‑
vh，此时，第六晶体管t6截止，第八晶体管t8可以更好地打开，输出信号为第一电源信号vl。
[0091]
在输出阶段t2，第一时钟信号为高电平信号，从而第二晶体管t2和第一晶体管t1均截止。第三节点n3的电压仍为vl
‑
vthn1，第七晶体管t7导通，高电平的第一时钟信号经由第七晶体管t7传输至第二节点n2，即第二节点n2的电压为第二电源信号vh，由此，第三晶体管t3和第四晶体管t4均截止。由于第二时钟信号为低电平信号，第五晶体管t5导通。
[0092]
在缓冲阶段t3，第一时钟信号线ck上提供的第一时钟信号和第二时钟信号线cb上提供的第二时钟信号均为高电平信号，输入电压线stv上提供的输入信号vin为高电平信号。第八晶体管t8导通，第二时钟信号经由第八晶体管t8被写入输出端gout以作为输出信号，此时，输出信号为高电平的第二时钟信号，即第二电源信号vh。由于第二电容c2的自举作用，第一节点n1的电压变为vl
‑
vthn1。
[0093]
在缓冲阶段t3，第一时钟信号为高电平信号，从而第二晶体管t2和第一晶体管t1均截止。第一节点n1的电压变为vl
‑
vthn1，此时，第六晶体管t6导通，第三节点n3的电压也为vl
‑
vthn1，第七晶体管t7导通，高电平的第一时钟信号经由第七晶体管t7传输至第二节点n2，即第二节点n2的电压为第二电源信号vh，由此，第三晶体管t3和第四晶体管t4均截止。由于第二时钟信号为高电平信号，第五晶体管t5截止。
[0094]
在稳定阶段t4的第一子阶段t41中，第一时钟信号线ck上提供的第一时钟信号为低电平信号，第二时钟信号线cb上提供的第二时钟信号为高电平信号，输入电压线stv上提供的输入信号vin为高电平信号，例如输入信号vin与第二电源信号vh相等。由于第一时钟信号为低电平信号，第二晶体管t2导通，输入信号vin经由第二晶体管t2传输至第三节点n3，由于第二晶体管t2传递高电平信号无阈值损失，第三节点n3的电压为vin(即，第二电源信号vh)，第七晶体管t7截止。由于第六晶体管t6处于开启状态，第一节点n1的电压与第三节点n3相同，也就是说，第一节点n1的电压为vh，第八晶体管t8截止。由于第一时钟信号为低电平信号，第一晶体管t1导通，第二节点n2的电压为vl
‑
vth1，第三晶体管t3和第四晶体管t4均导通，第二电源信号vh经由第三晶体管t3传输至输出端gout，即输出信号为第二电源信号vh。
[0095]
在稳定阶段t4的第二子阶段t42中，第一时钟信号线ck上提供的第一时钟信号为高电平信号，第二时钟信号线cb上提供的第二时钟信号为低电平信号，输入电压线stv上提供的输入信号vin为高电平信号。第一节点n1和第三节点n3的电压为vin(即，第二电源信号vh)，第八晶体管t8和第七晶体管t7均截止。第一时钟信号为高电平信号，从而第二晶体管t2和第一晶体管t1均截止，由于第一电容c1的保持作用，第二节点n2的电压仍为vl
‑
vth1，第三晶体管t3和第四晶体管t4均导通，第二电源信号vh经由第三晶体管t3传输至输出端gout，输出信号为第二电源信号vh。
[0096]
在第二子阶段t42中，由于第二时钟信号为低电平信号，第五晶体管t5导通，从而第二电源信号vh经由第四晶体管t4和第五晶体管t5被传输至第三节点n3和第一节点n1，以使第一节点n1的电压和第三节点n3的电压保持为高电平。
[0097]
在稳定阶段t4的第三子阶段t43中，第一时钟信号线ck上提供的第一时钟信号和
第二时钟信号线cb上提供的第二时钟信号均为高电平信号，输入电压线stv上提供的输入信号vin为高电平信号。第一节点n1和第三节点n3的电压为vh，第八晶体管t8和第七晶体管t7截止。第一时钟信号为高电平信号，从而第二晶体管t2和第一晶体管t1均截止，第二节点n2的电压仍为vl
‑
vth1，第三晶体管t3和第四晶体管t4均导通。第二电源信号vh经由第三晶体管t3传输至输出端gout，输出信号为第二电源信号vh。
[0098]
em goa可以与ecb信号线引线、estv信号线引线、eck信号线引线、vgh信号线引线和vgl信号线引线电连接，如图9和图10，em goa具体的工作原理如下所示：
[0099]
在第一阶段p1，第一时钟信号ck为低电平，所以第一晶体管m1和第三晶体管m3被导通，导通的第一晶体管m1将高电平的起始信号estv传输至第一节点n1，从而使得第一节点n1的电平变为高电平，所以第二晶体管m2、第八晶体管m8以及第十晶体管m10被截止。另外，导通的第三晶体管m3将低电平的第四电压vgl传输至第二节点n2，从而使得第二节点n2的电平变为低电平，所以第五晶体管m5和第六晶体管m6被导通。由于第二时钟信号cb为高电平，所以第七晶体管m7被截止。另外，由于第三电容c3的存储作用，第四节点n4的电平可以保持高电平，从而使得第九晶体管m9被截止。在第一阶段p1中，由于第九晶体管m9以及第十晶体管m10均被截止，该发光控制移位寄存器单元egoa输出的发光控制脉冲信号em保持之前的低电平。
[0100]
在第二阶段p2，第二时钟信号cb为低电平，所以第四晶体管m4、第七晶体管m7被导通。由于第一时钟信号ck为高电平，所以第一晶体管m1和第三晶体管m3被截止。由于第一电容c1的存储作用，所以第二节点n2可以继续保持上一阶段的低电平，所以第五晶体管m5以及第六晶体管m6被导通。高电平的第三电压vgh通过导通的第五晶体管m5以及第四晶体管m4传输至第一节点n1，从而使得第一节点n1的电平继续保持上一阶段的高电平，所以第二晶体管m2、第八晶体管m8以及第十晶体管m10被截止。另外，低电平的第二时钟信号cb通过导通的第六晶体管m6以及第七晶体管m7被传输至第四节点n4，从而使得第四节点n4的电平变为低电平，所以第九晶体管m9被导通，导通的第九晶体管m9将高电平的第三电压vgh输出，所以该发光控制移位寄存器单元egoa在第二阶段p2输出的发光控制脉冲信号em为高电平。
[0101]
在第三阶段p3，第一时钟信号ck为低电平，所以第一晶体管m1以及第三晶体管m3被导通。第二时钟信号cb为高电平，所以第四晶体管m4以及第七晶体管m7被截止。由于第三电容c3的存储作用，所以第四节点n4的电平可以保持上一阶段的低电平，从而使得第九晶体管m9保持导通状态，导通的第九晶体管m9将高电平的第三电压vgh输出，所以该发光控制移位寄存器单元egoa在第三阶段p3输出的发光控制脉冲信号em仍然为高电平。
[0102]
在第四阶段p4，第一时钟信号ck为高电平，所以第一晶体管m1以及第三晶体管m3被截止。第二时钟信号cb为低电平，所以第四晶体管m4以及第七晶体管m7被导通。由于第二电容c2的存储作用，所以第一节点n1的电平保持上一阶段的高电平，从而使得第二晶体管m2、第八晶体管m8以及第十晶体管m10被截止。由于第一电容c1的存储作用，第二节点n2继续保持上一阶段的低电平，从而使得第五晶体管m5以及第六晶体管m6被导通。另外，低电平的第二时钟信号cb通过导通的第六晶体管m6以及第七晶体管m7被传输至第四节点n4，从而使得第四节点n4的电平变为低电平，所以第九晶体管m9被导通，导通的第九晶体管m9将高电平的第三电压vgh输出，所以该发光控制移位寄存器单元egoa在第二阶段p2输出的发光
控制脉冲信号em仍然为高电平。
[0103]
在第五阶段p5，第一时钟信号ck为低电平，所以第一晶体管m1以及第三晶体管m3被导通。第二时钟信号cb为高电平，所以第四晶体管m4以及第七晶体管m7被截止。导通的第一晶体管m1将低电平的起始信号estv传输至第一节点n1，从而使得第一节点n1的电平变为低电平，所以第二晶体管m2、第八晶体管m8以及第十晶体管m10被导通。导通的第二晶体管m2将低电平的第一时钟信号ck传输至第二节点n2，从而可以进一步拉低第二节点n2的电平，所以第二节点n2继续保持上一阶段的低电平，从而使得第五晶体管m5以及第六晶体管m6被导通。另外，导通的第八晶体管m8将高电平的第三电压vgh传输至第四节点n4，从而使得第四节点n4的电平变为高电平，所以第九晶体管m9被截止。导通的第十晶体管m10将低电平的第四电压vgl输出，所以该发光控制移位寄存器单元egoa在第五阶段p5输出的发光控制脉冲信号em变为低电平。
[0104]
需要说明的是，控制信号线引线280可以设置在驱动芯片输入绑定区2301、驱动芯片输出绑定区2302或者绑定区230包括驱动芯片输入绑定区2301和驱动芯片输出绑定区2302之间的区域中的任一区域，本公开实施例对此不做限定。此外，在控制信号线引线280连接的区域不同，则控制信号线在驱动芯片中所在的层级不同，具体布线方式可以由如下几种方式，具体如下所示：
[0105]
(1)如图4所示，多条控制信号线引线280从驱动芯片输出绑定区2302的两端引出，且设置于驱动芯片输出绑定区2302和驱动芯片输入绑定区2301之间。
[0106]
在该布线方式下，在一种可能实现的方式中，驱动芯片输出绑定区2302包括栅极层，控制信号线引线280和栅极层同层设置。
[0107]
需要说明的是，驱动芯片输出绑定区通常可以包括顶层、中间层以及底层，其中，顶层也称元件层，主要用来放置元器件。中间层主要用于布信号线。底层也称焊接层，主要用于布线及焊接，也可放置元器件。栅极层是连接在栅线上图案化形成的金属层，位于驱动芯片输出绑定区2302的中层。这样，控制信号线270在和控制信号线引线280进行连接时，控制信号线270在驱动芯片输出绑定区2302换层，穿过驱动芯片输出绑定区2302换到了栅极层，实现控制信号线引线280的跳线，使得控制信号线270可以从驱动芯片输出绑定区2302穿过。
[0108]
在另一种可能实现的方式中，显示面板包括至少两个扇出区220；驱动芯片输出绑定区2302的包括接线引脚区，控制信号线270穿过两个扇出区220之间的区域，且穿过接线引脚区与控制信号线引线280连接。
[0109]
需要说明的是，如图5所示，驱动芯片输出绑定区230驱动芯片输出绑定区2302上的引脚分布情况为goa或者dc信号引脚位于两端，goa或者dc信号引脚的内侧分布data信号，两个data信号引脚中间分布接线引脚，即接线引脚位于驱动芯片输出绑定区230驱动芯片输出绑定区2302的中部，通常为dummy pin所在的位置，即接线引脚区所在的位置。在驱动芯片输出绑定区230驱动芯片输出绑定区2302上，接线引脚区中的dummy pindummy主要用于防止芯片在制造过程中由于曝光过渡或不足而导致的蚀刻失败，避免由于光刻过程中光的反射与衍射而影响到关键元器件物理图形的精度进又而影响驱动芯片输出绑定区230驱动芯片输出绑定区2302的尺寸。这样，控制信号线270在穿过驱动芯片输出绑定区2302时，控制信号线270可以先穿过两个扇出区220之间的区域，之后穿过接线引脚区与控制信
号线引线280连接。这样，由于穿过接线引脚区与控制信号线引线280连接，因此可以避免goa信号和data信号之间的干扰。
[0110]
另外，接线引脚区包括多个接线引脚，信号控制线270从多个接线引脚引入，控制信号线引线280从相邻两个接线引脚的间隙处引出。
[0111]
需要说明的是，控制信号线270穿过接线引脚区与控制信号线引线280连接，控制信号线270可以从相邻两个接线引脚的间隙处引出，使得控制信号线270从驱动芯片输出绑定区2302的两端往下引至驱动芯片输出绑定区2302和驱动芯片输入绑定区2301之间的间隔区域，之后利用驱动芯片输出绑定区2302原有的dummy pin将驱动信号线引出，由于接线引脚区位于驱动芯片输出绑定区2302的中部，因此在控制信号线270在引出时不会和data信号线之间发生重叠，进而避免控制信号和data信号之间互相干扰，进而给控制信号线270设置在显示区210的中部奠定了基础。这样，由于控制信号线270穿过接线引脚区与控制信号线引线280连接，控制信号线270从相邻两个接线引脚的间隙处引出，接线引脚位于驱动芯片输出绑定区2302的中部，设置于所述驱动芯片输出绑定区2302和所述驱动芯片输入绑定区2301之间，因此可以兼容绑定区230的结构，在不改变绑定区230前提下，实现控制信号线270设置在显示区210的中部，进而节省显示面板的边框区域，且可以进一步对显示面板的边框处进行压缩，有利于节省显示边框的尺寸和提升显示面板的屏占比。
[0112]
此外，接线引脚区沿垂直于控制信号线270的延伸方向的投影和控制信号线270部分重叠。这样，使得控制信号线270穿过驱动芯片输出绑定区2302的部分所在的区域和接线引脚区所在的区域处于层叠状态，因此使得控制信号线270可以利用驱动芯片输出绑定区2302内部的接线引脚区引出，使得控制信号线270和控制信号线引线280的连接可以完全和驱动芯片输出绑定区2302兼容。
[0113]
(2)多条控制信号线引线280从驱动芯片输出绑定区2302的两端引出，且设置于驱动芯片输出绑定区2302。
[0114]
在该布线方式下，驱动芯片输出绑定区2302包括第一源漏层，控制信号线引线280和第一源漏层同层设置。
[0115]
需要说明的是，第一源漏层为驱动芯片输出绑定区2302中数据信号线所在的区域，在该布线方式下，使得信号线引线280和第一源漏层位于同一层，使得信号线引线280可以和驱动芯片输出绑定区2302布置在同一区域。
[0116]
在上述布线方式下，为避免数据信号线和信号线引线之间发生干扰或者驱动芯片输出绑定区2302的电路发生短路，显示面板还可以包括第一绝缘层；驱动芯片输出绑定区2302覆盖在第一绝缘层上，第一绝缘层上开设多个过孔，控制信号引线线铺设在第一绝缘层下，控制信号线270从驱动芯片输出绑定区2302包括多个接线引脚引入，穿过过孔与控制信号线引线280连接。
[0117]
需要说明的是，由于驱动芯片输出绑定区2302的背面布置有多个data信号线，为避免两个信号线之间互相干扰，因此在驱动芯片输出绑定区2302覆盖在第一绝缘层上，使得data信号线和控制信号线引线280之间互不干扰，之后控制信号线引线280穿过过孔，从驱动芯片输出绑定区2302包括多个接线引脚引出与所述控制信号线270连接，控制信号线270同样可以实现从驱动芯片输出绑定区2302的中部引出，进而达到实现控制信号线270设置在显示区210的中部，节省显示面板的边框区域的效果。
[0118]
(3)多条控制信号线引线280从驱动芯片输出绑定区2302的两端引出设置于驱动芯片输入绑定区2301。
[0119]
在该布线方式下，驱动芯片输入绑定区2301包括第二源漏层；控制信号线引线280和第二源漏层同层设置。
[0120]
需要说明的是，第二源漏层为驱动芯片输入绑定区2301中数据信号线所在的区域，在该布线方式下，使得信号线引线280和第二源漏层位于同一层，使得信号线引线280可以和驱动芯片输入绑定区2301布置在同一区域。
[0121]
在上述布线方式下，为避免数据信号线和信号线引线之间发生干扰或者驱动芯片输入绑定区2301的电路发生短路，显示面板还包括第二绝缘层；驱动芯片输入绑定区2301覆盖在第二绝缘层上，控制信号线引线280铺设在第二绝缘层下，控制信号线270从驱动芯片输入绑定区2301包括的接线引脚引入与控制信号线引线280连接。
[0122]
需要说明的是，驱动芯片输入绑定区2301的背面同样布置有多个data信号线，若想将信号线引线布置在驱动芯片输入绑定区2301，同样需要将两个信号线进行绝缘处理。通过驱动芯片输入绑定区2301覆盖在第二绝缘层上，之后同样按照上述方式将控制信号线270从驱动芯片输入绑定区2301包括的接线引脚引入与控制信号线引线280连接，即可以实现控制信号线270从驱动芯片输出绑定区2302的中部引出，进而达到实现控制信号线270设置在显示区210的中部，节省显示面板的边框区域的效果。
[0123]
还需要说明的是，无论多条控制信号线引线280从驱动芯片输出绑定区2302的两端引出设置于驱动芯片输出绑定区2302的底部，还是设置于驱动芯片输入绑定区2301的底部，都需要在绑定区230内增加绝缘层。若考虑加工设计以及走线的成本，则可以选择条控制信号线引线280从驱动芯片输出绑定区2302的两端引出设置于驱动芯片输出绑定区2302和驱动芯片输入绑定区2301之间的走线方式，进而可以在一定程度上降低控制信号线270的走线成本。
[0124]
从上述实施例可以看出，由于多条控制信号线引线280，设置于绑定区230，每条控制信号线引线280与至少一条控制信号线270电连接，控制信号线引线280连接到驱动芯片输出绑定区2302和周边绑定区的至少之一，因此可以通过绑定区230包括驱动芯片输入绑定区2301、驱动芯片输出绑定区2302或者绑定区230包括驱动芯片输入绑定区2301和驱动芯片输出绑定区2302之间的区域设置控制信号线270，以使控制信号线270可以兼容绑定区230，实现控制信号线270设置在显示区210的中部，进而节省显示面板的边框区域，且可以进一步对显示面板的边框处进行压缩，有利于节省显示边框的尺寸和提升显示面板的屏占比。
[0125]
本公开一些实施例还提供了一种显示装置300，如图11所示，显示装置300包括上述任一实施例中的显示面板200。
[0126]
本公开的上述实施例，显示装置300的显示面板200包括的控制信号线270可以兼容绑定区230，以实现控制信号线270设置在显示区210的中部，进而节省显示面板200的边框区域，有利于显示装置300的窄边框化的设计。
[0127]
显示装置300可以为电致发光显示装置300，该电致发光显示装置300可以为oled显示装置300。
[0128]
上述显示装置300可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的
且不论文字还是的图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(pda)、手持式或便携式计算机、gps接收器/导航器、相机、mp4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。
[0129]
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
[0130]
尽管已描述了本技术实施例的可选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括可选实施例以及落入本技术实施例范围的所有变更和修改。
[0131]
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体与另一个实体区分开来，而不一定要求或者暗示这些实体之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括要素的物品或者终端设备中还存在另外的相同要素。
[0132]
以上对本技术所提供的技术方案进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，同时，对于本领域的一般技术人员，依据本技术的原理及实现方式，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本技术的限制。