FMCWPLL系统中的带宽可调性的制作方法

各种实施例的方面涉及用于提供呈扫频(啁啾)形式的调频连续波(FMCW)信令的信号发生电路的系统和相关方法，且涉及具有可变PLL带宽(BW)的锁相环(PLL)电路。可变BW部分地由低通滤波器(LPF)电路系统中的可变电容电路系统提供。BW可以在PLL捕获时间段内进行调整，并且可以在捕获时间段之间的时间段内再次进行调整。

背景技术

在PLL闭环调制中，采用分频比(division ratio)来实现具有特定频率带宽(FMCW信号)的频率啁啾。频率啁啾具有限定的上升/下降时间，通常被称作捕获时间和复位时间。捕获时间是啁啾的包含雷达系统所需的信息的部分。由于接收器仅处理捕获时间区，因此啁啾复位不包含任何信息。再者，啁啾复位形成使啁啾尽快复位到其起始点的重要功能。啁啾复位斜坡可以比啁啾捕获斜坡陡得多(例如，陡至少5％-10％)。此陡峭的复位斜坡可以确定PLL带宽设置，这是因为较陡的复位斜坡需要较高的PLL带宽。较高的PLL带宽还会在捕获时间段内产生较高的相位噪声，这对于雷达系统来说是不希望的。所希望的是在捕获时间段内具有较窄的带宽以限制相位噪声，并且在复位时间段内具有较宽的带宽以便所述复位时间段尽可能短以缩短啁啾时间段，这有效地产生更好的雷达系统动态范围和更低的功耗(数据后处理时间短)。

这些和其它问题已经对FMCW PLL实施方案在各种应用中的效率提出了挑战。

技术实现要素：

各种示例实施例涉及例如上文所阐述的那些问题和/或可以从关于动态调整FMCW系统的PLL BW、利用啁啾发信号以便减小相位噪声且缩短复位时间的以下公开内容变得显而易见的其它问题。可以使用各种元件/技术来实现动态调整，例如低通滤波器(LPF)电路系统中的可切换电容器组、用于向LPF电容器注入电流以便对LPF电容器提供的滤波器电容进行预充电的数字和模拟转换器(DAC)以及用于电荷泵(CP)电路系统的多个切片。系统的控制和时序来自啁啾时序引擎(例如，图2A的框250)。

在某些其它示例实施例中，本公开的方面涉及FMCW雷达系统中的具有可变PLL带宽(BW)的PLL电路系统的系统和相关方法。为了调整所述BW，所述PLL电路系统可以在电路系统中提供可变电容。此电容改变可以允许针对至少一个斜坡的带宽，如捕获时间段内所使用的。还可以调整所述电容以允许针对另一斜坡或倾斜集合的不同带宽，所述带宽用于复位所述电路系统以为另一扫频作准备。在电路的更具体例子中，经由可变电容调整PLL BW可以用于在捕获时间段内减轻相位噪声，所述相位噪声可能会不利地影响PLL。

在其它具体示例实施例中，此类FMCW PLL系统还可以包括至少一个DAC，所述DAC被配置成将一种极性的电流注入到LPF中(例如，以对LPF提供的电容进行预充电)以有助于啁啾斜坡。DAC还可以被配置成注入相反极性的电流，以有助于缩短啁啾时序电路系统的复位时间。注入电流的益处在于，所输送的电流应对应于啁啾斜坡且所述电流可能会使得建立时间缩短。注入电流在整个捕获区内可能会处于作用中状态，并且任何线性偏差都将由CP补偿。这也将允许使用会有效地产生更好的相位噪声的低PLL带宽。

在另一具体例子中，PLL系统可以包括CP和啁啾时序电路系统以提供有关时序的控制信号。另外，所述系统可以包括至少一个LPF电路，所述LPF电路可以包括待切换以允许减小和/或增大LPF电路的BW的一个或多个电容器。可以经由有关时序的控制信号来控制电容器的切换。并且，为了缩短复位时间间隔，CP可以在复位时间将电流注入到与LPF相关联的一个或多个电容器中。作为特定示例实施方案，此类时序电路系统可以检测电荷泵电流何时改变极性，且在此时或作为响应，可以启用针对LPF的电容的电流注入，并且可以启用(如由一个或多个电容器提供的)可变电容的切换。

根据一种实施方式，一种系统包括：

信号发生电路，所述信号发生电路用以提供呈涉及啁啾的扫频形式的调频连续波(FMCW)信令；以及

锁相环(PLL)电路，所述PLL电路具有可变PLL带宽(BW)且具有用于在所述PLL电路中提供可变电容的PLL电容电路系统，其中在PLL捕获时间段内，所述PLL电路控制所述可变PLL BW以对应于分别与所述啁啾中的所述至少一个相关联的至少一个啁啾斜坡，以及在与所述扫频中的每一者之间的时间相关联的另一时间段内，所述PLL电容电路系统的所述可变电容改变以为与另一扫频相关联的另一PLL捕获时间段准备，以此所述PLL BW动态地改变。

在一个或多个实施方式中，经由使用所述PLL电容电路系统动态地控制所述PLL BW，以减轻不利地影响所述PLL电路的相位噪声。

在一个或多个实施方式中，所述系统另外包括用以在PLL捕获时间段内将电流施加到所述PLL电容电路系统的电荷泵，其中所施加的电流对应于斜坡。

在一个或多个实施方式中，所述PLL电容电路系统的可变电容减小以为PLL复位时间内的或与所述PLL复位时间相关联的其它PLL捕获时间段作准备。

在一个或多个实施方式中，所述系统另外包括收发器电路系统，所述收发器电路系统包括所述信号发生电路和所述锁相环(PLL)电路，所述收发器电路系统用以发射所述FMCW信令且用以响应于所述FMCW信令被发射而接收并处理反射，其中所述PLL电路包括低通滤波器(LPF)电路系统，所述LPF电路系统待动态地调整以用于准许所述PLL BW在PLL捕获时间(Tacq)内变窄及减轻噪声，并且其中所述LPF电路系统具有带宽，所述带宽待动态地调整以用于准许所述PLL带宽在复位时间段内通过改变所述PLL电容电路系统的所述可变电容而变宽。

在一个或多个实施方式中，所述系统另外包括用以复位所述PLL电路的至少一部分以为所述其它PLL捕获时间段准备的复位电路系统。

在一个或多个实施方式中，所述系统另外包括用以在PLL处于捕获和/或建立的时间段内将电流施加到所述PLL电容电路系统的电荷泵，其中所述所施加的电流促进PLL建立时间。

在一个或多个实施方式中，所述系统另外包括用以在所述PLL捕获时间段内将电流施加到所述PLL电容电路系统的电荷泵，其中所述电流在捕获期间施加且实现啁啾斜坡线性。

在一个或多个实施方式中，所述系统另外包括用以将电流施加到所述PLL电容电路系统的电荷泵。

在一个或多个实施方式中，所述系统另外包括数模转换器，所述数模转换器响应于所述PLL电路中的模拟信号反馈路径而被配置成提供数字信号以控制与动态改变的所述PLL BW相关联的时序。

在一个或多个实施方式中，所述PLL电路包括检测由所述PLL电路生成的信号中相对于基准频率的信号的相位和/或频率差异的相位/频率检测器(PFD)；并且另外包括由所述PFD部分地控制以将电流注入到耦合到所述PLL电路的其它电路系统中的电荷泵电路系统。

在一个或多个实施方式中，所述系统另外包括BW控制电路系统、电荷泵电路系统和低通滤波器电路系统，其中所述BW控制电路系统经由所述电荷泵电路系统和所述低通滤波器电路系统的设置为所述PLLBW提供控制信号。

在一个或多个实施方式中，所述系统另外包括：BW控制电路系统；响应于所述PLL电路中的模拟信号反馈路径的数模转换器；电荷泵电路系统；以及低通滤波器电路系统；其中所述BW控制电路系统提供与PLL捕获时序和用于改变所述可变电容的时序相关联的针对供以下各项使用的设置的控制信号：所述数模转换器、所述电荷泵电路系统和所述低通滤波器电路系统。

在一个或多个实施方式中，所述系统另外包括用以为所述PLL电路提供电容粗设置且用以针对所述PLL电路的稍细的电容粗设置提供调谐控制信号的电路系统，并且另外包括用以控制所述PLL的至少一个环路动态参数的一个或多个低通滤波器。

在一个或多个实施方式中，所述系统另外包括用以生成调谐控制信号的电路系统，并且另外包括响应于所述调谐控制信号而生成一系列频率的压控振荡器(VCO)。

在一个或多个实施方式中，所述PLL电路另外包括用于以分频比提供向下分频混合的多模分频器，其中所述PLL以响应于与基准频率信号的比较的频率生成输出信号。

在一个或多个实施方式中，所述系统另外包括啁啾时序电路系统，用以提供对与所述啁啾时序电路系统相关联的参数的控制，所述参数包括以下各项中的三个或更多个：啁啾速率、频率范围、复位时间、停留时间和建立时间。

在一个或多个实施方式中，所述系统另外包括啁啾时序电路系统和电容调谐电路系统，其中所述PLL电路包括低通滤波器(LPF)电路系统和被配置成将电流注入到所述LPF电路系统中的至少一个数模转换器(DAC)，其中所述至少一个DAC在与所述啁啾时序电路系统相关联的啁啾斜坡时间内注入一种极性的电流，并且注入相反极性的电流以缩短与所述啁啾时序电路系统相关联的复位时间。

在一个或多个实施方式中，所述系统另外包括电荷泵和用以提供有关时序的控制信号的啁啾时电路系统，并且其中所述PLL包括至少一个LPF电路，每个所述至少一个LPF电路包括用于提供滤波器电容作为所述PLL电路的一部分的一个或多个电容器，并且每个所述至少一个LPF电路经由所述有关时序的控制信号切换以用于减小和/或增大所述LPF电路的BW，其中所述电荷泵在复位时间内注入电流以缩短与所述啁啾时序电路系统相关联的复位时间间隔。

根据另一种实施方式，一种方法包括：

生成呈扫频(啁啾)形式的调频连续波(FMCW)信令；以及在锁相环(PLL)电路中，经由PLL电容电路系统经由所述PLL电路内的可变电容改变PLL带宽(BW)，包括在PLL捕获时间段内，所述PLL电路控制可变PLL BW以对应于分别与所述啁啾中的所述至少一个相关联的至少一个啁啾斜坡，以及在与所述扫频中的每一者之间的时间相关联的另一时间段内，所述PLL电容电路系统的所述可变电容改变以为与另一扫频相关联的另一PLL捕获时间段准备，以此动态地改变所述PLL BW。

以上论述/概述并非意图描述本公开的每个实施例或每一实施方案。以下图式和具体实施方式还举例说明了各种实施例。

附图说明

结合附图考虑以下详细描述可以更全面地理解各种示例实施例，在附图中：

图1是示出根据本公开的用于在FMCW雷达系统中生成扫频(啁啾)的PLL电路系统的例子的系统层级图；

图2A是示出根据本公开的PLL电路系统的例子的基于电路的框图；

图2B是示出根据本公开的PLL电路系统的操作参数与时间的关系的曲线图集合；

图3是示出根据本公开的PLL电路系统的例子的更详细的基于电路的框图；并且

图4是示出根据本公开的PLL电路系统内的示例操作时序的曲线图。

虽然本文中所论述的各种实施例能够经受修改和替代形式，但已经在图式中借助于例子示出了各种实施例的多个方面且将对所述多个方面进行详细描述。然而，应理解，并不希望将本公开限制于所描述的具体实施例。相反，希望涵盖属于包括权利要求书中所限定的方面的本公开范围内所有的修改、等效物和替代方案。另外，如在本申请中通篇使用的术语“例子”仅用于说明，而非限制。

具体实施方式

本公开的方面被认为适用于涉及使用呈扫频(啁啾)形式的调频连续波(FMCW)信令的雷达系统的各种不同类型的设备、系统和方法。

在某些实施方案中，当在汽车巡航控制和防碰撞系统的雷达系统的情境下使用时，本公开的方面已示出为有益的。在一些具体实施例中，雷达系统可以包括FMCW啁啾信令以及锁相环(PLL)电路系统以有助于生成啁啾信令。在此类系统中，扫频可以包括扫描的捕获部分(将用于提取关于距离、速度和加速度的信息的部分)，然后是复位部分，用于复位电路系统以返回到下一扫频的起始处。由于复位和捕获可以具有对带宽(BW)的不同要求，因此本公开的具体方面涉及允许取决于信令的一部分或各个部分的PLL带宽调整。可以通过使用示例性上下文的非限制性例子的以下论述来理解各个方面，但不必限于此。

因此，在以下描述中，阐述各种具体细节以描述本文中所呈现的具体例子。然而，对本领域的技术人员应显而易见的是，可以在没有下文给出的所有具体细节的情况下实践一个或多个其它例子和/或这些例子的变化形式。在其它情况下，未详细地描述众所周知的特征，以免混淆对本文中的例子的描述。为了便于说明，可以在不同图式中使用相同的附图标记以指代相同元件或相同元件的额外例子。并且，尽管在一些情形下可以在各个附图中描述方面和特征，但应了解，来自一个附图或实施例的特征可以与另一附图或实施例的特征组合，即使所述组合并未明确示出或明确描述为组合。

在根据本公开的具体例子中，实施例涉及一种可以包括信号发生电路系统以提供FMCW啁啾信令的系统。此啁啾信令电路系统可以包括可以具有可变或可调整BW的PLL电路系统。为了调整所述BW，所述PLL电路系统可以在电路系统中提供可变电容。此电容改变可以允许针对一个斜坡的带宽，如捕获时间段内所使用的。然后可以调整所述电容以允许针对另一斜坡的不同带宽，所述带宽用于复位所述电路系统以为另一扫频作准备。经由可变电容调整所述PLL BW可以用于减轻可能会不利地影响所述PLL的相位噪声。

在另一具体例子中，PLL电路系统可以包括电荷泵。电荷泵可以在PLL捕获时间段内将电流施加到PLL电容电路系统。电荷泵电流控制啁啾信号的斜坡。

在又另一具体例子中，本公开的方面涉及在PLL复位时间内减小PLL电路系统中的可变电容的使用以为另一PLL捕获时间段作准备。

现转而参看图式且参见或基于上述方面和实施例，图1示出了调频连续波(FMCW)雷达系统110的用于发射啁啾信号且用于响应于FMCW所发射信号而接收并处理反射的示例收发器电路系统。系统可以包括用于生成可以由至少捕获部分和复位部分组成的芯片信号的PLL电路系统120。在复位阶段中，寻求较宽的BW以允许快速复位。理想地，最小化啁啾复位时间以便缩短啁啾时间段，这有效地产生改进/优化的雷达系统动态范围和更低功耗(例如，由于数据的后处理时间短)。当在捕获阶段中操作时，具有较窄的BW可以减小相位噪声。

根据本公开，可以使用根据本公开的各种示例性方法来实现此类带宽控制。在一种此类方法中，BW调整电路系统130可以用于动态地调整PLL电容电路系统，且由此允许PLL BW在PLL捕获时间内变窄同时减轻噪声。框130还可以动态地调整PLL电路系统120，以准许PLL带宽在复位时间段内通过改变PLL电容电路系统的可变电容而变宽。

在第二种此类方法中，框130还可以用于执行到PLL电容器电路系统中的正极性或负极性的电流注入，且由此控制信号的斜坡。此方法可以用于在捕获时间内通过注入一种极性的电流来控制信号的斜坡。类似地，相反极性的电流注入可以用于增大信号的复位部分的斜坡，由此缩短复位时间。

再次参考图1，电流/电容控制框140可以用于控制PLL系统中的各种电路的时序。这包括但不限于针对BW可调性的可变电容和电流注入两者。

图2A是可以在例如图1所示的系统110中使用的示例PLL电路系统的更详细框图。在图2A中，将频率/相位基准信号(fref)施加到PFDCP(相位/频率检测器和电荷泵)框210。PFD 212将所生成的反馈信号与基准频率/相位信号(fref)进行比较，且因此生成信号以控制CP 214。CP能够基于来自PFD 212的控制信号而生成正极性或负极性的电流。CP 214输出电流可以用于控制低通滤波器(LPF)220电容器222中的电荷。可以根据需要对LPF电容器222进行充电或放电以生成啁啾信号中的所需上升斜坡和下降斜坡。并且，LPF 220内的是用以将电流注入到滤波器电容器中的数模转换器(DAC)224。压控振荡器(VCO)230受LPF输出(Vtune)控制，并且以如由Vtune指示的频率和相位生成信号。VCO 230的输出是待用于FMCW雷达系统的另外的电路系统中的所需信号。VCO 230输出馈送到以VCO所需频率与输入到PFD CP 210中的基准频率的比率划分VCO信号输出频率的多模分频器240中。用于PLL系统的各种电路的时序可以由啁啾时序引擎250控制。

图2B示出了示出如图2A所示的示例PLL电路系统的啁啾频率(fchirp)与时间的关系、啁啾信号的相位与时间的关系以及Vtune与时间的关系的相应曲线图。曲线图示出了两个复位时间(如210a、220a和230a处的5微秒，以及如210b、220b和230b处的2.5微秒复位时间)。在此闭环啁啾生成系统中，复位斜坡确定由于维持锁相所需的较大PLL带宽的相位噪声性能，并且啁啾复位时间将尽可能短以便缩短啁啾时间段，由此实现更好的雷达系统动态范围和更低功耗(例如，由于数据后处理时间短)。如果复位斜坡增大同时PLL带宽保持恒定，则在复位期间，如在PFD中所测得的相位差(phaseref-phasediv)将增大，其中可以达到PFD的动态范围且可能会发生周跳(cycle-slip)。这可能会限制闭环系统中的复位时间的缩短。在图2B中，曲线用于表示这些限制，其中相位增大被视为随复位时间而变。将所表示的相位标准化为基准时间段，意味着在此例子中，达到PFD的动态范围(0.5)，而复位时间从5us缩短到2.5us。

图3示出了PLL系统的更详细框图。FMCW信号定义可以是客户输入，所述客户输入可以转换成将有效地驱动多模分频器340的啁啾时序引擎350的设置。啁啾时序引擎350还控制CP 310、LPF电容322设置和注入DAC 324。这确保FMCW信号与LPF电容设置所需的动态以及注入DAC 324之间的恰当同步性。此外，控制这些组件的啁啾时序引擎350可以设计成引入可以提前或延迟的可编程延迟。这可以使得有可能找到最优时序且考虑数字系统与模拟系统之间的可能延迟。

继续参考图3；CP 310电流借助于切片而切换，其中引入固定因子(例如，8倍)。这允许CP在注入(正或负)电流时使用一个或多个切片，由此允许Vtune信号中的由于LPF电容器322的较快或较慢充电而引起的斜坡改变。

图3还示出了配置于可切换组中的LPF电容器322。例如，每个组可以切换以允许8种设置或电容值。继续这一例子；CP 310电流可以增大至多8倍，而电容可以减小至多8倍，以便更快速地改变Vtune的值。并且，例如，在复位时间段内，1/8的电容将为PLL环路的一部分(具有较高的PLL带宽)，而7/8的电容将由缓冲器326充电。此外，高CP电流和低电容仅可在PLL建立之后释放，所述释放发生在复位时间段之后(所述复位时间段可能是可编程的)。以此方式，可以确保一旦电荷在1/8与7/8的电容之间平衡，则7/8的电容才会连接回PLL环路。

图4示出了用于上述例子的时序图。在信号时间轴410中，啁啾信号由数个时间分区组成；Tdwell、Tsettle、Tacq和Treset。继续先前的例子，由Tacq限定的信号的捕获部分是通过使用一个CP 310切片和电容器322的完整组(来自每一组的8个电容器且参考对准的时间轴420和430)形成的。并且，注入DAC 324在Tacq期间注入正电流。Tacq之后是Treset。在Treset期间，在此例子中，使用8个切片示出CP 310以增大电流，由此缩短执行复位的时间。并且，注入DAC 324在此时间内引入负电流以进一步缩短执行复位的时间。然后，Tdwell之后是Treset，其中CP 310从8个切片转换到1片，电容器组322从完整组(8个电容器)转换到单个电容器。并且，在此时间段内，注入DAC 324不注入电流，由此维持信号电平。接着移动到Tsettle且参考信号和注入DAC时间轴410和450，注入DAC 324返回到正电流注入，如Tacq中所见。接着重复上述组的时间划分以形成FMCW信号。

在某些其它例子中，本公开涉及包括信号发生电路和PLL电路的收发器电路系统，并且所述收发器电路系统用以发射FMCW信令且用以响应于FMCW信令正被发射而接收并处理反射。PLL电路可以包括能够动态调整的LPF电路系统。此调整可以准许PLL BW在PLL捕获时间(Tacq)内变窄且由此减轻接收到的信号中的噪声。并且，在当前例子中且如载波频率(fc)的PLL带宽时间轴440所示，LPF电路系统可以具有可动态调整的带宽，以准许PLL带宽在复位期间变宽，从而允许更快的Treset时间。较高的PLL带宽即使在复位之后也会维持，且一旦PLL已建立就切换到较低的PLL带宽。这可以产生理想的建立时间。此PLL带宽调整可以通过改变PLL电容电路系统的可变电容来实现。电容在复位期间切换为低，这可能会降低复位期间的峰值电流要求。此电容减小可能会引起注入DAC的功率要求减小且效率更好。

在也与上文所描述的例子有关且适用于所述例子的某些具体例子中，用以提供呈啁啾形式的FMCW信令的信号发生电路可以包括用以复位PLL电路的至少一部分以为其它PLL捕获时间段作准备的复位电路系统。

在又其它具体例子中，上文所描述的FMCW信令系统可以包括CP，所述用以在PLL捕获时间段内将电流施加到PLL电容电路系统以便促进PLL建立时间。并且，此CP可以在PLL捕获时间段内将电流施加到PLL电容电路系统以便实现啁啾斜坡线性。

根据以上方面且在又另一具体例子中，本公开的另一重要方面包括DAC。响应于PLL电路中的模拟信号反馈路径，DAC可以设置有数字信号以控制与正动态地改变的PLL BW相关联的时序。BW的此改变将会确保啁啾的理想建立时间且将会缩短复位时间。在频率斜坡(Tsettle和Tacq)期间，注入DAC可以在每个电容器上提供所需电流以形成电压斜坡。在复位斜坡(Treset)期间，注入DAC可以提供反向电流以确保快速复位时间。

在某些更具体的例子中，PLL电路可以包括检测由PLL电路生成的信号中相对于所提供的基准频率的相位和/或频率差异的PFD。另外，PLL电路可以包括由PFD部分地控制以便将电流注入到耦合到PLL的其它电路系统中的CP电路系统。这可以包括低通滤波器电容器。作为具体例子，在一个实施方案中，CP电路系统中的逻辑电路用于检测CP电流何时改变极性(例如，从捕获到复位、正到负啁啾斜坡)。

在又另一具体例子中，FMCW信令系统的PLL电路系统可以另外包括BW控制电路系统、CP和LPF电路系统。BW控制电路系统可以通过调整CP电路系统和/或LPF电路系统来提供信号以控制PLL BW的设置，如先前所论述。

在某些其它例子中，BW控制电路系统可以包括但不限于DAC、CP电路系统和LPF电路系统。DAC电路可以部分地响应于PLL电路中的模拟信号反馈路径。另外，此BW控制电路系统以及啁啾时序引擎可以针对DAC、CP电路系统和LPF电路系统的设置提供控制信号。与调整带宽相关联的电路可以提供用于改变PLL捕获时序和可供DAC、CP电路系统、LPF电路系统使用的可变电容的控制信号。

在与上述方面有关的又其它具体例子中，本公开涉及用以为PLL电路提供电容粗设置的电路系统。并且，可以提供电路系统以控制信号，以控制Vtune，以便获得PLL电路的稍细的电容粗调整。因此，可以通过使用所生成的Vtune控制信号调整PLL的一个或多个环路动态参数来控制PLL的BW。可以由于一个或多个LPF中的改变而调整这些动态参数。上述Vtune控制信号还可以用于调整压控振荡器(VCO)以生成一系列频率。

在又另一详细例子中，本公开的另一重要方面包括作为PLL电路系统的一部分的多模分频器。多模分频器经由给定分频比使所生成的输出信号(fchirp)的频率向下分频，以用于与基准频率信号(fref)进行比较。这允许PFD将所生成信号的频率和相位(除以分频比)与基准信号(fref)进行比较。然后，这允许PFD调整CP信令，由此校正所生成信号(fchirp)的频率和相位。

在又另一例子中，FMCW信令系统可以另外包括啁啾时序电路系统(其还可以包括源极电路系统和/或漏极电路系统)。此类电路系统可以用于控制啁啾时序电路系统的参数。所述参数可以包括以下各项中的三个或更多个：啁啾速率、频率范围、复位时间(Treset)、停留时间(Tdwell)和建立时间(Tsettle)。

在一个具体例子中，FMCW信令系统可以另外包括与PLL相关联的啁啾时序电路系统和电容调谐电路系统。在与啁啾时序电路系统相关联的啁啾斜坡时间内，可以使用至少一个DAC根据需要将一种极性的电流注入到LPF电路系统中，从而实现电容调谐。并且，至少一个DAC可以根据需要将相反极性的电流注入到LPF电路系统中，以缩短与啁啾时序电路系统相关联的复位时间。

在一些实施例中，PLL系统可以包括CP和啁啾时序电路系统以提供有关时序的控制信号。另外，所述系统可以包括至少一个LPF电路，所述LPF电路可以包括待切换以允许减小和/或增大LPF电路的BW的一个或多个电容器。可以经由有关时序的控制信号来控制电容器的切换。并且，为了缩短复位时间间隔，CP可以在复位时间，将电流注入到与LPF相关联的一个或多个电容器中。

在根据本公开的具体例子中，实施例涉及一种方法，所述方法可以包括生成呈啁啾形式的FMCW信令。并且，所述方法包括使用由PLL控制电路系统控制的可变电容来改变PLL中的BW。在PLL捕获时间内使用动态改变的BW以控制啁啾斜坡。还可以改变PLL的可变电容，且因此改变BW，以为另一扫频的另一PLL捕获时间段作准备。

举例说明朝向的术语，例如上部/下部、左边/右边、顶部/底部和上方/下方等，在本文中可以用于指代如图所示的元件的相对位置。应理解，术语仅用于方便标记，且在实际使用中，所公开的结构可以不同于在图式中示出的朝向来定向。因此，不应以限制性方式解释这些术语。

举例来说，说明书描述了和/或示出了可用于借助于各种电路或电路系统实施所要求保护的公开内容的各方面，所述各种电路或电路系统可以示出为或使用例如框、模块、装置、系统、单元、控制器和/或其它电路类型描绘的术语(例如，图1和图2A至图2B的描绘如本文中所描述的框/模块的附图标记120和210)。此类电路或电路系统与其它元件一起使用以举例说明可如何以形式或结构、步骤、功能、操作、活动等实行某些实施例。例如，在某些上文论述的实施例中，一个或多个模块是被配置且布置成用于实施这些操作/活动的离散逻辑电路或可编程逻辑电路，如可以结合例如图1、图2A至图2B和图4的电路框等某些示例逻辑电路所示的方法实行。在某些实施例中，此类逻辑/可编程电路指代或包括一个或多个计算机电路(其可以包括用于存储和存取待执行为指令集的程序的存储器电路系统)，且还可以包括用以限定将如何执行逻辑/可编程电路的配置数据。在此类上下文中，如上文所描述的算法或过程由逻辑/可编程电路用以执行相关步骤、功能、操作、活动等。取决于应用，指令和/或配置数据可以被配置成在逻辑电路系统中实施，其中指令(无论其特征是否在于目标代码、固件或软件的形式)存储在存储器(电路)中且可从存储器存取。

基于以上论述和说明，本领域的技术人员将易于认识到可以对各种实施例作出各种修改和改变，而无需严格地遵循在本文中示出和描述的示例性实施例和应用。例如，如图式中例示的方法可以涉及以各种顺序实行的步骤，其中保留本文中的实施例的一个或多个方面，或所述方法可以涉及更少或更多的步骤。此类修改并不脱离本公开的各种方面的真实精神和范围，包括在权利要求书中阐述的方面。