三维存储器的制备方法与流程

1.本发明涉及半导体技术领域，具体地，涉及一种三维存储器的制备方法。


背景技术：

2.存储器是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器件越来越难以满足要求，在这种情况下，三维(3d)存储器应运而生。
3.三维存储器由于具有较高的存储密度、可控的生产成本、合适的编擦速度及保持特性，已经成为非易失存储市场中的主流产品。在三维存储器中，存储器层起到控制存储器电荷存储的功能，是三维存储器完成存储功能的关键结构。现阶段，存储器层常用结构包括电荷阻挡层-电荷存储层-电荷隧穿层，且通常沿沟道孔径向依次沉积形成。然而，相关技术中的三维存储器的制备工艺还存在诸多问题。


技术实现要素：

4.有鉴于此，本发明实施例期望提供一种三维存储器的制备方法。
5.本技术实施例提供一种三维存储器的制备方法，包括：
6.提供叠层结构和贯穿所述叠层结构的沟道孔，所述叠层结构包括若干交替层叠的第一牺牲层及第二牺牲层；
7.在所述沟道孔侧壁依次形成层叠的停止层、存储器层及沟道层；
8.去除所述第一牺牲层及部分停止层，以形成第一开口，所述第一开口延伸至所述存储器层；
9.在所述第一开口中形成栅极结构；
10.去除所述第二牺牲层、剩余的停止层及部分存储器层，以形成第二开口，所述第二开口延伸至所述沟道层；
11.在所述第二开口中形成绝缘层。
12.上述方案中，所述第一牺牲层的材料包括氮化物，所述第二牺牲层的材料包括氧化物。
13.上述方案中，所述存储器层包括电荷阻挡层、电荷存储层及电荷隧穿层；所述电荷阻挡层的材料包括氧化硅，所述电荷存储层的材料包括氮化硅，所述电荷隧穿层的材料包括氧化硅。
14.上述方案中，所述停止层包括多晶硅层；
15.所述去除所述第一牺牲层及部分停止层，以形成第一开口，包括：
16.对所述第一牺牲层进行第一刻蚀；其中，在进行所述第一刻蚀时，以多晶硅层作为蚀刻停止层；
17.继续对部分多晶硅层进行第二刻蚀，以形成所述第一开口；
18.所述去除所述第二牺牲层、剩余的停止层及部分存储器层，以形成第二开口，包
括：
19.对所述第二牺牲层进行第三刻蚀；其中，在进行所述第三刻蚀时，以剩余的多晶硅层作为蚀刻停止层；
20.继续对剩余的多晶硅层、部分存储器层进行第四刻蚀，以形成所述第二开口。
21.上述方案中，所述停止层包括氧化物层和第一介质层，所述第一介质层介电常数大于3.9；
22.所述去除所述第一牺牲层及部分停止层，以形成第一开口，包括：
23.对所述第一牺牲层进行第五刻蚀；其中，在进行所述第五刻蚀时，以氧化物层作为蚀刻停止层；
24.继续对部分氧化物层、部分第一介质层进行第六刻蚀，以形成所述第一开口；
25.所述去除所述第二牺牲层、剩余的停止层及部分存储器层，以形成第二开口，包括：
26.对所述第二牺牲层及剩余的氧化物层进行第七刻蚀；其中，在进行所述第七刻蚀时，以剩余的第一介质层作为蚀刻停止层；
27.继续对剩余的第一介质层及部分存储器层进行第八刻蚀，以形成所述第二开口。
28.上述方案中，所述存储器层包括电荷阻挡层、电荷存储层及电荷隧穿层；所述电荷阻挡层包括第二介质层，所述第二介质层介电常数大于3.9。
29.上述方案中，所述停止层包括氧化物层和第二介质层；其中，
30.所述去除所述第一牺牲层及部分停止层，以形成第一开口包括：
31.对所述第一牺牲层进行第九刻蚀；其中，在进行所述第九刻蚀时，以氧化物层作为蚀刻停止层；
32.继续对部分氧化物层进行第十刻蚀，以形成所述第一开口；
33.所述去除所述第二牺牲层、剩余的停止层及部分存储器层，以形成第二开口，包括：
34.对所述第二牺牲层及剩余的氧化物层进行第十一刻蚀；其中，在进行所述第十一刻蚀时，以第二介质层作为蚀刻停止层；
35.继续对部分存储器层进行第十二刻蚀，以形成所述第二开口。
36.上述方案中，所述第二介质层的材料包括氧化铝或氧化铪。
37.上述方案中，所述在所述第一开口中形成栅极结构，包括：
38.在所述第一开口中依次形成第三介质层、黏合层及栅极层；所述第三介质层介电常数大于3.9，所述黏合层的材料包括氮化钛，所述栅极层的材料包括钨。
39.上述方案中，所述三维存储器包括三维nand型存储器。
40.本发明实施例提供的三维存储器的制备方法包括：提供叠层结构和贯穿所述叠层结构的沟道孔，所述叠层结构包括若干交替层叠的第一牺牲层及第二牺牲层；在所述沟道孔侧壁依次形成层叠的停止层、存储器层及沟道层；去除所述第一牺牲层及部分停止层，以形成第一开口，所述第一开口延伸至所述存储器层；在所述第一开口中形成栅极结构；去除所述第二牺牲层、剩余的停止层及部分存储器层，以形成第二开口，所述第二开口延伸至所述沟道层；在所述第二开口中形成绝缘层。本发明各实施例提供的三维存储器的制备方法，在形成存储器层之前会先在沟道孔的侧壁形成停止层，后续在通过去除第一牺牲层、第二
牺牲层形成不连续的存储器层的过程中，均能够以起到刻蚀停止层的作用，从而控制刻蚀停在存储器层上，进而避免在去除第二牺牲层时因刻蚀速率过快而导致的过刻蚀，提高了在形成分隔开的存储单元时整个刻蚀过程的可控性及三维存储器的性能。
附图说明
41.图1为本发明实施例提供的一种三维存储器的制备方法的流程示意图；
42.图2a-图2h为本发明实施例提供的一种三维存储器的制备方法的实现步骤剖面示意图；
43.图3a-图3h为本发明实施例提供的另一种三维存储器的制备方法的实现步骤剖面示意图；
44.图4a-图4h为本发明实施例提供的又一种三维存储器的制备方法的实现步骤剖面示意图。
具体实施方式
45.为使本发明实施例的技术方案和优点更加清楚，下面将结合附图和实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本发明的示例性实施方法，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。
46.在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
47.可以理解的是，本发明中的“在
……
上”、“在
……
之上”和“在
……
上方”的含义应当以最宽方式被解读，以使得“在
……
上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
48.此外，为了便于描述，可以在本文中使用诸如“在
……
上”、“在
……
之上”、“在
……
上方”、“上”“上部”等的空间相对术语来描述如图所示的一个元件或特征与另一个元件或特征的关系。除了在附图中所描绘的取向之外，空间相对术语旨在涵盖设备在使用或操作中的不同取向。装置可以以其它方式定向(旋转90度或处于其它取向)并且同样可以相应地解释本文使用的空间相对描述词。
49.在本发明实施例中，术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。被添加在衬底顶部的材料可以被图案化或者可以保持未被图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化嫁、磷化铟等。替代地，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆。
50.在本发明实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。例如，互连层可包括一个或多个
导体和接触子层(其中形成互连线和/或过孔触点)、以及一个或多个电介质子层。
51.在本发明实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
52.需要说明的是，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
53.相关技术中，由于三维存储器，例如3d nand堆叠结构的层数不断提高，三维存储器沟道孔(channel hole，ch)中连续的存储器层(ono结构)需要被分隔成单独的存储单元。可以理解地，所述存储器层是三维存储器完成电荷存储的结构，3d nand架构中，每一层字线(word line，wl)单独对应分隔开的存储器层。也就是说，多个独立的存储器层分别与多个栅极层一一对应，从而形成多个存储单元；每一存储单元中，由栅极层控制，在与所述栅极层对应的存储器层中存入或释放电荷。
54.然而，相关技术中在刻蚀牺牲层以形成分隔开的存储单元的过程中，很难停在存储器层上，容易出现过刻蚀，进而影响三维存储器的性能。这里，所述过刻蚀包括对存储器层的过刻蚀和对沟道层的过刻蚀。具体地，所述对存储器层的过刻蚀是指在刻蚀所述牺牲层时沿沟道孔轴向出现同时刻蚀部分存储器层的现象；所述对沟道层的过刻蚀是指在刻蚀所述牺牲层、所述存储器层时出现同时刻蚀部分沟道层的现象。出现过刻蚀的原因在于：一方面，由于目前的工艺制程中存储器层的厚度很薄，存储器层中每一单独膜层的厚度约10nm左右，很容易在刻蚀过程中被去掉；另一方面，氧化物牺牲层沿沟道孔径向的厚度比较厚，在刻蚀氧化物牺牲层时，刻蚀速率相对较快，该较快的刻蚀速率也容易导致过刻蚀。因此，在去除氧化物牺牲层、部分存储器层以形成分隔开的存储器层结构时，较快的刻蚀速率使刻蚀过程很难停在存储器层上，从而在后续去除存储器层的过程中很难控制刻蚀过程，导致整个刻蚀过程容易失控。也就是说，在形成分隔开的存储单元的过程中，在刻蚀氧化物牺牲层和刻蚀存储器层时需要采取不同的刻蚀控制策略。具体地，在刻蚀氧化物牺牲层时需要较快的刻蚀速率以保证生产效率；在刻蚀存储器层时需要较慢的刻蚀速率以保证对各膜层的精细控制。因此，在形成具有分隔开的存储单元的三维存储器的过程中，控制刻蚀过程停在存储器层上，是保证形成具有良好性能的三维存储器的关键点。
55.基于此，通过本发明各实施例的三维存储器的制备方法，在形成存储器层之前会先在沟道孔的侧壁形成停止层，后续在通过去除第一牺牲层、第二牺牲层形成不连续的存储器层的过程中，均能够以起到刻蚀停止层的作用，从而控制刻蚀停在存储器层上，进而避免在去除第二牺牲层时因刻蚀速率过快而导致的过刻蚀，提高了在形成分隔开的存储单元时整个刻蚀过程的可控性及三维存储器的性能。
56.本发明实施例提供一种三维存储器的制备方法。图1为本技术实施例提供的一种三维存储器的制备方法流程示意图。如图1所示，所述方法包括以下步骤：
57.步骤101、提供叠层结构和贯穿所述叠层结构的沟道孔，所述叠层结构包括若干交替层叠的第一牺牲层及第二牺牲层；
58.步骤102、在所述沟道孔侧壁依次形成层叠的停止层、存储器层及沟道层；
59.步骤103、去除所述第一牺牲层及部分停止层，以形成第一开口，所述第一开口延伸至所述存储器层；
60.步骤104、在所述第一开口中形成栅极结构；
61.步骤105、去除所述第二牺牲层、剩余的停止层及部分存储器层，以形成第二开口，所述第二开口延伸至所述沟道层；
62.步骤106、在所述第二开口中形成绝缘层。
63.图2a-图2h为本发明实施例提供的一种三维存储器的制备方法的实现步骤剖面示意图。应当理解，图1中所示的操作并非排他的，也可以在所示操作中的任何操作之前、之后或之间执行其他操作。下面结合图1、图2a-图2h描述本实施例的三维存储器的制备方法。
64.首先，参考图2a，执行步骤101，形成叠层结构21，所述叠层结构21包括若干交替层叠的第一牺牲层211以及第二牺牲层212。在一实施例中，所述叠层结构21形成在半导体衬底(图中未示出)上；所述第一牺牲层211以及所述第二牺牲层212沿第一方向交替层叠，所述第一方向为与所述半导体衬底垂直的方向。这里，在后续工艺中在所述第一牺牲层211的位置处形成栅极结构，所述第一牺牲层211的材料包括但不限于硅氮化物；在后续工艺中在所述第二牺牲层212的位置形成栅极结构之间的绝缘层，所述第二牺牲层212的材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物以及其它介质层。
65.在一实施例中，所述第一牺牲层211可以由氮化硅(sin)形成，所述第二牺牲层212可以由二氧化硅(sio2)形成，从而形成的叠层结构21为no叠层。第一牺牲层211以及第二牺牲层212可以利用化学气相沉积(cvd)工艺、物理气相沉积(pvd)工艺或原子层沉积(ald)工艺形成；其中，第一牺牲层211以及第二牺牲层212可以具有彼此相同的厚度，也可以具有彼此不同的厚度。
66.然后，继续参考图2a，形成贯穿所述叠层结构21的沟道孔22。所述沟道孔22可以通过干法刻蚀工艺形成。实际应用中，所述沟道孔22沿垂直所述半导体衬底的第一方向延伸。
67.执行步骤102，如图2b所示，在所述沟道孔22内沿沟道孔22侧壁依次形成停止层23、存储器层24和沟道层25；所述存储器层24可以包括沿所述沟道孔22径向由外向内依次设置的电荷阻挡层241、电荷存储层242和电荷隧穿层243。在一实施例中，上述各层使用一种或多种薄膜沉积工艺形成；具体地，各层结构的形成工艺包括但不限于cvd工艺、pvd工艺、ald工艺或其组合。
68.实际应用中，所述电荷阻挡层241、电荷存储层242、电荷隧穿层243和沟道层25是沿着所述沟道孔22的侧壁和底表面依次顺序形成的。所述电荷阻挡层241用于阻挡所述存储层中的电荷流出；电荷存储层242用于捕获并存储电荷；电荷隧穿层243用于使沟道层25中的电子隧穿至电荷存储层242；沟道层25用于源极和漏极之间的电流通道。
69.实际应用中，所述电荷阻挡层241的材料包括可以包括但不限于氧化硅、氮氧化硅、高k电介质及其它介质层；所述电荷存储层242的材料可以包括但不限于氮化硅、氮氧化硅及其它介质层；所述电荷隧穿层243的材料可以包括但不限于氧化硅、氮氧化硅及其它介质层；所述沟道层24的材料可以包括但不限于多晶硅。
70.在一实施例中，所述存储器层24包括ono(氧化硅-氮化硅-氧化硅)结构。具体地，所述电荷阻挡层241的材料包括氧化硅；所述电荷存储层242的材料包括氮化硅；所述电荷隧穿层243的材料包括氧化硅。
71.执行步骤103，如图2c及图2d所示，去除所述第一牺牲层211及部分停止层23，以形成第一开口26，所述第一开口26延伸至所述存储器层24。
72.在一实施例中，所述停止层23包括多晶硅层，所述第一牺牲层211由氮化硅(sin)
形成。对所述第一牺牲层211进行第一刻蚀；其中，在进行所述第一刻蚀时，以多晶硅层作为蚀刻停止层；继续对部分多晶硅层进行第二刻蚀，以形成所述第一开口26；所述第一开口的延伸方向与所述沟道孔的径向平行。实际应用中，所述第一刻蚀、所述第二刻蚀可以为湿法刻蚀工艺。具体地，可以先通过氢氟酸水溶液将形成于所述第一牺牲层211上的表面氧化硅(native oxide)去除后，再使用热磷酸将材料为氮化硅的所述第一牺牲层211去除，最后使用氢氟酸水溶液将材料为多晶硅的所述停止层23部分去除以暴露出存储器层24，从而形成所述第一开口26。可以理解地，所述叠层结构21中的所述第二牺牲层212可以在步骤103中少量损失。
73.执行步骤104，如图2e所示，在所述第一开口26中形成栅极结构27。
74.在一实施例中，在所述第一开口26中依次形成第三介质层271、黏合层(图中未示出)及栅极层272；所述第三介质层271介电常数大于3.9。
75.实际应用中，所述第三介质层271可以包括但不限于氧化铝或氧化铪。所述第三介质层271用以防止导体之间产生隧道效应而形成漏电流。所述第三介质层271可以通过一种或多种薄膜沉积工艺形成，其包括但不限于cvd工艺、pvd工艺、ald工艺或其任何组合。所述第三介质层271包括氧化铝时，形成氧化铝的铝源可选三甲基铝(tma)、氯化铝(alcl3)等材料，氧源可选水、臭氧等材料。
76.实际应用中，所述栅极层272可以包括导电材料，包括但不限于钨(w)、钴(co)、铜(cu)、铝(al)、多晶硅、掺杂硅、硅化物或其任何组合。
77.实际应用中，由于栅极层272对于所述第三介质层271具有较低的附着力，需要通过黏合层才能将彼此接合。这里，所述黏合层为氮化钽(tan)或氮化钛(tin)等材料中的至少一种形成。所述黏合层可以通过物理气相沉积(例如溅镀)等工艺形成。具体地，可以在真空腔体中通入惰性气体，在金属靶材(target)和衬底上施加高压直流电，辉光放电所产生的电子会碰撞并激发惰性气体产生等离子体，具有高动能的等离子体轰击所述金属靶材的表面，使金属粒子以气相的形态溅射沉积在所述衬底表面而形成薄膜，在轰击所述金属靶材数秒后，通入氮气以形成氮化物，所述氮化物即氮化钽或氮化钛。
78.实际应用中，所述栅极结构27形成后可以进行后退火(post-anneal)处理，用以增加黏合层的接合度、恢复栅极结构27中的晶体结构以及消除栅极结构27中的缺陷。
79.执行步骤105，如图2f及图2g所示，去除第二牺牲层212、剩余的停止层23及部分存储器层24，以形成第二开口28，所述第二开口28延伸至所述沟道层25。
80.在一实施例中，所述停止层23包括多晶硅层，所述第二牺牲层212由二氧化硅形成。这里，由于多晶硅相对于由二氧化硅形成的第二牺牲层212具有较高的刻蚀选择比，因此多晶硅可以作为去除所述第二牺牲层212的蚀刻停止层，使刻蚀过程停止在多晶硅层上。
81.在一实施例中，在形成栅极结构27以后，首先，以步骤103中剩余的多晶硅层作为蚀刻停止层，对所述第二牺牲层212进行第三刻蚀以去除所述第二牺牲层212。
82.实际应用中，由于第二牺牲层212沿沟道孔22径向具有较大的厚度，因此在刻蚀第二牺牲层212时，刻蚀速率相对较快。相对地，目前的工艺制程中存储器层24的厚度很薄，存储器层24中每一单独膜层的厚度约10nm左右，很容易在刻蚀过程中被去掉。因此，在刻蚀第二牺牲层212时通过停止层23使刻蚀过程停止，从而避免了存储器层24发生过刻蚀。
83.接下来，继续对剩余的多晶硅层、部分存储器层进行第四刻蚀，以形成所述第二开
口28；所述第二开口28的延伸方向与所述沟道孔的径向平行。
84.实际应用中，可以使用如氢氟酸或磷酸之类的适当的蚀刻剂，选择性地去除剩余的多晶硅层。
85.接下来，去除沟道孔22中裸露的部分存储器层24，以形成所述第二开口28。
86.实际应用中，可以依次执行多次湿法刻蚀工艺达到依次去除沟道孔22中裸露的部分存储器层24的目的。这里，可以使用如氢氟酸之类的适当的蚀刻剂，选择性地去除包括氧化硅的电荷阻挡层241；然后，可以使用如磷酸之类的适当的蚀刻剂，选择性地去除包括氮化硅的电荷存储层242；最后，可以使用如氢氟酸之类的适当的蚀刻剂，选择性地去除包括氧化硅的电荷隧穿层243。同时，可以通过控制刻蚀时间和/或刻蚀速率来控制对电荷阻挡层241、电荷存储层242及电荷隧穿层243的刻蚀，使得刻蚀不会影响沟道层24及栅极结构27对应的电荷阻挡层241、电荷存储层242及电荷隧穿层243。
87.可以理解地，所述栅极结构27对应的电荷阻挡层241、电荷存储层242及电荷隧穿层243可以在步骤103中少量损失。
88.执行步骤106，如图2h所示，在所述第二开口28中形成绝缘层29。
89.实际应用中，所述绝缘层29包括但不限于氧化硅。所述绝缘层29可以通过一种或多种薄膜沉积工艺形成，包括但不限于cvd工艺、pvd工艺、ald工艺或其任何组合。
90.以下将结合图3a-图3h对三维存储器的另一种制备方法进行具体说明。
91.需要说明的是，在另一种制备方法，执行步骤101至步骤106以形成三维存储器的过程中，步骤101、步骤102、步骤104及步骤106与前述三维存储器的制备方法类似，在此不再赘述。不同主要体现在步骤103、步骤105。
92.执行步骤103，在一实施例中，如图3b所示，所述停止层23包括氧化物层231和第一介质层232，所述第一介质层232介电常数大于3.9。这里，所述第一介质层232可以包括氧化铝或氧化铪。所述氧化物层231与所述第一介质层232沿沟道孔22径向由外向内依次形成，所述第一介质层232与所述存储器层24相邻。
93.实际应用中，如图3c所示，以氧化物层231作为停止层，对所述第一牺牲层211进行第五刻蚀以去除所述第一牺牲层211；然后，如图3d所示，去除部分停止层23，具体地，继续对部分氧化物层231、部分第一介质层232进行第六刻蚀，去除部分氧化物层231、部分第一介质层232以暴露出存储器层24，从而形成所述第一开口26；所述第一开口的延伸方向与所述沟道孔的径向平行。
94.实际应用中，使用热磷酸将材料为氮化硅的所述第一牺牲层211去除。需要说明的是，由于热磷酸对氧化铝具有较高刻蚀率，因此当所述第一介质层232包含氧化铝时，所述第一介质层232无法作为去除所述第一牺牲层211的蚀刻停止层。这里，以氧化物层231作为蚀刻停止层，去除所述第一牺牲层211。
95.执行步骤105。在形成栅极结构27以后，首先，如图3f所示，以步骤103中剩余的第一介质层232作为蚀刻停止层，对所述第二牺牲212层及剩余的氧化物层231进行第七刻蚀以去除所述第二牺牲层212及剩余的氧化物层231。这里，由于第一介质层232相对于由二氧化硅形成的第二牺牲层212和氧化物层231具有较高的刻蚀选择比，因此第一介质层232可以作为去除所述第二牺牲层212及剩余的氧化物层231的蚀刻停止层，使刻蚀过程停止在第一介质层232上。
96.实际应用中，由于第二牺牲层212沿沟道孔22径向具有较大的厚度，因此在刻蚀第二牺牲层212时，刻蚀速率相对较快。相对地，目前的工艺制程中存储器层24的厚度很薄，存储器层24中每一单独膜层的厚度约10nm左右，很容易在刻蚀过程中被去掉。因此，在刻蚀第二牺牲层212时通过停止层23使刻蚀过程停止，从而避免了存储器层24发生过刻蚀。
97.接下来，如图3g所示，继续对剩余的第一介质层及部分存储器层进行第八刻蚀，去除剩余的第一介质层232和部分存储器层24，以形成所述第二开口28；所述第二开口28的延伸方向与所述沟道孔的径向平行。
98.以下将结合图4a-图4h对三维存储器的又一种制备方法进行具体说明。
99.需要说明的是，在另一种制备方法，执行步骤101至步骤106以形成三维存储器的过程中，步骤101、步骤102、步骤104及步骤106与前述三维存储器的制备方法类似，在此不再赘述。以下仅结合步骤103及步骤105对包括氧化物层233和第二介质层的停止层23的制备方法进行具体说明。
100.在一实施例中，如图4b所示，所述存储器层24包括电荷阻挡层241＇、电荷存储层242及电荷隧穿层243；所述电荷阻挡层241＇包括第二介质层，所述第二介质层介电常数大于3.9。实际应用中，所述第二介质层可以包括但不限于氧化铝或氧化铪。
101.接下来，继续参考图4b，所述蚀刻停止层23包括氧化物层233和第二介质层，所述第二牺牲层212由二氧化硅形成。所述氧化物层233与所述第二介质层沿沟道孔22径向由外向内依次形成，所述第二介质层与所述电荷存储层242相邻。这里，需要说明的是，所述第二介质层既可以作为电荷阻挡层用于阻挡所述电荷存储层242中的电荷流出，也可以作为蚀刻停止层使刻蚀过程停止在所述第二介质层上。
102.执行步骤103。以部分氧化物层233作为蚀刻停止层，对所述第一牺牲层211进行第九刻蚀以去除所述第一牺牲层211；然后，继续对部分氧化物层233进行第十刻蚀以去除部分氧化物层233以暴露出存储器层24，从而形成所述第一开口26；所述第一开口的延伸方向与所述沟道孔的径向平行。可以理解的是，这里，所述第二介质层作为电荷阻挡层用于阻挡所述电荷存储层242中的电荷流出，并不需要被去除。
103.执行步骤105。在形成栅极结构27以后，在步骤105中，首先，以部分第二介质层作为蚀刻停止层，对所述第二牺牲层212及剩余的氧化物层233进行第十一刻蚀以去除所述第二牺牲层212及步骤103中剩余的氧化物层233。这里，由于第二介质层相对于由二氧化硅形成的第二牺牲层212和氧化物层233具有较高的刻蚀选择比，因此第二介质层可以作为去除所述第二牺牲层212及剩余的氧化物层233的蚀刻停止层，使刻蚀过程停止在第二介质层上。
104.实际应用中，由于第二牺牲层212沿沟道孔22径向具有较大的厚度，因此在刻蚀第二牺牲层212时，刻蚀速率相对较快。相对地，目前的工艺制程中存储器层24的厚度很薄，存储器层24中每一单独膜层的厚度约10nm左右，很容易在刻蚀过程中被去掉。因此，在刻蚀第二牺牲层212时通过停止层23使刻蚀过程停止，从而避免了存储器层24发生过刻蚀。
105.接下来，继续对部分存储器层24进行第十二刻蚀以去除沟道孔22中裸露的部分存储器层24，以形成所述第二开口28；所述第二开口的延伸方向与所述沟道孔的径向平行。
106.在一实施例中，所述三维存储器包括三维nand型存储器。所述三维nand型存储器具有分隔开的存储器层。可以理解地，所述三维nand型存储器的多个栅极结构与多个所述
分隔开的存储器层一一对应，从而形成多个独立的存储单元。所述三维nand型存储器可以减少或防止由于具有连续存储器层的相邻存储单元之间的垂直电荷扩散而造成的数据保留劣化。
107.本发明实施例提供的三维存储器的制备方法，包括：提供叠层结构和贯穿所述叠层结构的沟道孔，所述叠层结构包括若干交替层叠的第一牺牲层及第二牺牲层；在所述沟道孔侧壁依次形成层叠的停止层、存储器层及沟道层；去除所述第一牺牲层及部分停止层，以形成第一开口，所述第一开口延伸至所述存储器层；在所述第一开口中形成栅极结构；去除所述第二牺牲层、剩余的停止层及部分存储器层，以形成第二开口，所述第二开口延伸至所述沟道层；在所述第二开口中形成绝缘层。通过本发明各实施例的三维存储器的制备方法，在形成存储器层之前会先在沟道孔的侧壁形成停止层，后续在通过去除第一牺牲层、第二牺牲层形成不连续的存储器层的过程中，均能够以起到刻蚀停止层的作用，从而控制刻蚀停在存储器层上，进而避免在去除第二牺牲层时因刻蚀速率过快而导致的过刻蚀，提高了在形成分隔开的存储单元时整个刻蚀过程的可控性及三维存储器的性能。
108.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。