数据处理方法、装置、电子设备及存储介质与流程

1.本发明实施例涉及数据处理领域，尤其涉及一种数据处理方法、装置、电子设备及存储介质。


背景技术：

2.近些年来，fpga由于其可以反复、灵活编程特性在很多应用场景下大量应用起来，在人工智能、机器学习等异构加速领域也广泛尝试。在异构加速中，fpga作为cpu的辅助处理器，可以将计算量大，可并行处理的工作交由fpga处理，fpga采用高度并行的编程，提高计算的吞吐率、降低处理延迟。目前采用fpga异构加速的技术是一个比较新的方法，虽然目前也有采用该方法加速关系型数据库的；或者由cpu将不定数据进行整理，然后构造特殊数据帧传输给fpga进行处理。
3.但是现有的采用fpga异构加速都是基于已知、特定的数据进行加速，不支持不定长的数据结构，导致数据结构发生变化后，需要修改大量代码，通用性差；由cpu将不定数据进行整理，然后进行异构加速，这种方法需要软件来解析原始数据库的帧结构，会占用cpu的大量资源，加速效果低。


技术实现要素：

4.鉴于此，为解决上述技术问题或部分技术问题，本发明实施例提供一种数据处理方法、装置、电子设备及存储介质。
5.第一方面，本发明实施例提供一种数据处理方法，包括：
6.获取原始物理页数据；
7.从所述原始物理页数据中提取每个数据行的第一特征信息；
8.根据所述第一特征信息确定第一待生成存储单元的第一存储地址以及第一存储内容；
9.根据所述第一存储地址以及第一存储内容生成第一存储单元，并将所述第一存储单元部署至第一ram。
10.在一个可能的实施方式中，所述方法还包括：
11.对所述原始物理页的数据存储结构进行识别，确定所述原始物理页的数据行数以及每个数据行的第一特征信息，其中所述第一特征信息至少包括行号、起始位置信息和长度信息。
12.在一个可能的实施方式中，所述方法还包括：
13.将每个数据行的行号作为所述第一待生成存储单元的第一存储地址，以及将每个数据行的起始位置信息和长度信息作为所述第一待生成存储单元的第一存储内容。
14.在一个可能的实施方式中，所述方法还包括：
15.根据每个原始物理页的数据行数以及每个数据行的第一特征信息生成多个第一存储单元，将多个所述第一存储单元部署至第一ram。
16.在一个可能的实施方式中，所述方法还包括：
17.从每个数据行中提取每个数据列的第二特征信息；
18.根据所述第二特征信息确定第二待生成存储单元的第二存储地址以及第二存储内容；
19.根据所述第二存储地址以及第二存储内容生成第二存储单元，并将所述第二存储单元部署至第二ram。
20.在一个可能的实施方式中，所述方法还包括：
21.获取数据访问指令，所述数据访问指令中携带有待访问数据所在的数据行信息及数据列信息；
22.根据所述数据行信息查询第一ram中的第一存储单元，以及根据所述数据列信息查询第二ram中的第二存储单元，获取待访问数据的位置信息及长度信息；
23.根据所述位置信息及长度信息获取所述待访问数据；
24.将获取到的所述待访问数据进行反馈。
25.第二方面，本发明实施例提供一种数据处理装置，包括：
26.获取模块，用于获取原始物理页数据；
27.提取模块，用于从所述原始物理页数据中提取每个数据行的第一特征信息；
28.确定模块，用于根据所述第一特征信息确定第一待生成存储单元的第一存储地址以及第一存储内容；
29.部署模块，用于根据所述第一存储地址以及第一存储内容生成第一存储单元，并将所述第一存储单元部署至第一ram。
30.在一个可能的实施方式中，所述提取模块，具体用于对所述原始物理页的数据存储结构进行识别，确定所述原始物理页的数据行数以及每个数据行的第一特征信息，其中所述第一特征信息至少包括行号、起始位置信息和长度信息。
31.第三方面，本发明实施例提供一种电子设备，包括：处理器和存储器，所述处理器用于执行所述存储器中存储的数据处理程序，以实现上述第一方面中所述的数据处理方法。
32.第四方面，本发明实施例提供一种存储介质，包括：所述存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现上述第一方面中所述的数据处理方法。
33.本发明实施例提供的数据处理方案，通过获取原始物理页数据；从所述原始物理页数据中提取每个数据行的第一特征信息；根据所述第一特征信息确定第一待生成存储单元的第一存储地址以及第一存储内容；根据所述第一存储地址以及第一存储内容生成第一存储单元，并将所述第一存储单元部署至第一ram，相对于现有技术的异构加速处理数据中，只能对已知、特定的数据进行加速，当数据结构发生变化时，需要修改大量代码，通用性差，且需要软件来解析原始数据库的帧结构，占用cpu的大量资源，加速效果低的问题，由本方案，可以支持任何数据格式的加速处理，在数据结构发生变化的时候，也不需要改动代码，通用性强，同时可以并行处理数据，比cpu处理更高效。
附图说明
34.图1为本发明实施例提供的一种数据处理方法的流程示意图；
35.图2为本发明实施例提供的一种数据库存储数据帧结构；
36.图3为本发明实施例提供的另一种数据处理方法的流程示意图；
37.图4为本发明实施例提供的一种数据处理装置的结构示意图；
38.图5为本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
39.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
40.为便于对本发明实施例的理解，下面将结合附图以具体实施例做进一步的解释说明，实施例并不构成对本发明实施例的限定。
41.图1为本发明实施例提供的一种数据处理方法的流程示意图，如图1所示，该方法具体包括：
42.s11、获取原始物理页数据。
43.本发明用于对数据库的异构加速，在用户端需要访问数据库中的数据或者需要进行计算时，为了节省cpu资源，可以利用fpga加速卡实现数据处理。整个系统架构由服务器和fpga加速卡构成，服务器和fpga加速卡之间通过pcie通道相连。原始数据存在服务器的硬盘里面，cpu通过dma将数据传送给fpga加速卡，数据传输方式可以是cpu配置数据传输链表，链表中记录数据开始地址，待传输数据的长度，fpga加速卡接收到数据传输链表后可以根据链表内的记录从硬盘中直接拉取数据，可以将拉取到的数据存储到本地存储空间。
44.进一步的，fpga加速卡对拉取到的数据进行解析，得到原始帧结构，如图2所示的数据库存储数据帧结构，每8kbytes数据为一物理页，可以得到多个物理页数据。
45.s12、从所述原始物理页数据中提取每个数据行的第一特征信息。
46.如图2所示，每个物理页有自己的结构，头部pd_lower字段指定头部结束的位置，pd_upper字段指明行数据的开始位置，item部分指明每一行的长度信息，从结构上可以看出，每个物理页可能存在多个数据行，每一数据行的长度也是不定的，如图中tuple1和tuple2，并且，每个数据行可能存在多个数据列。
47.进一步的，提取每个数据行的第一特征信息，该第一特征信息包括但不限于：行号、起始位置信息和长度信息等。
48.s13、根据所述第一特征信息确定第一待生成存储单元的第一存储地址以及第一存储内容。
49.根据上述得到的每个数据行的第一特征信息中的行号、起始位置信息和长度信息可以确定第一待生成存储单元的第一存储地址及第一存储内容，可以将行号作为第一待生成存储单元的第一存储地址，将起始位置信息和长度信息作为第一待生成存储单元的第一存储内容。
50.s14、根据所述第一存储地址以及第一存储内容生成第一存储单元，并将所述第一
存储单元部署至第一ram。
51.本发明实施例中，每个ram对应一个原始物理页的数据，每个ram中的第一存储单元对应一个数据行的数据，根据上述确定的第一存储地址以及第一存储内容生成第一存储单元，将多个数据行分别对应的多个第一存储单元部署至一个第一ram中。
52.进一步的，得到数据库中全部原始物理页分别对应的第一ram。
53.本发明实施例提供的数据处理方法，通过获取原始物理页数据；从所述原始物理页数据中提取每个数据行的第一特征信息；根据所述第一特征信息确定第一待生成存储单元的第一存储地址以及第一存储内容；根据所述第一存储地址以及第一存储内容生成第一存储单元，并将所述第一存储单元部署至第一ram，相对于现有技术的异构加速处理数据中，只能对已知、特定的数据进行加速，当数据结构发生变化时，需要修改大量代码，通用性差，且需要软件来解析原始数据库的帧结构，占用cpu的大量资源，加速效果低的问题，由本方法，可以支持任何数据格式的加速处理，在数据结构发生变化的时候，也不需要改动代码，通用性强，同时可以并行处理数据，比cpu处理更高效。
54.图3为本发明实施例提供的另一种数据处理方法的流程示意图。如图3所示，该方法具体包括：
55.s31、对所述原始物理页的数据存储结构进行识别，确定所述原始物理页的数据行数以及每个数据行的第一特征信息。
56.本发明实施例中，如图2所示，每个物理页有自己的结构，头部pd_lower字段指定头部结束的位置，pd_upper字段指明行数据的开始位置，item部分指明每一行的长度信息，从结构上可以看出，每个物理页可能存在多个数据行，每一数据行的长度也是不定的，如图中tuple1和tuple2，并且，每个数据行可能存在多个数据列。
57.fpga加速卡对拉取到的数据进行解析，通过识别上述字段，可以确定原始物理页的数据行数以及每个数据行的第一特征信息，其中，第一特征信息至少包括行号、起始位置信息和长度信息。
58.s32、将每个数据行的行号作为所述第一待生成存储单元的第一存储地址，以及将每个数据行的起始位置信息和长度信息作为所述第一待生成存储单元的第一存储内容。
59.根据上述得到的每个数据行的第一特征信息中的行号、起始位置信息和长度信息可以确定第一待生成存储单元的第一存储地址及第一存储内容，可以将行号作为第一待生成存储单元的第一存储地址，将起始位置信息和长度信息作为第一待生成存储单元的第一存储内容。
60.s33、根据每个原始物理页的数据行数以及每个数据行的第一特征信息生成多个第一存储单元，将多个所述第一存储单元部署至第一ram。
61.进一步的，根据每个原始物理页的数据行数以及每个数据行的第一特征信息，可以生成多个第一存储单元，将多个第一存储单元部署至第一ram，每个ram对应一个原始物理页的数据，一个数据库中的数据可以部署成多个ram。
62.s34、从每个数据行中提取每个数据列的第二特征信息。
63.本发明实施例中，还可以以数据列为单位部署第二存储单元，即每个第二存储单元存储一个数据列的数据。从每个数据行中通过识别字段信息，可以提取每个数据列的第二特征信息，其中，第二特征信息可以包括但不限于：列号、起始位置信息和长度信息等。
64.s35、根据所述第二特征信息确定第二待生成存储单元的第二存储地址以及第二存储内容。
65.根据第二特征信息，可以将列号作为第二待生成存储单元的第二存储地址，将起始位置信息和长度信息等作为第二待生成存储单元的第二存储内容。
66.s36、根据所述第二存储地址以及第二存储内容生成第二存储单元，并将所述第二存储单元部署至第二ram。
67.本发明实施例中，每个第二ram对应一个原始物理页的数据，每个第二ram中的第二存储单元对应一个数据列的数据，根据上述确定的第二存储地址以及第二存储内容生成第二存储单元，将多个数据列分别对应的多个第二存储单元部署至一个第二ram中。
68.进一步的，得到数据库中全部原始物理页分别对应的第二ram。
69.s37、获取数据访问指令，所述数据访问指令中携带有待访问数据所在的数据行信息及数据列信息。
70.通过上述数据处理，便可以实现快速查询或者计算数据库中的数据。获取数据访问指令，数据访问指令中携带有待访问数据所在的数据行信息及数据列信息，将数据访问指令中携带的待访问数据所在的数据行信息及数据列信息作为地址输入给行列指示信息存储器，可以得到待访问数据在原始物理页中的开始地址和结束地址，按照这个地址范围可以读取待访问数据，将待访问的数据进行计算或直接反馈。
71.s38、根据所述数据行信息查询第一ram中的第一存储单元，以及根据所述数据列信息查询第二ram中的第二存储单元，获取待访问数据的位置信息及长度信息。
72.具体的，根据数据行信息查询第一ram中的第一存储单元，以及根据所述数据列信息查询第二ram中的第二存储单元，得到第一存储单元和第二存储单元中存储的待访问数据所在数据行中的位置信息及长度信息，以及所在数据列中的位置信息及长度信息。
73.s39、根据所述位置信息及长度信息获取所述待访问数据。
74.根据上述得到的待访问数据所在的位置信息以及长度信息可以在本地存储空间中直接获取待访问数据。
75.s310、将获取到的所述待访问数据进行反馈。
76.进一步的，根据数据访问指令中指示的对数据的访问操作，将待访问数据进行反馈。
77.例如，数据访问指令中指示的对数据的访问操作为下载数据，则将待访问数据发送给目标设备；若数据访问指令中指示的对数据的访问操作为计算数据，则根据目标计算方式对数据进行计算处理，将计算结果进行反馈；若数据访问指令中指示的对数据的访问操作为获取某个范围的全部数据，则可以获取目标范围的数据进行反馈或计算后反馈，不占用cpu资源。
78.本发明实施例提供的数据处理方法，通过获取原始物理页数据；从所述原始物理页数据中提取每个数据行的第一特征信息；根据所述第一特征信息确定第一待生成存储单元的第一存储地址以及第一存储内容；根据所述第一存储地址以及第一存储内容生成第一存储单元，并将所述第一存储单元部署至第一ram，相对于现有技术的异构加速处理数据中，只能对已知、特定的数据进行加速，当数据结构发生变化时，需要修改大量代码，通用性差，且需要软件来解析原始数据库的帧结构，占用cpu的大量资源，加速效果低的问题，由本
方法，可以支持任何数据格式的加速处理，在数据结构发生变化的时候，也不需要改动代码，通用性强，同时可以并行处理数据，比cpu处理更高效。
79.图4为本发明实施例提供的一种数据处理装置的结构示意图，具体包括：
80.获取模块401，用于获取原始物理页数据；
81.提取模块402，用于从所述原始物理页数据中提取每个数据行的第一特征信息；
82.确定模块403，用于根据所述第一特征信息确定第一待生成存储单元的第一存储地址以及第一存储内容；
83.部署模块404，用于根据所述第一存储地址以及第一存储内容生成第一存储单元，并将所述第一存储单元部署至第一ram。
84.在一个可能的实施方式中，所述获取模块401，具体用于对所述原始物理页的数据存储结构进行识别，确定所述原始物理页的数据行数以及每个数据行的第一特征信息，其中所述第一特征信息至少包括行号、起始位置信息和长度信息。
85.在一个可能的实施方式中，所述获取模块401，还用于获取数据访问指令，所述数据访问指令中携带有待访问数据所在的数据行信息及数据列信息；根据所述数据行信息查询第一ram中的第一存储单元，以及根据所述数据列信息查询第二ram中的第二存储单元，获取待访问数据的位置信息及长度信息；根据所述位置信息及长度信息获取所述待访问数据；将获取到的所述待访问数据进行反馈。
86.在一个可能的实施方式中，所述提取模块402，具体用于从每个数据行中提取每个数据列的第二特征信息。
87.在一个可能的实施方式中，所述确定模块403，具体用于将每个数据行的行号作为所述第一待生成存储单元的第一存储地址，以及将每个数据行的起始位置信息和长度信息作为所述第一待生成存储单元的第一存储内容。
88.在一个可能的实施方式中，所述确定模块403，还用于根据所述第二特征信息确定第二待生成存储单元的第二存储地址以及第二存储内容
89.在一个可能的实施方式中，所述部署模块404，具体用于根据每个原始物理页的数据行数以及每个数据行的第一特征信息生成多个第一存储单元，将多个所述第一存储单元部署至第一ram。
90.在一个可能的实施方式中，所述部署模块404，还用于根据所述第二存储地址以及第二存储内容生成第二存储单元，并将所述第二存储单元部署至第二ram。
91.本实施例提供的数据处理装置可以是如图4中所示的数据处理装置，可执行如图1-3中数据处理方法的所有步骤，进而实现图1-3所示数据处理方法的技术效果，具体请参照图1-3相关描述，为简洁描述，在此不作赘述。
92.图5为本发明实施例提供的一种电子设备的结构示意图，图5所示的电子设备500包括：至少一个处理器501、存储器502、至少一个网络接口504和其他用户接口503。电子设备500中的各个组件通过总线系统505耦合在一起。可理解，总线系统505用于实现这些组件之间的连接通信。总线系统505除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图5中将各种总线都标为总线系统505。
93.其中，用户接口503可以包括显示器、键盘或者点击设备(例如，鼠标，轨迹球(trackball)、触感板或者触摸屏等。
94.可以理解，本发明实施例中的存储器502可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-only memory，rom)、可编程只读存储器(programmable rom，prom)、可擦除可编程只读存储器(erasable prom，eprom)、电可擦除可编程只读存储器(electrically eprom，eeprom)或闪存。易失性存储器可以是随机存取存储器(random access memory，ram)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的ram可用，例如静态随机存取存储器(static ram，sram)、动态随机存取存储器(dynamic ram，dram)、同步动态随机存取存储器(synchronous dram，sdram)、双倍数据速率同步动态随机存取存储器(double data rate sdram，ddrsdram)、增强型同步动态随机存取存储器(enhanced sdram，esdram)、同步连接动态随机存取存储器(synch link dram，sldram)和直接内存总线随机存取存储器(direct rambus ram，drram)。本文描述的存储器502旨在包括但不限于这些和任意其它适合类型的存储器。
95.在一些实施方式中，存储器502存储了如下的元素，可执行单元或者数据结构，或者他们的子集，或者他们的扩展集：操作系统5021和应用程序5022。
96.其中，操作系统5021，包含各种系统程序，例如框架层、核心库层、驱动层等，用于实现各种基础业务以及处理基于硬件的任务。应用程序5022，包含各种应用程序，例如媒体播放器(media player)、浏览器(browser)等，用于实现各种应用业务。实现本发明实施例方法的程序可以包含在应用程序5022中。
97.在本发明实施例中，通过调用存储器502存储的程序或指令，具体的，可以是应用程序5022中存储的程序或指令，处理器501用于执行各方法实施例所提供的方法步骤，例如包括：
98.获取原始物理页数据；从所述原始物理页数据中提取每个数据行的第一特征信息；根据所述第一特征信息确定第一待生成存储单元的第一存储地址以及第一存储内容；根据所述第一存储地址以及第一存储内容生成第一存储单元，并将所述第一存储单元部署至第一ram。
99.在一个可能的实施方式中，对所述原始物理页的数据存储结构进行识别，确定所述原始物理页的数据行数以及每个数据行的第一特征信息，其中所述第一特征信息至少包括行号、起始位置信息和长度信息。
100.在一个可能的实施方式中，将每个数据行的行号作为所述第一待生成存储单元的第一存储地址，以及将每个数据行的起始位置信息和长度信息作为所述第一待生成存储单元的第一存储内容。
101.在一个可能的实施方式中，根据每个原始物理页的数据行数以及每个数据行的第一特征信息生成多个第一存储单元，将多个所述第一存储单元部署至第一ram。
102.在一个可能的实施方式中，从每个数据行中提取每个数据列的第二特征信息；根据所述第二特征信息确定第二待生成存储单元的第二存储地址以及第二存储内容；根据所述第二存储地址以及第二存储内容生成第二存储单元，并将所述第二存储单元部署至第二ram。
103.在一个可能的实施方式中，获取数据访问指令，所述数据访问指令中携带有待访问数据所在的数据行信息及数据列信息；根据所述数据行信息查询第一ram中的第一存储
单元，以及根据所述数据列信息查询第二ram中的第二存储单元，获取待访问数据的位置信息及长度信息；根据所述位置信息及长度信息获取所述待访问数据；将获取到的所述待访问数据进行反馈。
104.上述本发明实施例揭示的方法可以应用于处理器501中，或者由处理器501实现。处理器501可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器501中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器501可以是通用处理器、数字信号处理器(digital signal processor，dsp)、专用集成电路(application specific integrated circuit，asic)、现成可编程门阵列(field programmable gate array，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件单元组合执行完成。软件单元可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器502，处理器501读取存储器502中的信息，结合其硬件完成上述方法的步骤。
105.可以理解的是，本文描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现，处理单元可以实现在一个或多个专用集成电路(application specific integrated circuits，asic)、数字信号处理器(digital signal processing，dsp)、数字信号处理设备(dspdevice，dspd)、可编程逻辑设备(programmable logic device，pld)、现场可编程门阵列(field-programmable gate array，fpga)、通用处理器、控制器、微控制器、微处理器、用于执行本技术所述功能的其它电子单元或其组合中。
106.对于软件实现，可通过执行本文所述功能的单元来实现本文所述的技术。软件代码可存储在存储器中并通过处理器执行。存储器可以在处理器中或在处理器外部实现。
107.本实施例提供的电子设备可以是如图5中所示的电子设备，可执行如图1-3中数据处理方法的所有步骤，进而实现图1-3所示数据处理方法的技术效果，具体请参照图1-3相关描述，为简洁描述，在此不作赘述。
108.本发明实施例还提供了一种存储介质(计算机可读存储介质)。这里的存储介质存储有一个或者多个程序。其中，存储介质可以包括易失性存储器，例如随机存取存储器；存储器也可以包括非易失性存储器，例如只读存储器、快闪存储器、硬盘或固态硬盘；存储器还可以包括上述种类的存储器的组合。
109.当存储介质中一个或者多个程序可被一个或者多个处理器执行，以实现上述在电子设备侧执行的数据处理方法。
110.所述处理器用于执行存储器中存储的数据处理程序，以实现以下在电子设备侧执行的数据处理方法的步骤：
111.获取原始物理页数据；从所述原始物理页数据中提取每个数据行的第一特征信息；根据所述第一特征信息确定第一待生成存储单元的第一存储地址以及第一存储内容；根据所述第一存储地址以及第一存储内容生成第一存储单元，并将所述第一存储单元部署至第一ram。
112.在一个可能的实施方式中，对所述原始物理页的数据存储结构进行识别，确定所
述原始物理页的数据行数以及每个数据行的第一特征信息，其中所述第一特征信息至少包括行号、起始位置信息和长度信息。
113.在一个可能的实施方式中，将每个数据行的行号作为所述第一待生成存储单元的第一存储地址，以及将每个数据行的起始位置信息和长度信息作为所述第一待生成存储单元的第一存储内容。
114.在一个可能的实施方式中，根据每个原始物理页的数据行数以及每个数据行的第一特征信息生成多个第一存储单元，将多个所述第一存储单元部署至第一ram。
115.在一个可能的实施方式中，从每个数据行中提取每个数据列的第二特征信息；根据所述第二特征信息确定第二待生成存储单元的第二存储地址以及第二存储内容；根据所述第二存储地址以及第二存储内容生成第二存储单元，并将所述第二存储单元部署至第二ram。
116.在一个可能的实施方式中，获取数据访问指令，所述数据访问指令中携带有待访问数据所在的数据行信息及数据列信息；根据所述数据行信息查询第一ram中的第一存储单元，以及根据所述数据列信息查询第二ram中的第二存储单元，获取待访问数据的位置信息及长度信息；根据所述位置信息及长度信息获取所述待访问数据；将获取到的所述待访问数据进行反馈。
117.专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
118.结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(ram)、内存、只读存储器(rom)、电可编程rom、电可擦除可编程rom、寄存器、硬盘、可移动磁盘、cd-rom、或技术领域内所公知的任意其它形式的存储介质中。
119.以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。