一种MIM结构的新型efuse器件单元及其制备方法

一种mim结构的新型efuse器件单元及其制备方法
技术领域
1.本发明涉及半导体技术领域，特别涉及一种mim结构的新型efuse器件单元及其制备方法。


背景技术：

2.传统的efuse一般都是基于电迁移(em)特性，通过熔断熔丝的方式，实现芯片上面的电路可以在在线编程时发生变化。efuse属于一次性可编程存储器，初始状态都为1，当且仅能一次把1改成0，从而改变芯片内部的电路。近年来随着对芯片面积的要求越来越高，efuse模块作为芯片内部用于参数设置的专用ip，面积参数成了制约发展的关键。而在efuse模块内部，由efuse基本单元构成的阵列占据整个ip面积的一半以上。
3.常规的efuse熔丝是用金属合金制成的，相当于芯片中的一根保险丝。而常规的efuse呈酒杯型和工字型，整个熔丝由上下电极(pad)部分和熔丝本体(link)两部分版图构成，两者都采用在同金属层平面布置的方式。考虑到电流能力和散热特性，pad部分往往会占用较大的面积。
4.因此缩小基础单元pad的面积、减少热量的产生是设计新型efuse器件单元的主要方向。


技术实现要素：

5.鉴于以上现有技术的缺点，本发明的目的在于提供一种mim结构的新型efuse器件单元，用于解决现有技术中efuse在平面中占用较大面积的问题。
6.本发明的目的是通过以下技术方案实现的：
7.本发明一方面提供了一种mim结构的新型efuse器件单元，由金属镍层、氧化镍和三氧化二镍混合层、氧化铪层、第一金属铝层、三氧化二铝层、第二金属铝层和金属层自下至上依次堆叠而成。
8.进一步地，所述efuse器件单元呈长条状，顶部金属层和底部金属镍层作为电极，上下两个金属电极作为pad部分。
9.进一步地，所述氧化镍和三氧化二镍混合层包括靠近金属镍层的氧化镍主导层和远离金属镍层的三氧化二镍主导层，厚度比例为5：1，所述氧化镍主导层的氧化镍含量大于三氧化二镍，所述三氧化二镍主导层的氧化镍含量小于三氧化二镍。
10.进一步地，所述氧化镍和三氧化二镍混合层、所述氧化铪层和所述三氧化二铝层的厚度均为1nm～15nm。
11.进一步地，所述金属镍层和所述金属层的厚度均为30nm～100nm。
12.进一步地，所述第一金属铝层和所述第二金属铝层的厚度均为20nm～50nm。
13.进一步地，所述efuse器件单元的横截面积为5um*5um。
14.进一步地，所述efuse器件单元，制成后是一种单个的存储器件单元，呈高阻特性，在施加自上而下的负向电压后，呈低阻特性，并保持低阻特性工作；当需要将之编程，对器
件施加自上而下的正向电压，efuse器件单元就会出现熔断现象，即器件单元电阻值变得非常大，且熔断的这个过程不可逆，即器件单元无法重新变得导通。
15.进一步地，为使得efuse器件单元呈低阻特性施加的负向电压范围为-1v～-3v；为使得efuse器件单元熔断施加的正向电压范围为5v～7v。
16.进一步地，负向电压采用-2v，正向电压采用6v。
17.本发明另一方面提供了一种mim结构的新型efuse器件单元的制备方法，该方法包括以下步骤：
18.(1)对二氧化硅衬底进行超声清洗，并对清洗完的衬底进行吹干；
19.(2)采用磁控溅射的方法，在二氧化硅衬底上表面生长一层金属镍，作为mim结构的下电极；
20.(3)采用退火氧化的方法，氧气环境中在金属镍层上表面热氧化生长一层氧化镍和三氧化二镍混合层；
21.(4)采用磁控溅射的方法，在氧化镍和三氧化二镍混合层上表面生长一层氧化铪层，也可以通过原子层沉积的方式生长该氧化铪层；
22.(5)采用磁控溅射的方法，在氧化铪层上表面生长一层金属铝；
23.(6)采用自然氧化的方法，在金属铝层上表面生长一层三氧化二铝层；
24.(7)采用磁控溅射的方法，在三氧化二铝层上表面生长一层金属铝；
25.(8)采用磁控溅射的方法，在金属铝上表面生长一层金属层，作为mim结构的上电级。
26.本发明的efuse器件单元，它天然为一个高阻态电阻，此时在氧化镍和三氧化二镍混合层与氧化铪层中并没有出现导电通道，氧空位缺陷的分布很不均匀，导致电子较难通过。当施加了一个负向电压之后，在氧化镍和三氧化二镍混合层与氧化铪层中出现导电通道，氧空位分布较为均匀，电子更容易通过。且此时的三氧化二铝层相邻的金属铝层中的铝扩散到三氧化二铝层中，使得电流能更好的通过。当我们对其施加较大正向电压时，氧化镍和三氧化二镍混合层与氧化铪层中的氧空位重新变得不均匀，导电通道关闭，电子不易通过。同时上述扩散到三氧化二铝中的金属铝也被熔断，电子不易通过，变成不导通的状态。
27.如上所述，本发明的efuse器件单元具有如下有益效果：
28.本发明的efuse器件单元都是采用传统工艺手段来实现，制造成本较低，可以较容易的在大规模集成电路设计中得到应用。本发明的efuse器件单元pad面积较小，可以有效减少漏电流的消耗，且减少在电路设计中的面积占用，方便电路设计。本发明的mim结构efuse器件单元，因为并不是像传统的efuse单元，完整的金属合金熔丝被烧断，而只是扩散入介质层的金属细丝被烧断，产生的热量较小，不需要太多的散热设计，从而方便了电路设计和在线可编程硬件的集成制作。
附图说明
29.通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制。
30.图1显示为本发明的efuse器件单元的版图结构俯视图；
31.图2显示为本发明的efuse器件单元的纵截面结构示意图；
32.图3显示为本发明的efuse器件单元的烧断测试结果电流-电压示意图。
具体实施方式
33.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
34.本发明提出一种mim结构的新型efuse器件单元及其制备方法，具备制造成本低、工艺方便简单、大面积集成度高等优势。
35.本发明实施例提供的mim结构的新型efuse器件单元的版图结构俯视图如图1所示，关键的结构就是中间的十字交叉部分，自下而上分别为金属镍层、氧化镍和三氧化二镍混合层、氧化铪层、第一金属铝层、三氧化二铝层、第二金属铝层和金属层，efuse器件单元呈长条状，如图2所示。而两边的正方形pad只是方便测试的时候扎针才引出的，并不是本发明的必要部分。
36.进一步地，所述氧化镍和三氧化二镍混合层包括靠近金属镍层的氧化镍主导层和远离金属镍层的三氧化二镍主导层，厚度比例为5：1，所述氧化镍主导层的氧化镍含量大于三氧化二镍，所述三氧化二镍主导层的氧化镍含量小于三氧化二镍。
37.进一步地，所述氧化镍和三氧化二镍混合层、所述氧化铪层和所述三氧化二铝层的厚度均为1nm～15nm。
38.进一步地，所述金属镍层和所述金属层的厚度均为30nm～100nm。
39.进一步地，所述第一金属铝层和所述第二金属铝层的厚度均为20nm～50nm。
40.本发明实施例还提供了一种mim结构的新型efuse器件单元的制备方法，该方法包括如下步骤：
41.将表面有较厚二氧化硅的硅片放入丙酮溶液中进行超声清洗5分钟，并用氮气枪吹干表面。
42.在硅片上进行第一步的光刻，光刻出下电极金属层的图形，并使用磁控溅射的方法，生长出所述的金属镍层，金属镍层的厚度为100nm，接着使用丙酮洗去第一步的光刻胶。
43.对硅片进行热氧化，在金属镍层上面生长一层厚度12nm的氧化镍和三氧化二镍混合层，氧化镍主导层和三氧化二镍主导层的厚度比例为5：1。
44.使用磁控溅射的工艺，在所述的氧化镍和三氧化二镍混合层上面生长一层氧化铪层，氧化铪层的厚度为10nm。这一步的磁控溅射工艺，也可以使用原子层沉积的工艺进行替代，不影响这种结构的efuse特性。
45.使用磁控溅射的工艺，在所述的氧化铪层上面生长一层金属铝层，金属铝层的厚度为40nm。将此样品取出后暴露在空气中，生长一层约7nm的三氧化二铝薄膜。
46.使用磁控溅射的工艺，在所述的三氧化二铝薄膜层上面生长一层金属铝，其厚度为20nm。
47.在所述的20nm金属铝层上面进行第二步光刻，此时光刻出的图案与以上所述层十字交叉，如图1中的中间十字交叉部分。接着使用磁控溅射的方法，在其上生长一层40nm的金属铂层，相应地，金属铂层也与上述所有层十字交叉。所述的金属铂层也就是上电级金属
层。接着使用丙酮洗去第二步的光刻胶。
48.接着进行第三步光刻，光刻出如图1左边所示的pad1方块图形，并使用干法刻蚀的方法，将pad1中的多层材料刻蚀掉，刻蚀到下电极金属镍层。最后用丙酮洗去第三步的光刻胶。
49.示意图1所示的十字交叠部分尺寸为5um*5um，也就是说在本实施例中这种mim结构的efuse尺寸为5um*5um。显然这种新型的efuse器件单元的pad面积占用很小，不需要像传统efuse器件单元很大的pad来占用面积，可以很方便地集成于芯片中，对于芯片其它部分的电路设计带来便利。
50.本发明在制成时，尤其是在给本发明的器件单元通一个小的负向电压之后，中间介质层中会出现很多的导电通道。一部分导电通道是氧化镍和三氧化二镍层中的氧空位均匀分布形成的导电通道，另一部分是三氧化二铝层两端的金属扩散进来形成的，这些导电通道是非常小的金属细丝。当给器件单元施加一个较大的正向电压时，氧空位重新分布，且这些金属细丝会断开，导致导电通道被关闭，器件单元会出现熔断现象，即器件单元电阻值变得非常大，且熔断的这个过程不可逆，即器件单元无法重新变得导通，如图3所示。因为金属细丝非常小，且分布不集中，所以产生的热量很少，且很快就被耗散掉，不需要太多的散热设计，从而方便了电路设计和在线可编程硬件的集成制作。
51.以上所述仅为本说明书一个或多个实施例的较佳实施例而已，并不用以限制本说明书一个或多个实施例，凡在本说明书一个或多个实施例的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例保护的范围之内。