显示基板和显示装置的制作方法

1.本发明涉及显示技术领域，尤其涉及一种显示基板和显示装置。


背景技术：

2.低温多晶硅(英文：low temperature poly-silicon，简称：ltps)像素电路漏电流较大，不利于节点电压的保持。在像素电路中加入氧化物晶体管(oxide tft)，将oxide tft与ltps tft相结合，形成低温多晶氧化物(英文：low temperature polycrystalline oxide，简称：ltpo)像素电路。ltpo像素电路能够改善漏电问题，有利于提升像素电路工作的稳定性。但是ltpo像素电路仍然存在功耗较高的问题需要解决。


技术实现要素：

3.本发明的目的在于提供一种显示基板和显示装置，用于降低ltpo像素电路的功耗。
4.为了实现上述目的，本发明提供如下技术方案：
5.本发明的第一方面提供一种显示基板，包括：基底，设置于所述基底上的多个子像素，以及设置于所述基底上的多条第一扫描线和多条数据线；所述子像素包括：数据写入晶体管，驱动晶体管，补偿晶体管，第一导电连接部和补偿图形；
6.所述数据写入晶体管的栅极与对应的所述第一扫描线耦接，所述数据写入晶体管的第一极与对应的所述数据线耦接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极耦接；
7.所述驱动晶体管的栅极与所述第一导电连接部的第一端耦接；
8.所述第一导电连接部的第二端分别与所述补偿晶体管的第二极和所述补偿图形耦接；
9.所述补偿晶体管的第二极在所述基底上的正投影，与对应的所述第一扫描线在所述基底上的正投影至少部分交叠；所述补偿图形在所述基底上的正投影，与对应的所述第一扫描线在所述基底上的正投影至少部分交叠。
10.可选的，所述补偿晶体管包括第二有源层，所述第二有源层包括沿第一方向延伸的至少部分；
11.所述第二有源层的第二端作为所述补偿晶体管的第二极，所述第二有源层的第二端在所述基底上的正投影，与所述补偿图形在所述基底上的正投影沿第二方向排列，所述第二方向与所述第一方向相交。
12.可选的，所述第一导电连接部的第二端包括沿所述第二方向延伸的至少部分；
13.所述第一导电连接部的第二端在所述基底上的正投影，分别与所述第二有源层的第二端在所述基底上的正投影，以及所述补偿图形在所述基底上的正投影至少部分交叠。
14.可选的，所述显示基板还包括多条第二扫描线，所述补偿晶体管的栅极与对应的所述第二扫描线耦接；所述第一导电连接部在所述基底上的正投影，与所述第二扫描线在
所述基底上的正投影至少部分交叠。
15.可选的，所述第二扫描线包括层叠设置的第一扫描层和第二扫描层，所述第一扫描层的至少部分位于所述基底和所述第二扫描层之间；
16.所述第二扫描层包括扫描主体部和扫描突出部，所述扫描主体部沿第二方向延伸，所述扫描突出部在所述基底上的正投影的至少部分，位于所述扫描主体部在所述基底上的正投影和所述补偿图形在所述基底上的正投影之间。
17.可选的，所述第一扫描线包括第一扫描部分和第二扫描部分，沿第一方向所述第一扫描部分的最小宽度大于所述第二扫描部分的最小宽度；
18.所述第一扫描部分在所述基底上的正投影，分别与所述补偿晶体管的第二极在所述基底上的正投影，以及所述补偿图形在所述基底上的正投影至少部分交叠。
19.可选的，所述显示基板包括多条第二初始化信号线；所述子像素包括第二复位晶体管和发光元件；
20.所述第二复位晶体管的栅极与对应的所述第一扫描线耦接，所述第二复位晶体管的第一极与对应的所述第二初始化信号线耦接，所述第二复位晶体管的第二极与所述发光元件耦接；所述第二初始化信号线在所述基底上的正投影与所述第二扫描部分在所述基底上的正投影部分交叠。
21.可选的，所述第二初始化信号线在所述基底上的正投影与所述第一扫描部分在所述基底上的正投影不交叠。
22.可选的，所述第二初始化信号线包括第一初始部分，第二初始部分和第三初始部分；所述第二初始部分分别与所述第一初始部分和所述第三初始部分耦接；
23.所述第一初始部分沿第二方向延伸，所述第三初始部分沿所述第一方向延伸，所述第二初始部分沿第三方向延伸，所述第二方向与所述第一方向相交，所述第三方向与所述第一方向和所述第二方向均相交；
24.所述第二扫描部分在所述基底上的正投影，分别与所述第二初始部分在所述基底上的正投影，以及所述第三初始部分在所述基底上的正投影至少部分交叠。
25.可选的，所述第二复位晶体管包括第七有源层，所述第七有源层包括依次耦接的第一有源部分，第二有源部分，第三有源部分和第四有源部分；
26.所述第一有源部分沿第二方向延伸，所述第二有源部分和所述第四有源部分沿第一方向延伸，所述第三有源部分沿第三方向延伸；所述第二方向与所述第一方向相交，所述第三方向与所述第一方向和所述第二方向均相交；
27.所述第一有源部分与所述发光元件耦接，所述第四有源部分形成所述第二复位晶体管的第一极，第二极和沟道部分。
28.可选的，所述显示基板还包括多条复位线和多条第一初始化信号线；所述子像素还包括第一复位晶体管，所述第一复位晶体管的栅极与对应的复位线耦接，所述第一复位晶体管的第一极与对应的所述第一初始化信号线耦接，所述第一复位晶体管的第二极与所述补偿晶体管的第二极耦接；
29.所述复位线包括层叠设置的第一复位层和第二复位层，所述第一复位层的至少部分位于所述第二复位层与所述基底之间；所述第二复位层为沿第二方向延伸的长条形。
30.可选的，所述第一复位层包括依次耦接的第一复位部分，第二复位部分，第三复位
部分和第四复位部分；所述第一复位部分，所述第二复位部分和所述第四复位部分均沿所述第二方向延伸，所述第三复位部分沿所述第三方向延伸；
31.所述第三复位部分在所述基底上的正投影与所述第三有源部分在所述基底上的正投影至少部分交叠。
32.可选的，所述第三复位部分在所述基底上的正投影与所述第二初始部分在所述基底上的正投影至少部分交叠。
33.可选的，所述第一初始化信号线包括初始化主体部和初始化突出部，所述初始化主体部沿第二方向延伸，所述初始化突出部在所述基底上的正投影的至少部分，位于所述初始化主体部在所述基底上的正投影与所述补偿图形在所述基底上的正投影之间。
34.基于上述显示基板的技术方案，本发明的第二方面提供一种显示装置，包括上述显示基板。
35.本发明提供的技术方案中，增加了补偿图形，并设置了所述第一导电连接部的第二端分别与所述补偿晶体管的第二极和所述补偿图形耦接；所述补偿晶体管的第二极在所述基底上的正投影，与对应的所述第一扫描线在所述基底上的正投影至少部分交叠；所述补偿图形在所述基底上的正投影，与对应的所述第一扫描线在所述基底上的正投影至少部分交叠。这种设置方式使得所述补偿晶体管的第二极和对应的所述第一扫描线之间形成的电容，能够与所述补偿图形和所述第一扫描线之间形成的电容一起形成并联的电容结构，从而提升了
△
c，降低了黑态电压，缩小了显示基板中子像素驱动电路的功耗。
附图说明
36.此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
37.图1为本发明实施例提供的子像素驱动电路的电路图；
38.图2为本发明实施例提供的子像素驱动电路的布局示意图；
39.图3为本发明实施例提供的阵列分布的多个子像素中poly有源层和第一栅金属层的布局示意图；
40.图4为本发明实施例提供的阵列分布的多个子像素中氧化物有源层和第二栅金属层以及第三栅金属层的布局示意图；
41.图5为在图4基础上增加第一源漏金属层的布局示意图；
42.图6为图3中poly有源层的布局示意图；
43.图7为图3中第一栅金属层的布局示意图；
44.图8为图5中第二栅金属层的布局示意图；
45.图9为图5中氧化物有源层的布局示意图；
46.图10为图5中第三栅金属层的布局示意图；
47.图11为图5中第一源漏金属层的布局示意图；
48.图12为本发明实施例提供的阵列分布的多个子像素中第二源漏金属层的布局示意图；
49.图13为对比相关技术和本发明实施例方案的各电容参数示意图；
50.图14为正常显示亮度下仿真相关技术和本发明实施例方案中红绿蓝三种颜色子
像素在l255和l0对应的数据电压对比第一示意图；
51.图15为高显示亮度下仿真相关技术和本发明实施例方案中红绿蓝三种颜色子像素在l255和l0对应的数据电压对比第一示意图；
52.图16为本发明实施例提供的c1变化与
△
c变化关系示意图；
53.图17为本发明实施例提供的红绿蓝三种颜色子像素对应的c1变化与黑态电压变化关系示意图；
54.图18为正常显示亮度下仿真相关技术和本发明实施例方案中红绿蓝三种颜色子像素在l255和l0对应的数据电压对比第二示意图；
55.图19为高显示亮度下仿真相关技术和本发明实施例方案中红绿蓝三种颜色子像素在l255和l0对应的数据电压对比第二示意图；
56.图20为本发明实施例提供的阵列分布的多个子像素中poly有源层和第二栅金属层以及第一源漏金属层的布局示意图；
57.图21为本发明实施例提供的阵列分布的多个子像素中第一栅金属层和第二栅金属层和氧化物有源层以及第一源漏金属层的布局示意图；
58.图22为本发明实施例提供的阵列分布的多个子像素中第一源漏金属层和第二源漏金属层的布局示意图。
具体实施方式
59.为了进一步说明本发明实施例提供的显示基板和显示装置，下面结合说明书附图进行详细描述。
60.如图1至图3所示，本发明实施例提供的显示基板中，包括多个ltpo像素电路，所述ltpo像素电路包括：驱动晶体管t3，补偿晶体管t2，第一复位晶体管t1，第二复位晶体管t7，数据写入晶体管t4，电源控制晶体管t5，发光控制晶体管t6和存储电容cst。
61.所述显示基板中包括电源线16，多条数据线11，多条第一扫描线10，多条第二扫描线12，多条复位线14，多条发光控制线17，多条第一初始化信号线15和多条第二初始化信号线13。
62.所述第一复位晶体管t1的栅极与对应的复位线14耦接，所述第一复位晶体管t1的第一极与对应的所述第一初始化信号线15耦接，所述第一复位晶体管t1的第二极与所述驱动晶体管t3的栅极t3-g耦接。
63.所述补偿晶体管t2的栅极与对应的所述第二扫描线12耦接，所述补偿晶体管t2的第一极与所述驱动晶体管t3的第二极耦接，所述补偿晶体管t2的第二极与所述驱动晶体管t3的栅极t3-g耦接。
64.所述数据写入晶体管t4的栅极与对应的所述第一扫描线10耦接，所述数据线11的第一极与对应的所述数据线11耦接，所述数据写入晶体管t4的第二极与所述驱动晶体管t3的第一极耦接。
65.所述电源控制晶体管t5的栅极与对应的发光控制线17耦接，所述电源控制晶体管t5的第一极与电源线16耦接，所述电源控制晶体管t5的第二极与所述驱动晶体管t3的第一极耦接。
66.所述发光控制晶体管t6的栅极与对应的发光控制线17耦接，所述发光控制晶体管
t6的第一极与所述驱动晶体管t3的第二极耦接，所述发光控制晶体管t6的第二极与对应的发光元件el的阳极耦接。发光元件el的阴极接收负电源信号vss。
67.所述第二复位晶体管t7的栅极与对应的发光控制线17耦接，所述第二复位晶体管t7的第一极与对应的所述第二初始化信号线13耦接，所述第二复位晶体管t7的第二极与对应的发光元件el的阳极耦接。
68.所述驱动晶体管t3的栅极t3-g复用为所述存储电容cst的第一极板cst1，所述存储电容cst的第二极板cst2与电源线16耦接。
69.需要说明，所述驱动晶体管t3的栅极t3-g与所述补偿晶体管t2的第二极和所述第一复位晶体管t1的第二极之间连接的节点为n1节点。
70.基于背景技术存在的问题，经研究发现，在ltpo像素电路中，黑态电压与
△
c相关，其中，
△
c＝c1/c2；c1为n1节点与第一扫描线10之间形成的电容值。c2为n1节点与第二扫描线12之间形成的电容值。
△
c比值越大，黑态电压越小，ltpo像素电路功耗越小。
71.n1节点与第一扫描线10之间形成的电容是指：n1节点处igzo(铟镓锌氧化物)层与第一扫描线10之间形成的电容。
72.n1节点与第二扫描线12之间形成的电容是指：n1节点处源漏金属层与第二扫描线12之间形成的电容。
73.若想提升
△
c，可以考虑增大c1。例如：可以增大n1节点处igzo层与第一扫描线10之间的交叠面积。而增大n1节点处igzo层与第一扫描线10之间的交叠面积，就需要增加igzo层和/或第一扫描线10的面积。但由于ltpo像素电路中包括的膜层较多，且为了兼顾高分辨率要求，ltpo像素电路布局难度较大，使得ltpo像素电路对应的像素间距(pixel pitch)较难压缩。因此igzo层和/或第一扫描线10所能够增加的面积值有限，使得c1调节范围有限，
△
c的提升范围有限。
74.基于上述问题，本发明考虑增加额外的电容与n1节点和第一扫描线10之间形成的电容实现并联，以此来提升
△
c。
75.请参阅图1至图5，图7至图9，图11，图12和图21，本发明实施例提供了一种显示基板，包括：基底，设置于所述基底上的多个子像素，以及设置于所述基底上的多条第一扫描线10和多条数据线11；所述子像素包括：数据写入晶体管t4，驱动晶体管t3，补偿晶体管t2，第一导电连接部31和补偿图形20；
76.所述数据写入晶体管t4的栅极与对应的所述第一扫描线10耦接，所述数据写入晶体管t4的第一极与对应的所述数据线11耦接，所述数据写入晶体管t4的第二极与所述驱动晶体管t3的第一极耦接；
77.所述驱动晶体管t3的栅极t3-g与所述第一导电连接部31的第一端耦接；
78.所述第一导电连接部31的第二端310分别与所述补偿晶体管t2的第二极和所述补偿图形20耦接；
79.所述补偿晶体管t2的第二极在所述基底上的正投影，与对应的所述第一扫描线10在所述基底上的正投影至少部分交叠；所述补偿图形20在所述基底上的正投影，与对应的所述第一扫描线10在所述基底上的正投影至少部分交叠。
80.示例性的，所述子像素包括子像素驱动电路和发光元件el。所述子像素驱动电路与所述发光元件el耦接，为所述发光元件el提供驱动信号。所述子像素驱动电路包括多个
晶体管和存储电容cst。
81.示例性的，所述子像素驱动电路包括驱动晶体管t3，补偿晶体管t2，第一复位晶体管t1，第二复位晶体管t7，数据写入晶体管t4，电源控制晶体管t5和发光控制晶体管t6。如图6所示，示意了驱动晶体管t3包括的第三有源层43，数据写入晶体管t4包括的第四有源层44，电源控制晶体管t5包括的第五有源层45，发光控制晶体管t6包括的第六有源层46，第二复位晶体管t7包括的第七有源层47。如图9所示，示意了第一复位晶体管t1包括的第一有源层41，补偿晶体管t2包括的第二有源层42。
82.示例性的，所述驱动晶体管t3，第二复位晶体管t7，数据写入晶体管t4，电源控制晶体管t5和发光控制晶体管t6均为ltps晶体管。所述补偿晶体管t2和所述第一复位晶体管t1均为氧化物晶体管。
83.示例性的，所述多个子像素包括的多个子像素驱动电路呈阵列分布。所述多个子像素驱动电路划分为多行子像素驱动电路和多列子像素驱动电路。所述多行子像素驱动电路沿第一方向排列，每行子像素驱动电路包括沿第二方向排列的多个子像素驱动电路。所述多列子像素驱动电路沿第二方向排列，每列子像素驱动电路包括沿所述第一方向排列的多个子像素驱动电路。
84.示例性的，所述第一方向与所述第二方向相交。示例性的，所述第一方向包括纵向，所述第二方向包括横向。
85.示例性的，所述多条第一扫描线10沿所述第一方向排列，每条第一扫描线10包括沿所述第二方向延伸的至少部分。所述多条第一扫描线10与所述多行子像素驱动电路一一对应，所述第一扫描线10与对应的一行子像素驱动电路中的各数据写入晶体管t4的栅极分别耦接。
86.示例性的，所述多条数据线11沿所述第二方向排列，每条数据线11包括沿所述第一方向延伸的至少部分。所述多条数据线11与所述多列子像素驱动电路一一对应，所述数据线11与对应的一列子像素驱动电路中的各数据写入晶体管t4的第一极耦接。
87.需要说明，信号线沿x方向延伸是指：信号线包括主要部分和与所述主要部分连接的次要部分，所述主要部分是线、线段或条形状体，所述主要部分沿x方向延展，且所述主要部分沿x方向延展的长度大于次要部分沿其它方向伸展的长度。
88.示例性的，所述显示基板包括沿远离所述基底的方向层叠设置于所述基底上的：遮光层，隔离层，第一缓冲层，poly有源层，第一栅极绝缘层，第一栅金属层，第二栅极绝缘层，第二栅金属层，第一层间绝缘层，第二缓冲层，氧化物有源层(如igzo层)，第三栅极绝缘层，第三栅金属层，第二层间绝缘层，第一源漏金属层，钝化层，第一平坦层，第二源漏金属层，第二平坦层，阳极层，像素界定层，隔垫物层，发光功能层，阴极层和封装层。
89.示例性的，所述第一扫描线10采用所述第一栅金属层制作。
90.示例性的，所述数据线11采用所述第二源漏金属层制作。
91.示例性的，所述第一导电连接部31采用所述第一源漏金属层制作。
92.示例性的，所述补偿晶体管t2的第二极采用igzo层制作。
93.示例性的，所述补偿图形20采用第二栅金属层制作。
94.示例性的，所述补偿晶体管t2的第二极在所述基底上的正投影，与对应的所述第一扫描线10在所述基底上的正投影至少部分交叠，在所述补偿晶体管t2的第二极与所述第
一扫描线10之间形成电容值c11。所述补偿图形20在所述基底上的正投影，与对应的所述第一扫描线10在所述基底上的正投影至少部分交叠，在所述补偿图形20与所述第一扫描线10之间形成电容值c12。根据电容并联的原理，上述c1＝c11 c12，提升了c1的值，从而增加了
△
c。
95.根据上述显示基板的具体结构可知，本发明实施例提供的显示基板中，增加了补偿图形20，并设置了所述第一导电连接部31的第二端310分别与所述补偿晶体管t2的第二极和所述补偿图形20耦接；所述补偿晶体管t2的第二极在所述基底上的正投影，与对应的所述第一扫描线10在所述基底上的正投影至少部分交叠；所述补偿图形20在所述基底上的正投影，与对应的所述第一扫描线10在所述基底上的正投影至少部分交叠。
96.上述设置方式使得所述补偿晶体管t2的第二极和对应的所述第一扫描线10之间形成的电容，能够与所述补偿图形20和所述第一扫描线10之间形成的电容一起形成并联的电容结构，从而提升了
△
c，降低了黑态电压，缩小了显示基板中子像素驱动电路的功耗。
97.而且，由于所述第一栅金属层和所述第二栅金属层的介电常数较大，因此c12较大，有利于更好的提升
△
c，从而进一步缩小了显示基板中子像素驱动电路的功耗。
98.另外，数据线上的数据电压跳变时，会对相邻的n1节点的电位产生串扰(crosstalk)，而黑态电压越小，crosstalk越小，因此，本发明实施例提供的显示基板中，降低了黑态电压，减轻了crosstalk。
99.更详细地说，如图13所示，a代表相关技术方案，b代表本发明实施例提供的技术方案。
100.相关技术方案中，c1＝7.398，c2＝2.643，
△
c＝2.8。
101.本发明实施例提供的技术方案中，c1＝24.856，c2＝2.409，
△
c＝10.32。
102.可见，本发明实施例提供的方案中c1是相关技术方案中c1的3.3倍，本发明实施例提供的方案中
△
c是相关技术方案中
△
c的3.6倍。因此，本发明实施例提供的方案极大的增加了c1，从而增大了
△
c。
103.值得注意，上述电容值的电位均为ff。
104.如图14所示，为在正常显示亮度条件下，l255灰阶数据电压的仿真对比，以及l0灰阶数据电压的仿真对比。
105.如图15所示，为在高亮度(hbm)显示条件下，l255灰阶数据电压的仿真对比，以及l0灰阶数据电压的仿真对比。
106.能够看出在正常显示亮度条件下和在高亮度(hbm)显示条件下，增大了
△
c后，数据电压会降低约2.2v-2.3v，尤其是l0对应的数据电压，r/g/b降低了2.3v。需要说明，图14，图15，图18和图19中的数值代表数据电压，单位为伏特。图14，图15，图18和图19中的red代表红色子像素，green代表绿色子像素，blue代表蓝色子像素。
107.如图16所示，为本发明实施例提供的技术方案中，c1以1.5f等比例减小，直到c12为0，
△
c的变化示意图。其中c1从24.86f变至3.86f，
△
c由10.32对应减小至0.88。与相关技术方案相比，本发明实施例提供的技术方案中，c1和
△
c调整范围较大，能够满足不同的黑态电压需求。
108.如图17所示，为本发明实施例提供的技术方案中，c1与黑态电压的对应关系示意图。能够看出黑态电压范围在4.0v-7.0v，调整幅度有3.0v。选取合适的red/green/blue黑
态电压为5.49v/5.59v/5.30v，对应的c1为14.36f，
△
c为5.96。在这种情况下，在正常显示亮度条件下和高亮度(hbm)显示条件下，进行相关技术与本发明实施例，在l255灰阶下数据电压的仿真对比，以及在l0灰阶下数据电压的仿真对比。
109.如图18所示，为在正常显示亮度条件下，相关技术与本发明实施例，在l255灰阶下数据电压的仿真对比，以及在l0灰阶下数据电压的仿真对比。
110.如图19所示，为在高亮度(hbm)显示条件下，相关技术与本发明实施例，在l255灰阶下数据电压的仿真对比，以及在l0灰阶下数据电压的仿真对比。
111.能够看出在正常显示亮度条件下和在高亮度(hbm)显示条件下，增大了
△
c后，数据电压会降低约1v。l255灰阶下数据电压有30％的收益，黑态电压有15％的收益。
112.如图5，图9和图21所示，在一些实施例中，所述补偿晶体管t2包括第二有源层42，所述第二有源层42包括沿第一方向延伸的至少部分；
113.所述第二有源层42的第二端作为所述补偿晶体管t2的第二极，所述第二有源层42的第二端在所述基底上的正投影，与所述补偿图形20在所述基底上的正投影沿第二方向排列，所述第二方向与所述第一方向相交。
114.示例性的，所述第二有源层42采用igzo层制作。所述第二有源层42用于形成所述补偿晶体管t2的沟道部分，以及所述补偿晶体管t2的第一极和第二极。
115.示例性的，所述第二有源层42的第一端作为所述补偿晶体管t2的第一极，所述第二有源层42的第二端作为所述补偿晶体管t2的第二极。
116.示例性的，设置所述第二有源层42的第二端在所述基底上的正投影，与所述补偿图形20在所述基底上的正投影不交叠。这种设置方式能够避免所述第二有源层42与所述补偿图形20之间形成新的晶体管，保证了所述子像素驱动电路的稳定性。
117.上述设置所述第二有源层42的第二端在所述基底上的正投影，与所述补偿图形20在所述基底上的正投影沿第二方向排列，以及所述第一扫描线10包括沿所述第二方向延伸的至少部分，实现了在保证电容并联结构的同时，降低了子像素的布局难度。
118.如图5，图9，图11，图20和图21所示，在一些实施例中，设置所述第一导电连接部31的第二端310包括沿所述第二方向延伸的至少部分；所述第一导电连接部31的第二端310在所述基底上的正投影，分别与所述第二有源层42的第二端在所述基底上的正投影，以及所述补偿图形20在所述基底上的正投影至少部分交叠。
119.示例性的，所述第一导电连接部31的第二端310在所述基底上的正投影，与所述第二有源层42的第二端在所述基底上的正投影具有交叠区域，所述第一导电连接部31的第二端310与所述第二有源层42的第二端通过位于该交叠区域的过孔耦接。
120.示例性的，所述第一导电连接部31的第二端310在所述基底上的正投影，与所述补偿图形20在所述基底上的正投影具有交叠区域，所述第一导电连接部31的第二端310与所述补偿图形20通过位于该交叠区域的过孔耦接。
121.示例性的，所述第一导电连接部31的第二端310在所述基底上的正投影，位于所述第一扫描线10在所述基底上的正投影的内部。
122.上述设置方式不仅保证了所述第一导电连接部31的第二端310能够分别与所述第二有源层42的第二端和所述补偿图形20耦接，还降低了子像素的布局难度。
123.如图5，图8和图10所示，在一些实施例中，所述显示基板还包括多条第二扫描线
12，所述补偿晶体管t2的栅极与对应的所述第二扫描线12耦接；所述第一导电连接部31在所述基底上的正投影，与所述第二扫描线12在所述基底上的正投影至少部分交叠。
124.示例性的，所述补偿晶体管t2的栅极与对应的所述第二扫描线12形成为一体结构。
125.示例性的，所述第二扫描线12包括沿所述第二方向延伸的至少部分。
126.示例性的，所述多条第二扫描线12沿所述第一方向排列，所述多条第二扫描线12与所述多行子像素驱动电路一一对应，所述第二扫描线12与对应的一行子像素驱动电路中的各补偿晶体管t2的栅极分别耦接。
127.示例性的，所述第二扫描线12在所述基底上的正投影的至少部分，位于所述第一导电连接部31的第一端在所述基底上的正投影与所述第一导电连接部31的第二端310在所述基底上的正投影之间。
128.所述第一导电连接部31在所述基底上的正投影，与所述第二扫描线12在所述基底上的正投影至少部分交叠，使得在所述第一导电连接部31与所述第二扫描线12之间形成电容，该电容的容值即上述c2。
129.如图5，图8和图10所示，在一些实施例中，所述第二扫描线12包括层叠设置的第一扫描层120和第二扫描层121，所述第一扫描层120的至少部分位于所述基底和所述第二扫描层121之间；
130.所述第二扫描层121包括扫描主体部1210和扫描突出部1211，所述扫描主体部1210沿第二方向延伸，所述扫描突出部1211在所述基底上的正投影的至少部分，位于所述扫描主体部1210在所述基底上的正投影和所述补偿图形20在所述基底上的正投影之间。
131.示例性的，所述补偿晶体管t2形成为双栅晶体管，其一部分栅极采用第二栅金属层制作，另一部分栅极采用第三栅金属层制作。
132.示例性的，所述第一扫描层120采用第二栅金属层制作，所述第二扫描线12层采用第三栅金属层制作。
133.示例性的，所述第一扫描层120包括沿所述第二方向延伸的至少部分，所述第二扫描层121包括沿所述第二方向延伸的至少部分。
134.示例性的，所述第一导电连接部31在所述基底上的正投影，分别与所述扫描主体部1210在所述基底上的正投影，以及所述扫描突出部1211在所述基底上的正投影至少部分交叠。
135.所述第一导电连接部31在所述基底上的正投影，与所述第二扫描层121在所述基底上的正投影至少部分交叠，使得在所述第一导电连接部31与所述第二扫描层121之间形成电容，该电容的容值即上述c2。
136.上述设置所述扫描突出部1211在所述基底上的正投影的至少部分，位于所述扫描主体部1210在所述基底上的正投影和所述补偿图形20在所述基底上的正投影之间，使得所述第二扫描线12和所述补偿图形20能够更加合理的布局，有效缩小了子像素占用的布局空间。
137.如图3和图7所示，在一些实施例中，设置所述第一扫描线10包括第一扫描部分101和第二扫描部分102，沿第一方向所述第一扫描部分101的最小宽度大于所述第二扫描部分102的最小宽度；
138.所述第一扫描部分101在所述基底上的正投影，分别与所述补偿晶体管t2的第二极在所述基底上的正投影，以及所述补偿图形20在所述基底上的正投影至少部分交叠。
139.示例性的，所述第一扫描部分101与所述第二扫描部分102形成为一体结构。
140.示例性的，在一条扫描线中，所述第一扫描部分101和所述第二扫描部分102交替设置。
141.示例性的，沿第一方向所述第一扫描部分101的最大宽度大于所述第二扫描部分102的最大宽度。
142.示例性的，所述第一扫描部分101在所述基底上的正投影，与所述补偿晶体管t2的第二极在所述基底上的正投影至少部分交叠，使得所述第一扫描部分101与所述补偿晶体管t2的第二极之间形成电容值c11。所述第一扫描部分101在所述基底上的正投影与所述补偿图形20在所述基底上的正投影至少部分交叠，使得所述第一扫描部分101与所述补偿图形20之间形成电容值c12。
143.上述设置沿第一方向所述第一扫描部分101的最小宽度大于所述第二扫描部分102的最小宽度，有利于提升所述第一扫描部分101在所述基底上的正投影，与所述补偿晶体管t2的第二极在所述基底上的正投影之间的交叠面积，从而有利于提升电容值c11。同时，有利于提升所述第一扫描部分101在所述基底上的正投影，与所述补偿图形20在所述基底上的正投影之间的交叠面积，从而有利于提升电容值c12。
144.如图1，图3，图5，图7和图11所示，在一些实施例中，所述显示基板包括多条第二初始化信号线13；所述子像素包括第二复位晶体管t7和发光元件el；
145.所述第二复位晶体管t7的栅极与对应的所述第一扫描线10耦接，所述第二复位晶体管t7的第一极与对应的所述第二初始化信号线13耦接，所述第二复位晶体管t7的第二极与所述发光元件el耦接；所述第二初始化信号线13在所述基底上的正投影与所述第二扫描部分102在所述基底上的正投影部分交叠。
146.示例性的，所述多条第二初始化信号线13沿所述第一方向排列。所述第二初始化信号线13包括沿所述第二方向延伸的至少部分。
147.示例性的，所述多条第二初始化信号线13与所述多行子像素驱动电路一一对应，所述第二初始化信号线13与对应的一行子像素驱动电路中的各第二复位晶体管t7的第一极分别耦接。
148.示例性的，所述第一扫描线10与对应的一行子像素驱动电路中的各第二复位晶体管t7的栅极分别耦接。
149.示例性的，当前子像素驱动电路中的所述第二复位晶体管t7的栅极，与沿所述第一方向相邻的子像素驱动电路中的所述数据写入晶体管t4的栅极耦接同一条第一扫描线10。
150.示例性的，所述第二复位晶体管t7的第二极与所述发光元件el的阳极耦接。
151.示例性的，所述第二初始化信号线13采用所述第一源漏金属层制作。
152.上述实施例提供的显示基板中，通过设置所述第二初始化信号线13在所述基底上的正投影与所述第二扫描部分102在所述基底上的正投影部分交叠，能够在保证所述第二初始化信号线13与所述第二复位晶体管t7的第一极耦接的同时，降低所述第二初始化信号线13在所述基底上的正投影与所述第一扫描线10在所述基底上的正投影之间的交叠面积，
从而有利于降低所述第二初始化信号线13与所述第一扫描线10之间形成的寄生电容，有效提升了所述子像素驱动电路的工作稳定性。
153.如图1，图3，图5，图7和图11所示，在一些实施例中，设置所述第二初始化信号线13的边界在所述基底上的正投影与所述第一扫描部分101的边界在所述基底上的正投影部分交叠。
154.在一些实施例中，设置所述第二初始化信号线13在所述基底上的正投影与所述第一扫描部分101在所述基底上的正投影不交叠。
155.上述设置方式能够进一步降低所述第二初始化信号线13与所述第一扫描线10之间形成的寄生电容，有效提升所述子像素驱动电路的工作稳定性。
156.如图5，图7，图11，图20和图21所示，在一些实施例中，设置所述第二初始化信号线13包括第一初始部分131，第二初始部分132和第三初始部分133；所述第二初始部分132分别与所述第一初始部分131和所述第三初始部分133耦接；
157.所述第一初始部分131沿第二方向延伸，所述第三初始部分133沿所述第一方向延伸，所述第二初始部分132沿第三方向延伸，所述第二方向与所述第一方向相交，所述第三方向与所述第一方向和所述第二方向均相交；
158.所述第二扫描部分102在所述基底上的正投影，分别与所述第二初始部分132在所述基底上的正投影，以及所述第三初始部分133在所述基底上的正投影至少部分交叠。
159.示例性的，所述第二初始化信号线13包括依次耦接的第一初始部分131，第二初始部分132，第三初始部分133和第四初始部分134。
160.示例性的，所述第一初始部分131，所述第二初始部分132，所述第三初始部分133和所述第四初始部分134形成为一体结构。
161.示例性的，所述第一初始部分131包括沿第二方向延伸的条状图形，所述第三初始部分133包括沿所述第一方向延伸的条状图形，所述第二初始部分132包括沿第三方向延伸的条状图形，所述第四初始部分134包括沿所述第二方向延伸的条状图形。
162.示例性的，所述第一初始部分131在所述基底上的正投影与所述第一扫描部分101在所述基底上的正投影沿所述第一方向排列。
163.示例性的，所述第一扫描部分101在所述基底上的正投影，与所述第四初始部分134在所述基底上的正投影沿所述第二方向排列。
164.示例性的，所述第二扫描部分102在所述基底上的正投影，与所述第四初始部分134在所述基底上的正投影沿所述第一方向排列。
165.示例性的，所述第二初始化信号线13在所述基底上的正投影，与所述补偿图形20在所述基底上的正投影不交叠。
166.示例性的，所述补偿图形20在所述基底上的正投影与所述第三初始部分133在所述基底上的正投影沿所述第二方向排列。
167.上述设置方式有利于缩小所述第一扫描部分101沿所述第二方向的长度，增加所述第一扫描部分101在所述基底上的正投影与所述第三初始部分133在所述基底上的正投影之间的距离，从而有效降低所述第一扫描线10的电阻，降低所述第一扫描线10上的loading。经验证，所述第一扫描线10的电阻能够降低约20％左右。
168.而且，上述设置方式还有利于增大所述显示基板的非金属层透过率。
169.更详细地说，相关技术中，在背板段(bp段)非金属透过率为13.17％，在继续完成触控层走线(tsp走线)的制作后，即进入tsp段，在tsp段非金属透过率为9.92％。上述实施例提供的显示基板中，在bp段非金属透过率为13.30％，在tsp段非金属透过率为10.48％。上述实施例提供的显示基板中，bp段的非金属透过率有0.99％的收益，在tsp段的非金属透过率有5.65％的收益。
170.如图2，图3，图6所示，在一些实施例中，设置所述第二复位晶体管t7包括第七有源层47，所述第七有源层47包括依次耦接的第一有源部分471，第二有源部分472，第三有源部分473和第四有源部分474；
171.所述第一有源部分471沿第二方向延伸，所述第二有源部分472和所述第四有源部分474沿第一方向延伸，所述第三有源部分473沿第三方向延伸；所述第二方向与所述第一方向相交，所述第三方向与所述第一方向和所述第二方向均相交；
172.所述第一有源部分471与所述发光元件el耦接，所述第四有源部分474形成所述第二复位晶体管t7的第一极，第二极和沟道部分。
173.示例性的，所述第七有源层47采用poly有源层制作。
174.示例性的，所述第一有源部分471包括沿第二方向延伸的条状图形，所述第二有源部分472和所述第四有源部分474均包括沿第一方向延伸的条状图形，所述第三有源部分473包括沿第三方向延伸的条状图形。
175.示例性的，所述第一有源部分471在所述基底上的正投影，位于所述驱动晶体管t3的栅极t3-g在所述基底上的正投影，与所述第一初始化信号线15在所述基底上的正投影之间。
176.示例性的，所述第二有源部分472在所述基底上的正投影，与所述第一初始化信号线15在所述基底上的正投影至少部分交叠。
177.示例性的，所述第三有源部分473在所述基底上的正投影，与所述第二初始化信号线13在所述基底上的正投影不交叠。
178.示例性的，所述第四有源部分474在所述基底上的正投影，与所述第二初始化信号线13在所述基底上的正投影至少部分交叠。
179.上述设置方式有利于简化子像素的结构，缩小子像素占用的布局空间，降低子像素的布局难度。
180.如图4，图5，图8至图10所示，在一些实施例中，设置所述显示基板还包括多条复位线14和多条第一初始化信号线15；所述子像素还包括第一复位晶体管t1，所述第一复位晶体管t1的栅极与对应的复位线14耦接，所述第一复位晶体管t1的第一极与对应的所述第一初始化信号线15耦接，所述第一复位晶体管t1的第二极与所述补偿晶体管t2的第二极耦接；
181.所述复位线14包括层叠设置的第一复位层141和第二复位层142，所述第一复位层141的至少部分位于所述第二复位层142与所述基底之间；所述第二复位层142为沿第二方向延伸的长条形。
182.需要说明，图8中的圆点代表显示基板中过孔的形成位置。
183.示例性的，所述多条第一初始化信号线15沿所述第一方向排列，所述第一初始化信号线15包括沿所述第二方向延伸的至少部分。所述多条第一初始化信号线15与所述多行
子像素驱动电路一一对应，所述第一初始化信号线15与对应的一行子像素驱动电路中的各第一复位晶体管t1的第一极分别耦接。
184.示例性的，所述多条复位线14沿所述第二方向排列，所述复位线14包括沿所述第二方向延伸的至少部分。所述多条复位线14与所述多行子像素驱动电路一一对应，所述复位线14与对应的一行子像素驱动电路中的各第一复位晶体管t1的栅极分别耦接。
185.示例性的，所述第一晶体管为氧化物晶体管，所述第一晶体管的有源层采用igzo层制作，所述第一晶体管的有源层包括沿所述第一方向延伸的至少部分。
186.示例性的，所述第一复位层141采用第二栅金属层制作，所述第二复位层142采用第三栅金属层制作。
187.示例性的，所述第一复位层141在所述基底上的正投影，与所述第二复位层142在所述基底上的正投影至少部分交叠。
188.示例性的，所述第一复位晶体管t1包括双栅结构，所述第一复位层141和所述第二复位层142能够复用为所述第一复位晶体管t1的栅极。
189.示例性的，所述第二复位层142在所述基底上的正投影，与所述第三有源部分473在所述基底上的正投影至少部分交叠。
190.示例性的，所述第二复位层142在所述基底上的正投影，与所述第二有源部分472在所述基底上的正投影至少部分交叠。
191.示例性的，所述第二复位层142在所述基底上的正投影，与所述第四有源部分474在所述基底上的正投影不交叠。
192.示例性的，所述复位线14在所述基底上的正投影位于所述第一初始化信号线15在所述基底上的正投影，与所述第一扫描线10在所述基底上的正投影之间。
193.设置所述复位线14包括层叠设置的第一复位层141和第二复位层142，有效降低了所述复位线14的电阻。所述复位线14的电阻能够降低约10％左右。
194.上述设置方式有利于简化子像素的结构，缩小子像素占用的布局空间，降低子像素的布局难度。
195.如图2，图4，图5，图6，图8至图10，图20和图21所示，在一些实施例中，所述第一复位层141包括依次耦接的第一复位部分1411，第二复位部分1412，第三复位部分1413和第四复位部分1414；所述第一复位部分1411，所述第二复位部分1412和所述第四复位部分1414均沿所述第二方向延伸，所述第三复位部分1413沿所述第三方向延伸；
196.所述第三复位部分1413在所述基底上的正投影与所述第三有源部分473在所述基底上的正投影至少部分交叠。
197.示例性的，所述第一复位部分1411，所述第二复位部分1412，所述第三复位部分1413和所述第四复位部分1414形成为一体结构。
198.示例性的，所述第一复位部分1411，所述第二复位部分1412和所述第四复位部分1414均包括沿所述第二方向延伸的条状结构，所述第三复位部分1413包括沿所述第三方向延伸的条状结构。
199.示例性的，所述第三复位部分1413在所述基底上的正投影与所述第三有源部分473在所述基底上的正投影至少部分交叠。所述第三有源部分473在所述基底上的正投影，与所述第二初始部分132在所述基底上的正投影不交叠。
200.示例性的，所述第三复位部分1413在所述基底上的正投影的一部分，位于所述第三有源部分473在所述基底上的正投影，与所述第二初始部分132在所述基底上的正投影之间。
201.上述设置方式有利于简化子像素的结构，缩小子像素占用的布局空间，降低子像素的布局难度。
202.上述设置方式有效压缩了单个子像素驱动电路在所述第一方向上占用的布局空间，能够在所述第一方向上压缩布局空间1微米至2微米，可以包括端点值。
203.如图2，图4，图5，图8和图11所示，在一些实施例中，所述第三复位部分1413在所述基底上的正投影与所述第二初始部分132在所述基底上的正投影至少部分交叠。
204.如图4，图5，图6和图8所示，在一些实施例中，所述第一初始化信号线15包括初始化主体部150和初始化突出部151，所述初始化主体部150沿第二方向延伸，所述初始化突出部151在所述基底上的正投影的至少部分，位于所述初始化主体部150在所述基底上的正投影与所述补偿图形20在所述基底上的正投影之间。
205.示例性的，所述第一初始化信号线15采用所述第二栅金属层制作。
206.示例性的，所述初始化主体部150和所述初始化突出部151形成为一体结构。
207.示例性的，所述初始化主体部150包括沿所述第二方向延伸的条状图形。
208.示例性的，所述初始化突出部151在所述基底上的正投影的至少部分，位于所述初始化主体部150在所述基底上的正投影与所述复位线14在所述基底上的正投影之间。
209.示例性的，所述第一复位晶体管t1包括的第一有源层41在所述基底上的正投影，与所述初始化主体部150在所述基底上的正投影至少部分交叠。所述第一复位晶体管t1包括的第一有源层41用于形成所述第一复位晶体管t1的第一极，第二极和沟道部分。
210.示例性的，所述第一复位晶体管t1包括的有源层与所述补偿晶体管t2包括的有源层形成为一体结构。示例性的，所述第一复位晶体管t1的第二极与所述补偿晶体管t2的第二极形成为一体结构。
211.示例性的，所述子像素还包括第二导电连接部32，所述第二导电连接部32采用所述第一源漏金属层制作。所述第二导电连接部32在所述基底上的正投影与所述初始化突出部151在所述基底上的正投影具有交叠区，所述第二导电连接部32与所述初始化突出部151通过位于该交叠区的过孔耦接。所述第二导电连接部32在所述基底上的正投影，与所述第一复位晶体管t1的第一极在所述基底上的正投影具有交叠区，所述第二导电连接部32与所述第一复位晶体管t1的第一极通过位于该交叠区的过孔耦接。
212.上述设置方式有利于简化子像素的结构，缩小子像素占用的布局空间，降低子像素的布局难度。
213.需要说明，如图2和图11所示，图11中还示意了第三导电连接部33，第四导电连接部34，第五导电连接部35，第六导电连接部36和第七导电连接部37。第三导电连接部33分别通过过孔与补偿晶体管t2的第一极和所述驱动晶体管t3的第二极耦接。第四导电连接部34与第六导电连接部36通过过孔耦接，第六导电连接部36通过过孔与发光元件的阳极耦接，第四导电连接部34还通过过孔与发光控制晶体管t6的第二极和第二复位晶体管t7的第二极耦接。第五导电连接部35通过过孔与存储电容cst的第二极板cst2耦接，第五导电连接部35通过过孔与电源线16耦接，第五导电连接部35通过过孔与电源控制晶体管t5的第一极耦
接。如图20和图22所示，第七导电连接部37分别通过过孔与数据写入晶体管t4的第一极和数据线11耦接。
214.值得注意，图11中的黑色过孔是第一源漏金属层与第二源漏金属耦接的过孔。
215.如图1和图3所示，在一些实施例中，所述显示基板还包括多条发光控制线17，所述多条发光控制线17沿所述第一方向排列，所述发光控制线17包括沿所述第二方向延伸的至少部分。所述多条发光控制线17与所述多行子像素驱动电路一一对应。所述子像素驱动电路还包括电源控制晶体管t5和发光控制晶体管t6。所述发光控制线17与对应的一行子像素驱动电路中的各电源控制晶体管t5的栅极分别耦接。所述发光控制线17与对应的一行子像素驱动电路中的各发光控制晶体管t6的栅极分别耦接。
216.示例性的，所述发光控制线17采用第一栅金属层制作。
217.示例性的，所述发光控制线17在所述基底上的正投影的至少部分，位于所述驱动晶体管t3的栅极t3-g在所述基底上的正投影，与所述第一有源部分471在所述基底上的正投影之间。
218.示例性的，所述电源控制晶体管t5的栅极与对应的发光控制线17耦接，所述电源控制晶体管t5的第一极与电源线16耦接，所述电源控制晶体管t5的第二极与所述驱动晶体管t3的第一极耦接。所述发光控制晶体管t6的栅极与对应的发光控制线17耦接，所述发光控制晶体管t6的第一极与所述驱动晶体管t3的第二极耦接，所述发光控制晶体管t6的第二极与对应的发光元件el的阳极耦接。
219.本发明实施例还提供了一种显示装置，包括上述实施例提供的显示基板。
220.上述实施例提供的显示基板中，增加了补偿图形20，并设置了所述第一导电连接部31的第二端310分别与所述补偿晶体管t2的第二极和所述补偿图形20耦接；所述补偿晶体管t2的第二极在所述基底上的正投影，与对应的所述第一扫描线10在所述基底上的正投影至少部分交叠；所述补偿图形20在所述基底上的正投影，与对应的所述第一扫描线10在所述基底上的正投影至少部分交叠。上述设置方式使得所述补偿晶体管t2的第二极和对应的所述第一扫描线10之间形成的电容，能够与所述补偿图形20和所述第一扫描线10之间形成的电容一起形成并联的电容结构，从而提升了
△
c，降低了黑态电压，缩小了显示基板中子像素驱动电路的功耗。而且，由于所述第一栅金属层和所述第二栅金属层的介电常数较大，因此c12较大，有利于更好的提升
△
c，从而进一步缩小了显示基板中子像素驱动电路的功耗。
221.本发明实施例提供的显示装置在包括上述显示基板时同样具有上述有益效果，此处不再赘述。
222.需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板等。
223.需要说明的是，本发明实施例的“同层”可以指的是处于相同结构层上的膜层。或者例如，处于同层的膜层可以是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。
224.在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。
225.需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
226.除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
227.可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
228.在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
229.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。