一种发光二极管及其制备方法与流程

1.本发明涉及发光器件技术领域，具体而言，涉及一种发光二极管及其制备方法。


背景技术：

2.发光二极管，简称为led，是一种常用的发光器件，通过电子与空穴复合释放能量发光，可高效地将电能转化为光能，其在照明和显示器领域应用广泛。
3.在现有技术中，发光二极管的内部发光效率约为50％～80％。外延结构产生的载流子有一部分发生了非辐射复合，导致了总体发光效率降低。因此，提升led器件内载流子的辐射复合效率是改善发光器件发光效率的有效途径。
4.载流子发生非辐射复合的原因有很多，其中，电子溢流是较常见的原因之一。因此，提供一种具有较好的防电子溢流的发光二极管具有重要意义。
5.有鉴于此，特提出本发明。


技术实现要素：

6.本发明的第一目的在于提供一种具有超高亮度的发光二极管，通过设置平行于衬底的平面区域和v型坑区域，并使这两个区域内电子阻挡层中第一子层、第二子层和第三子层的厚度之比在特定范围内，可以减少所述第一子层到所述第三子层之间的整体能障宽度，更利于空穴注入侧壁发光区，从而能够提升led器件的整体发光效率。解决了现有技术中存在的因载流子溢流导致的led器件在量子阱正向和侧壁方向产生的不同的非辐射复合现象的问题。
7.本发明的第二目的在于提供一种发光二极管的制备方法。
8.为了实现本发明的上述目的，特采用以下技术方案：
9.本发明提供了一种发光二极管，包括衬底，以及在衬底表面依次层叠设置的n型半导体层、多量子阱发光层，电子阻挡层和p型半导体层；
10.所述电子阻挡层包括依次层叠设置在所述多量子阱发光层表面的第一子层、第二子层和第三子层；
11.所述多量子阱发光层、所述第一子层、所述第二子层和所述第三子层均包括同一位置设置的v型坑区域和平行于所述衬底的平面区域；
12.其中，在所述平面区域，所述第一子层、所述第二子层和所述第三子层的厚度之比为50～400:0.001～50:10～400；
13.在所述v型坑区域，所述第一子层、所述第二子层和所述第三子层在v型坑的单侧侧壁处的厚度之比为5～20:0.001～5:5～100。
14.优选地，所述第一子层包括非掺杂aln层、掺杂第一杂质的aln层、非掺杂algan层和掺杂第一杂质的algan层中的一种；
15.和/或，所述第二子层包括非掺杂aln层、掺杂第一杂质的aln层、非掺杂algan层和掺杂第一杂质的algan层中的一种；
16.和/或，所述第三子层包括非掺杂aln层、掺杂第一杂质的aln层、非掺杂algan层和掺杂第一杂质的algan层中的一种。
17.优选地，所述第一杂质包括in、mg和si中的至少一种；
18.优选地，所述in的掺杂浓度为2
×
10
17
atom/cm3～5
×
10
18
atom/cm3；
19.优选地，所述mg的掺杂浓度为2
×
10
18
atom/cm3～5
×
10
20
atom/cm3；
20.优选地，所述si的掺杂浓度为1
×
10
17
atom/cm3～5
×
10
18
atom/cm3。优选地，所述第二子层中al的掺杂浓度小于所述第一子层和/或所述第三子层中al的掺杂浓度；
21.优选地，所述第一子层和/或所述第三子层中al的掺杂浓度大于2
×
10
20
atom/cm3；
22.和/或，所述第二子层中al的掺杂浓度为1.3
×
10
20
atom/cm3～2
×
10
20
atom/cm3。
23.优选地，所述v型坑区域的底端形成弧形，所述弧形的弧度大于30
°
。
24.优选地，所述电子阻挡层在所述v型坑区域底端弧形处的厚度大于在所述v型坑区域单侧侧壁处的厚度；
25.和/或，所述电子阻挡层在所述平面区域的平面厚度大于在所述v型坑区域单侧侧壁处的厚度。
26.优选地，所述n型半导体层包括依次层叠设置在所述衬底表面的缓冲层、非掺杂gan层、掺杂n型掺杂剂的n型gan层和至少一层掺杂第二杂质的gan发光区缓冲层；
27.优选地，所述缓冲层包括gan层和/或algan层；
28.优选地，所述第二杂质包括al、in和si中的至少一种；更优选地，所述掺杂第二杂质的gan发光区缓冲层为超晶格结构。
29.本发明还提供了如上所述的发光二极管的制备方法，包括如下步骤：
30.在衬底的表面依次生长n型半导体层、多量子阱发光层，电子阻挡层和p型半导体层，得到所述发光二极管；
31.其中，所述电子阻挡层包括依次层叠设置在所述多量子阱发光层表面的第一子层、第二子层和第三子层；所述多量子阱发光层、所述第一子层、所述第二子层和所述第三子层均包括同一位置设置的v型坑区域和平行于所述衬底的平面区域。
32.与现有技术相比，本发明的有益效果为：
33.(1)本发明提供的发光二极管，在垂直发光区的方向设置第一子层、第二子层和第三子层这三层电子阻挡层结构(即平行于所述衬底的平面区域)，可以减少电子溢流现象对空穴的提前消耗，提高发光区(即多量子阱发光层)空穴注入的数量，提升发光区垂直方向的复合效率；且在v-pits(v型坑)侧壁方向由于发光区发生变形该处的能障比水平方向要高很多，空穴比较难注入发生复合。
34.(2)本发明提供的发光二极管，通过使所述平面区域内所述第一子层、所述第二子层和所述第三子层的平面厚度比，以及，所述v型坑区域内所述第一子层、所述第二子层和所述第三子层在v型坑的单侧侧壁处的厚度比在特定范围内，其中所述第二子层的厚度较所述第一子层和所述第三子层的厚度小，甚至这三层因应力的作用重合在一起，这样可以减少所述第一子层到所述第三子层之间的整体能障宽度，更利于空穴注入侧壁发光区，从而提升led器件的整体发光效率。
附图说明
35.为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
36.图1为本发明提供的发光二极管的结构示意图；
37.图2为本发明图1提供的发光二极管的局部结构示意图；
38.图3为本发明提供的发光二极管中的电子阻挡层的sem图；
39.图4为本发明提供的发光二极管的另一结构示意图。
具体实施方式
40.下面将结合附图和具体实施方式对本发明的技术方案进行清楚、完整地描述，但是本领域技术人员将会理解，下列所描述的实施例是本发明一部分实施例，而不是全部的实施例，仅用于说明本发明，而不应视为限制本发明的范围。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
41.本发明提供了一种发光二极管，其结构如图1所示，其包括：衬底，以及在衬底表面依次层叠设置的n型半导体层、多量子阱发光层，电子阻挡层和p型半导体层；
42.所述电子阻挡层包括依次层叠设置在所述多量子阱发光层表面的第一子层、第二子层和第三子层；
43.所述多量子阱发光层、所述第一子层、所述第二子层和所述第三子层均包括同一位置设置的v型坑区域和平行于所述衬底的平面区域；
44.其中，在所述平面区域，所述第一子层、所述第二子层和所述第三子层的厚度之比为50～400(还可以选择55、60、70、90、100、120、150、180、200、220、250、270、300、320、350或380):0.001～50(还可以选择0.01、0.05、0.1、0.5、1、3、5、8、10、15、20、25、30、35、40、42、45或48):10～400(还可以选择12、15、18、20、25、30、35、40、45、50、55、60、70、90、100、120、150、180、200、220、250、270、300、320、350或380)；
45.在所述v型坑区域，所述第一子层、所述第二子层和所述第三子层在v型坑的单侧侧壁处的厚度之比为5～20(还可以选择6、7、8、9、10、11、12、13、14、15、16、17、18或19):0.001～5(还可以选择0.01、0.05、0.1、0.5、1、2、3或4):5～100(还可以选择6、7、8、9、10、12、15、18、20、25、30、35、40、45、50、55、60、65、70、75、80、85、90或95)。
46.本发明提供的发光二极管具有较佳的外延结构，能够提升发光器件的光电特性。
47.具体地，本发明所提供的发光二极管中的电子阻挡层包括依次层叠设置在所述多量子阱发光层表面的第一子层、第二子层和第三子层。如图2所示，所述多量子阱发光层、所述第一子层(第一电子阻挡层)、所述第二子层(第二电子阻挡层)和所述第三子层(第三电子阻挡层)均包括同一位置设置的v型坑区域和与所述平行于所述衬底的平面(平面)区域(即所述第一子层、所述第二子层和所述第三子层在垂直于发光区的方向平行生长)。其中，各层的v型坑区域均与其平面区域相连接。
48.在垂直发光区的方向设置第一子层、第二子层和第三子层这三层电子阻挡层结构，可以减少电子溢流现象对空穴的提前消耗，提高发光区(即多量子阱发光层)空穴注入的数量，提升发光区垂直方向的复合效率；且在v-pits(v型坑)侧壁方向由于发光区发生变形该处的能障比水平方向要高很多，空穴比较难注入发生复合。
49.同时，观察图2中第二电子阻挡层的厚度，能够区分出在平面区域的厚度(即第二电子阻挡层垂直量子阱方向厚度)和v型坑区域的厚度(即第二电子阻挡层侧壁方向厚度)。
50.本发明通过使所述平面区域内所述第一子层、所述第二子层和所述第三子层的平面厚度比，以及，所述v型坑区域内所述第一子层、所述第二子层和所述第三子层在v型坑的单侧侧壁处的厚度比在特定范围内，其中所述第二子层的厚度较所述第一子层和所述第三子层的厚度小，甚至这三层因应力的作用重合在一起，这样可以减少所述第一子层到所述第三子层之间的整体能障宽度，更利于空穴注入侧壁发光区，从而提升led器件的整体发光效率。
51.因此，本发明所提供的发光二极管具有超高亮度，解决了现有技术中存在的因载流子溢流导致的led器件在量子阱正向和侧壁方向产生的不同的非辐射复合的问题。
52.优选地，所述第一子层包括非掺杂aln层、掺杂第一杂质的aln层、非掺杂algan层和掺杂第一杂质的algan层中的一种；
53.和/或，所述第二子层包括非掺杂aln层、掺杂第一杂质的aln层、非掺杂algan层和掺杂第一杂质的algan层中的一种；
54.和/或，所述第三子层包括非掺杂aln层、掺杂第一杂质的aln层、非掺杂algan层和掺杂第一杂质的algan层中的一种。
55.即，所述电子阻挡层中的第一子层、第二子层和第三子层，这三层的材料均可以选择aln或algan，也可以选择掺杂第一杂质或者不掺杂第一杂质。
56.优选地，所述第一杂质包括in、mg和si中的至少一种。
57.优选地，所述in的掺杂浓度为2
×
10
17
atom/cm3～5
×
10
18
atom/cm3；还可以选择3
×
10
17
atom/cm3、4
×
10
17
atom/cm3、5
×
10
17
atom/cm3、6
×
10
17
atom/cm3、8
×
10
17
atom/cm3、9
×
10
17
atom/cm3、1
×
10
18
atom/cm3、2
×
10
18
atom/cm3、3
×
10
18
atom/cm3或4
×
10
18
atom/cm3。
58.优选地，所述mg的掺杂浓度为2
×
10
18
atom/cm3～5
×
10
20
atom/cm3；还可以选择3
×
10
18
atom/cm3、5
×
10
18
atom/cm3、7
×
10
18
atom/cm3、9
×
10
18
atom/cm3、1
×
10
19
atom/cm3、3
×
10
19
atom/cm3、5
×
10
19
atom/cm3、8
×
10
19
atom/cm3、1
×
10
20
atom/cm3、2
×
10
20
atom/cm3、3
×
10
20
atom/cm3或4
×
10
20
atom/cm3。
59.优选地，所述si的掺杂浓度为1
×
10
17
atom/cm3～5
×
10
18
atom/cm3；还可以选择2
×
10
17
atom/cm3、4
×
10
17
atom/cm3、5
×
10
17
atom/cm3、6
×
10
17
atom/cm3、8
×
10
17
atom/cm3、9
×
10
17
atom/cm3、1
×
10
18
atom/cm3、2
×
10
18
atom/cm3、3
×
10
18
atom/cm3或4
×
10
18
atom/cm3。在本发明一些具体的实施例中，所述第一子层的掺杂杂质选自in、mg和si中的至少一种。
60.在本发明一些具体的实施例中，所述第二子层的掺杂杂质选自in、mg、al和si中的至少一种。
61.在本发明一些具体的实施例中，所述第三子层的掺杂杂质选自in、mg和si中的至少一种。
62.优选地，所述第二子层中al的掺杂浓度小于所述第一子层和/或所述第三子层中
al的掺杂浓度。
63.即，所述第一子层、所述第二子层和所述第三子层中均含有al，其中，所述第二子层中al的含量最少。
64.设定第二子层中al含量最少主要是为了在第一和第三子层中形成一个能障缓冲，这样可以降低这3层整体的能障高度，减少对空穴的阻挡效应，使得空穴更多的进入量子复合发光。
65.优选地，所述第一子层和/或所述第三子层中al的掺杂浓度大于2
×
10
20
atom/cm3；还可以选择3
×
10
20
atom/cm3、4
×
10
20
atom/cm3、5
×
10
20
atom/cm3、6
×
10
20
atom/cm3、7
×
10
20
atom/cm3、8
×
10
20
atom/cm3、9
×
10
20
atom/cm3、1
×
10
21
atom/cm3、2
×
10
21
atom/cm3、3
×
10
21
atom/cm3或5
×
10
21
atom/cm3。
66.和/或，所述第二子层中al的掺杂浓度为1.3
×
10
20
atom/cm3～2
×
10
20
atom/cm3，还可以选择1.4
×
10
20
atom/cm3、1.5
×
10
20
atom/cm3、1.6
×
10
20
atom/cm3、1.7
×
10
20
atom/cm3、1.8
×
10
20
atom/cm3或1.9
×
10
20
atom/cm3。
67.优选地，从图3的sem图能够看出，所述v型坑区域的底端形成弧形，所述弧形的弧度大于30
°
，还可以选择35
°
、40
°
、45
°
、50
°
、55
°
、60
°
、65
°
、70
°
、75
°
、80
°
、85
°
、90
°
、95
°
、100
°
、110
°
、120
°
、130
°
、140
°
、150
°
或160
°
。
68.设置有上述范围内的弧度，可以起到一定能障的作用，防止空穴进入从v-pits延伸出来的穿透位错发生非辐射复合，弧度太小代表穿透位错方向上的电子阻挡层的面积太小，阻挡效应不好，因此本技术中的弧度大于30
°
。
69.优选地，如图2所示，所述电子阻挡层(包括所述第一子层、所述第二子层和所述第三子层)在所述v型坑区域底端弧形处的厚度大于在所述v型坑区域单侧侧壁处的厚度；
70.和/或，所述电子阻挡层在所述平面区域的平面厚度大于在所述v型坑区域单侧侧壁处的厚度。
71.优选地，如图4所示，所述n型半导体层包括依次层叠设置在所述衬底表面的缓冲层、非掺杂gan层、掺杂n型掺杂剂的n型gan层和至少一层掺杂第二杂质的gan发光区缓冲层。
72.优选地，所述缓冲层包括gan层和/或algan层。
73.即所述缓冲层的材料可以为gan，或者为algan，还可以同时包括gan和algan。
74.在本发明一些具体的实施例中，所述n型掺杂剂包括si。
75.优选地，所述si掺杂浓度为1
×
10
18
～1
×
10
19
atom/cm3，包括但不限于2
×
10
18
atom/cm3、3
×
10
18
atom/cm3、4
×
10
18
atom/cm3、5
×
10
18
atom/cm3、6
×
10
18
atom/cm3、7
×
10
18
atom/cm3、8
×
10
18
atom/cm3、9
×
10
18
atom/cm3中的任意一者的点值或任意两者之间的范围值。
76.优选地，所述第二杂质包括al、in和si中的至少一种。
77.更优选地，所述掺杂第二杂质的gan发光区缓冲层为超晶格结构。
78.在本发明一些具体的实施例中，所述掺杂第二杂质的gan发光区缓冲层可以为一层，也可以为多层，且可以包括超晶格结构。
79.在本发明一些具体的实施例中，所述掺杂第二杂质的gan发光区缓冲层可以为掺杂al的gan发光区缓冲层、掺杂in的gan发光区缓冲层、掺杂si的gan发光区缓冲层、掺杂al
和in的gan发光区缓冲层、掺杂al和si的gan发光区缓冲层或掺杂in和si的gan发光区缓冲层，也可以为同时掺杂al、in和si的gan发光区缓冲层。
80.在本发明一些具体的实施例中，所述多量子阱发光层为含有gan势垒和ingan阱层组成的周期性量子阱结构，其周期数可以为一层或多层，该超晶格中可以掺杂al和/或si，用于调节性能。
81.在本发明一些具体的实施例中，所述掺杂第二杂质的gan发光区缓冲层中至少掺杂in，且所述掺杂第二杂质的gan发光区缓冲层中的in的平均含量不大于所述多量子阱发光层中in的平均含量。
82.在本发明一些具体的实施例中，所述p型半导体层包括掺杂p型掺杂剂的p型gan层。
83.优选地，所述p型掺杂剂包括mg。
84.优选地，所述mg的掺杂浓度为大于1
×
10
19
atom/cm3。
85.本发明还提供了如上所述的发光二极管的制备方法，包括如下步骤：
86.在衬底的表面依次生长n型半导体层、多量子阱发光层，电子阻挡层和p型半导体层，得到所述发光二极管；
87.其中，所述电子阻挡层包括依次层叠设置在所述多量子阱发光层表面的第一子层、第二子层和第三子层；所述多量子阱发光层、所述第一子层、所述第二子层和所述第三子层均包括同一位置设置的v型坑区域和平行于所述衬底的平面区域。
88.在本发明一些优选的实施方式中，所述第一子层、所述第二子层和所述第三子层的厚度之比为50～400:0.001～50:10～400；
89.在所述v型坑区域，所述第一子层、所述第二子层和所述第三子层在v型坑的单侧侧壁处的厚度之比为5～20:0.001～5:5～100。
90.优选地，所述第二子层在所述平面区域的厚度为0.001～50nm；包括但不限于0.01nm、0.05nm、0.1nm、0.5nm、1nm、3nm、5nm、8nm、10nm、15nm、20nm、25nm、30nm、35nm、40nm、45nm中的任意一者的点值或任意两者之间的范围值。
91.优选地，所述第二子层在所述v型坑区域的单侧侧壁的厚度为0.001～5nm。包括但不限于0.01nm、0.03nm、0.05nm、0.08nm、0.1nm、0.3nm、0.5nm、0.8nm、1nm、1.5nm、2nm、3nm、4nm中的任意一者的点值或任意两者之间的范围值。
92.优选地，所述第一子层在所述平面区域的厚度为50～400nm；包括但不限于55nm、60nm、65nm、70nm、75nm、80nm、85nm、90nm、100nm、130nm、150nm、180nm、200nm、250nm、300nm、350nm、380nm中的任意一者的点值或任意两者之间的范围值。
93.优选地，所述第一子层在所述v型坑区域的单侧侧壁的厚度为5～20nm，包括但不限于6nm、7nm、8nm、9nm、10nm、11nm、12nm、13nm、14nm、15nm、16nm、17nm、18nm、19nm中的任意一者的点值或任意两者之间的范围值。
94.优选地，所述第三子层在所述平面区域的厚度为10～400nm；包括但不限于15nm、20nm、25nm、30nm、40nm、50nm、60nm、70nm、80nm、90nm、100nm、150nm、200nm、250nm、300nm、350nm中的任意一者的点值或任意两者之间的范围值。
95.优选地，所述第三子层在所述v型坑区域的单侧侧壁的厚度为5～100nm，包括但不限于7nm、9nm、10nm、15nm、20nm、25nm、30nm、35nm、40nm、45nm、50nm、55nm、60nm、65nm、70nm、
75nm、80nm、85nm、90nm、95nm中的任意一者的点值或任意两者之间的范围值。
96.尽管已用具体实施例来说明和描述了本发明，然而应意识到，以上各实施例仅用以说明本发明的技术方案，而非对其限制；本领域的普通技术人员应当理解：在不背离本发明的精神和范围的情况下，可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围；因此，这意味着在所附权利要求中包括属于本发明范围内的所有这些替换和修改。