存储器的制作方法

1.本实用新型涉及半导体技术领域，尤其涉及一种存储器。


背景技术：

2.存储器，例如动态随机存储器(dynamic random access memory， dram)，其通常具有存储单元阵列，所述存储单元阵列中包括多个呈阵列式排布的存储单元。所述存储器还具有多条位线结构，每一位线结构分别与相应的存储单元电性连接，并且所述存储器还包括存储电容器，所述存储电容器用于存储代表存储信息的电荷，以及所述存储单元可通过一节点接触结构电性连接所述存储电容器，从而实现各个存储单元的存储功能。
3.基于现有的存储器而言，目前仍存在制作难度大、制备工艺较为繁琐的问题。举例而言，在制备嵌入至衬底中的位线接触插塞时，通常是先形成位线接触窗在衬底中，接着填充导电材料(例如多晶硅)在所述位线接触窗中，最后利用刻蚀工艺去除位线接触窗中的部分导电材料，以形成位线接触插塞。然而，在刻蚀去除位线接触窗中的导电材料时，常常会存在刻蚀不净的问题，在位线接触窗的底部残留导电材料，进而容易引起器件漏电流的问题。且先刻蚀形成的位线接触窗由于残留导电材料(例如多晶硅)导致节点接触窗的形貌异常，进而影响最终形成的节点接触部的品质，影响半导体器件的稳定性。


技术实现要素：

4.本实用新型的目的在于提供一种存储器，以减少器件漏电流，提高器件性能。
5.为实现上述目的，本实用新型提供一种存储器，包括：
6.衬底，包括多个有源区以及一隔离结构包围所述多个有源区；
7.多个位线结构，位于所述衬底上；
8.侧墙间隔层，至少覆盖所述位线结构的侧壁，并沿部分所述位线结构的侧壁深入所述隔离结构。
9.可选的，所述位线结构包括依次堆叠的位线接触插塞、位线导电层及位线遮蔽层，其中，所述位线导电层的顶部的尺寸大于所述位线导电层的底部的尺寸。
10.可选的，所述位线结构包括“u”型设置的扩散阻挡层、填充在所述扩散阻挡层内的导电层，及位于所述扩散阻挡层和所述导电层之上的遮蔽图案。
11.可选的，所述扩散阻挡层与所述有源区直接接触。
12.可选的，所述扩散阻挡层的底部和侧壁均与所述侧墙间隔层接触。
13.可选的，还包括衬垫层，所述衬垫层位于所述位线结构与所述衬底之间。
14.可选的，所述扩散阻挡层与所述衬垫层接触。
15.可选的，所述侧墙间隔层包括第一间隔层和第二间隔层，其中，
16.所述第二间隔层覆盖位线结构的侧壁，且沿部分所述位线结构的侧壁深入所述隔离结构；
17.所述第一间隔层覆盖在所述衬底上的所述第二间隔层的侧壁。
18.可选的，所述侧墙间隔层包括第一间隔层和第二间隔层，其中，
19.所述第一间隔层和所述第二间隔层均沿部分所述位线结构深入所述隔离结构，其中，所述第一间隔层呈“l”型，所述第二间隔层位于所述“l”型的水平端之上。
20.可选的，所述侧墙间隔层包括第一间隔层、第二间隔层及第三间隔层，所述第一间隔层和所述第二间隔层均位于所述衬底之上，
21.其中，所述第一间隔层呈“l”型，所述第二间隔层位于所述“l”型的水平端之上，所述第三间隔层接触所述第二间隔层的侧壁及所述第一间隔层的“l”型的水平端，并沿部分所述位线结构的侧壁深入所述隔离结构。
22.可选的，至少部分所述侧墙间隔层呈“u”型设置，以从底部隔离所述位线结构。
23.综上，本实用新型例提供的存储器中，包括衬底、位线结构及侧墙间隔层，其中，所述侧墙间隔层至少覆盖所述位线结构的侧壁，并沿部分所述位线结构的侧壁深入所述隔离结构，以隔绝位线结构和衬底，避免了器件漏电流的问题，提高的器件的性能。进一步的，本实用新型通过侧墙间隔层隔绝位线结构和衬底，省略了现有技术中衬底上的衬垫层，工艺步骤减少，成本降低。
附图说明
24.图1为本实用新型实施例一提供的存储器的制作方法的流程图；
25.图2为本实用新型实施例一提供的存储器的部分结构的简化版图；
26.图3a～图3d为本实用新型实施例一提供的存储器的制作方法中各步骤对应的剖面结构示意图；
27.图4a～图4f为本实用新型实施例二提供的存储器的制作方法中各步骤对应的剖面结构示意图；
28.图5a～图5i为本实用新型实施例三提供的存储器的制作方法中各步骤对应的剖面结构示意图；
29.图6a～图6g为本实用新型实施例四提供的存储器的制作方法中各步骤对应的剖面结构示意图；
30.图7a～图7f为本实用新型实施例五提供的存储器的制作方法中各步骤对应的剖面结构示意图；
31.图8a～图8g为本实用新型实施例六提供的存储器的制作方法中各步骤对应的剖面结构示意图；
32.图9a～图9g为本实用新型实施例七提供的存储器的制作方法中各步骤对应的剖面结构示意图。
33.其中，附图标记为：
34.100-衬底；110-隔离结构；120-有源区；
35.101-衬垫层；101a-氧化层；101b-氮化层
36.102-介质层；130-位线沟槽；103-开口；
37.140-侧墙间隔层；141-第一间隔层；142-第二间隔层；143-第三间隔层；
38.150-位线结构；151-位线接触插塞；152-位线导电层；153-位线遮蔽层； 154-扩散阻挡层；155-导电层；156-遮蔽图案。
具体实施方式
39.下面将结合示意图对本实用新型的具体实施方式进行更详细的描述。根据下列描述，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
40.实施例一
41.图2为本实施例提供的一种存储器的部分结构的简化版图，图3d为存储器于形成位线结构后沿着图2所示a-a
′
方向上的剖面结构示意图。如图2 和图3d所示，所述存储器包括衬底100，包括多个有源区(aa)120以及一隔离结构(sti)110包围所述多个有源区120；多个位线结构(bl)150，位于所述衬底100上；侧墙间隔层140，至少覆盖所述位线结构150的侧壁，并沿部分所述位线结构150的侧壁深入所述隔离结构110。
42.具体的，所述衬底100中形成有多个有源区(aa)120，所述有源区120 中具有第一源/漏区s/d1和第二源/漏区s/d2。本实施例中，所述有源区 aa相对于第一方向倾斜延伸(即，所述有源区aa沿着z方向延伸)。以及，每一所述有源区aa中所述第一源/漏区s/d1对应在所述有源区aa的中间区域，并在所述有源区aa的两个端部上均形成有所述第二源/漏区 s/d2(即，两个第二源/漏区s/d2分别布置在所述第一源/漏区s/d1的两侧)。其中，所述有源区aa用于形成存储器的存储单元，所述存储单元例如为存储晶体管。以及，所述第一源/漏区s/d1和所述第二源/漏区s/d2可用于构成所述存储晶体管的漏区和源区，并且所述第一源/漏区s/d1电性连接至所述位线结构bl，所述第二源/漏区s/d2电性连接至一存储电容器。
43.所述衬底100中还形成有多条字线wl，所述字线沿着第二方向(x 方向)延伸并和相应的有源区aa相交，所述第一掺杂区s/d1和所述第二掺杂区s/d2分别设置在所述字线wl的两侧。
44.所述衬底100上形成有多个位线结构(bl)120，沿着第三方向(y 方向)延伸以穿过相应的有源区aa。参考图3d所示，所述位线结构150 中包括依次堆叠设置的位线接触插塞151、位线导电层152及位线遮蔽层 153。所述位线接触插塞151的材料例如包括掺杂的多晶硅，所述位线导电层152例如包括堆叠的第一导电层和第二导电层，所述第一导电层的材料例如包括括钨(w)、铝(al)、铜(cu)、镍(ni)或钴(co)中的至少一种，所述第二导电层的材料包括氮化钛(tin)、钛/氮化钛(ti/tin)、氮化钛硅(tisin)、钽(ta)、氮化钽(tan)或氮化钨(wn)中的至少一种。所述位线遮蔽层153的材料例如包括氮化硅(sin)层或氮氧化硅层 (sion)中的至少一种。
45.进一步的，所述位线结构150的侧壁还形成有侧墙间隔层140，所述侧墙间隔层140覆盖所述依次堆叠的位线接触插塞151、位线导电层152 及位线遮蔽层153的侧壁。且所述侧墙间隔层140靠近所述位线结构150 的一侧呈弧形，所述侧墙间隔层140的尺寸自所述位线接触插塞151向位线遮蔽层153依次减小，即所述位线导电层151的顶部的尺寸d2大于所述位线导电层151的底部的尺寸d1。
46.本实施例提供的存储器还包括衬垫层101，所述衬垫层101位于所述位线结构150与所述衬底100之间。所述衬垫层101可以由一个或多个绝缘膜层形成，例如，所述衬垫层101可以由氧化硅层(sio2)、氮化硅层(sin) 或氧氮化硅层(sion)中的至少一个膜层构成。本实施例中，所述衬垫层 101为由氧化层101a和氮化层101b组成的双层结构，所述氧化层
101a例如为氧化硅层，所述氮化层101b例如为氮化硅层或氮氧化硅层。
47.相应的，本实施例还提供一种存储器的制作方法，如图1所示，所述存储器的制作方法包括：
48.s01：提供衬底100，包括多个有源区120以及一隔离结构110包围所述多个有源区120；
49.s02：在所述衬底100上形成介质层102并进行图案化，以形成多个位线沟槽130，所述位线沟槽130至少部分深入所述衬底100；
50.s03：在所述位线沟槽130的侧壁形成侧墙间隔层140；以及，
51.s04：在所述位线沟槽130中形成位线结构150，其中，所述侧墙间隔层140至少覆盖所述位线结构150的侧壁并沿部分所述位线结构150的侧壁深入所述隔离结构110。
52.图3a～图3d为本实施例提供的存储器的制作方法中各步骤对应的剖面结构示意图，下面结合图1、图2及图3a～图3d对本实施例提供的存储器的制作方法进行详细说明。
53.请参阅图2和图3a所示，执行步骤s01，提供衬底100，包括多个有源区120以及一隔离结构110包围所述多个有源区120。所述衬底100例如为硅基底(silicon substrate)、含硅基底(silicon containing substrate)、外延硅基底(epitaxial silicon substrate)、硅覆绝缘基底(silicon-on-insulator substrate) 等。所述衬底100中形成有隔离结构(sti)110，并由所述隔离结构界定出多个有源区(aa)120。所述有源区aa呈阵列分布，且每个所述有源区aa包含第一掺杂区s/d1和第二掺杂区s/d2两个源/漏区。所述隔离结构sti的制作工艺例如是先利用刻蚀方式于所述衬底100中形成至少一隔离沟槽，再在该隔离沟槽中填入绝缘材料(如氧化硅或氮氧化硅等)而形成，但并不以此为限。
54.所述衬底100中还形成有多条字线wl，所述字线沿着第二方向(x 方向)延伸并和相应的有源区aa相交，并且所述有源区aa中的所述第一掺杂区s/d1和所述第二掺杂区s/d2分别设置在所述字线wl的两侧。
55.接着，参阅图3a和图3b所示，执行步骤s02，在所述衬底100上形成介质层102并进行图案化，以形成多个位线沟槽130，所述位线沟槽130 至少部分深入所述衬底100。
56.具体而言，首先，在所述衬底100上依次形成衬垫层101和介质层102，所述衬垫层101可以由一个或多个绝缘膜层形成，例如，所述衬垫层101 可以由氧化硅层、氮化硅层或氧氮化硅层中的至少一个膜层构成。所述介质层102的材料除氧化硅以外，包括但不限于硼磷硅玻璃(bpsg)、磷硅酸盐玻璃(psg)、高分子材料(polymers)、氮化硅(sin)等。且所述介质层102 的厚度大于后续形成的位线结构150的厚度。接着，在所述介质层102上形成图案化的光刻胶层，以所述图案化的光刻胶层刻蚀所述介质层102和衬垫层101及部分衬底100形成多个位线沟槽130，所述位线沟槽130至少部分深入所述衬底100。
57.接着，参阅图3c和图3d所示，执行步骤s03和步骤s04，在所述位线沟槽130的侧壁形成侧墙间隔层140，在所述位线沟槽130中形成位线结构150，其中，所述侧墙间隔层140，至少覆盖所述位线结构150的侧壁并沿部分所述位线结构150的侧壁深入所述隔离结构110。首先，沿所述位线沟槽130的侧壁形成侧墙间隔层140，所述侧墙间隔层140远离所述位线沟槽130侧壁一侧呈弧形，其尺寸自所述衬底100向介质层102依次减小。所述侧墙间隔层140可以包括氧化硅、氮化硅、氮氧化硅或低k介质等任意一种或多种合适的介电材料的组合。接着，在所述位线沟槽130内填充第一导电材料，例如掺杂的多晶硅，经回刻工艺形成位
线接触插塞151，然后，在所述位线沟槽130内填充第二导电材料，经回刻工艺形成位线导电层152，所述位线导电层152例如包括堆叠的第一导电层和第二导电层，所述第一导电层的材料例如包括钨(w)、铝(al)、铜(cu)、镍(ni)或钴(co)中的至少一种，所述第二导电层的材料包括氮化钛(tin)、钛/ 氮化钛(ti/tin)、氮化钛硅(tisin)、钽(ta)、氮化钽(tan)或氮化钨 (wn)中的至少一种。接着，所述位线沟槽130内填充在绝缘材料，例如氮化硅(sin)层或氮氧化硅层(sion)，经平坦化工艺在所述位线导电层152上形成位线遮蔽层153。由于所述侧墙间隔层140远离所述位线沟槽130侧壁一侧呈弧形，形成在所述位线沟槽130的位线结构150的侧壁被所述侧墙间隔层140覆盖，相应的，所述位线导电层151的顶部的尺寸 d2大于所述位线导电层151的底部的尺寸d1。
58.需要说明的是，本实施例提供的存储器的制作方法在形成所述位线结构后还包括：去除所述介质层102以使相邻的位线结构150界定出位于所述有源区上的存储接触窗；形成存储接触插塞在所述储节点接触窗中并将所述存储节点接触插塞和对应的所述有源区接触。
59.本实施例提供的存储器及存储器的制作方法，通过图案化衬底上的介质层形成位线沟槽，然后在位线沟槽内形成位线间隔层及位线结构。相比于现有技术，本实施例先形成位线沟槽再形成位线结构，省去形成位线接触窗并在位线接触窗形成位线接触插塞的步骤，避免刻蚀形成位线接触插塞时导电材料在位线接触窗底部的残留，避免器件漏电流的问题，提高的器件的性能。
60.实施例二
61.本实施例提供一种存储器及其制作方法。图4f为存储器于形成位线结构后沿着图2所示a-a
′
方向上的剖面结构示意图。如图4f所示，所述存储器包括衬底100，包括多个有源区(aa)120以及一隔离结构(sti)110 包围所述多个有源区120；多个位线结构(bl)150，位于所述衬底100上；侧墙间隔层140，至少覆盖所述位线结构150的侧壁，并沿部分所述位线结构150的侧壁深入所述隔离结构110。
62.本实施例提供的存储器与实施例一的区别在于，所述位线结构150和侧墙间隔层140的具体结构不同。本实施例中，所述位线结构150包括“u”型设置的扩散阻挡层154、填充在所述扩散阻挡层154内的导电层155，及位于所述扩散阻挡层154和所述导电层155之上的遮蔽图案156；所述侧墙间隔层140包括第一间隔层141和第二间隔层142，其中，所述第一间隔层141呈“l”型，所述第二间隔层142覆盖所述位线结构150的侧壁且位于所述“l”型的水平端之上。本实施例中，所述位线结构150中，扩散阻挡层154的底部和侧壁均与所述侧墙间隔层140接触，且所述扩散阻挡层151与所述有源区120直接接触。如图4f所示，所述扩散阻挡层154的底部与第一间隔层141的“l”型的水平端接触，所述扩散阻挡层154的侧壁与第二间隔层142接触。
63.相应的，本实施例还提供一种存储器的制作方法，图4a～图4f为本实施例提供的存储器的制作方法中各步骤对应的剖面结构示意图，本实施例提供的存储器的制作方法也包括步骤s01至步骤s04，区别在于所述侧墙间隔层140和所述位线结构150的制作方法不同。
64.具体的，首先，请参阅图4a所示，执行步骤s01，提供衬底100，包括多个有源区120以及一隔离结构110包围所述多个有源区120。所述衬底100中形成有隔离结构(sti)110，并
由所述隔离结构界定出多个有源区 (aa)120。且所述有源区aa呈阵列分布。
65.接着，参阅图4a和图4b所示，执行步骤s02，在所述衬底100上形成介质层102并进行图案化，以形成多个位线沟槽130，所述位线沟槽130 至少部分深入所述衬底100。具体的，在所述衬底100上依次形成衬垫层 101和介质层102，所述介质层102的厚度用于界定后续形成位线结构150 的厚度，优选的，此步骤形成的所述介质层102的厚度大于后续形成的位线结构150的厚度。接着，在所述介质层102上形成图案化的光刻胶层，以所述图案化的光刻胶层刻蚀所述介质层102和衬垫层101及部分衬底100 形成多个位线沟槽130，所述位线沟槽130至少部分深入所述衬底100。
66.接着，参阅图4c和图4d所示，执行步骤s03，在所述位线沟槽130 的侧壁形成侧墙间隔层140。首先，沿所述位线沟槽130的侧壁和底部依次形成第一间隔层141和第二间隔层142；然后，刻蚀部分所述第一间隔层141和所述第二间隔层142的底部，以暴露部分所述有源区120。所述第一间隔层141例如为氮化硅层，所述第二间隔层142例如为氧化硅层。
67.接着，参阅图4e和图4f所示，执行步骤s04，在所述位线沟槽130 中形成位线结构150。首先，沿所述位线沟槽130的侧壁和底部形成“u”型的扩散阻挡层154，接着，填充所述位线沟槽130在所述扩散阻挡层154 上形成导电层155，回刻部分所述扩散阻挡层和所述导电层155，并在所述扩散阻挡层154和所述导电层155上形成遮蔽图案156。形成的位线结构 150中，所述扩散阻挡层154的底部和侧壁均与所述侧墙间隔层140接触，且所述扩散阻挡层151与所述有源区120直接接触。如图4f所示，所述扩散阻挡层154的底部与第一间隔层141的“l”型的水平端接触，所述扩散阻挡层154的侧壁与第二间隔层142接触。
68.所述扩散阻挡层154的材料可以包括氮化钛(tin)、铝掺杂的碳化钛 (tialc)或其组合物，所述导电层155的材料可以包括但不限于钨、钴、镍、铜、铝和多晶硅，所述遮蔽图案156的材料例如包括氮化硅(sin)或氮氧化硅(sion)中的至少一种。
69.需要说明的是，本实施例提供的存储器的制作方法在形成所述位线结构后150还包括：去除所述介质层102以使相邻的位线结构150界定出位于所述有源区上的存储接触窗；形成存储接触插塞在所述储节点接触窗中并将所述存储节点接触插塞和对应的所述有源区接触。
70.实施例三
71.本实施例提供一种存储器及其制作方法。图5h为存储器于形成位线结构后沿着图2所示a-a
′
方向上的剖面结构示意图。如图5h所示，所述存储器包括衬底100，包括多个有源区(aa)120以及一隔离结构(sti)110 包围所述多个有源区120；多个位线结构(bl)150，位于所述衬底100上；侧墙间隔层140，至少覆盖所述位线结构150的侧壁，并沿部分所述位线结构150的侧壁深入所述隔离结构110。
72.本实施例提供的存储器与实施例二的区别在于，所述侧墙间隔层140 的具体结构不同。本实施例中，所述侧墙间隔层140包括第一间隔层141、第二间隔层142及第三间隔层143，所述第一间隔层141和所述第二间隔层142均位于所述衬底100之上，其中，所述第一间隔层141呈“l”型，所述第二间隔层142位于所述“l”型的水平端之上，所述第三间隔层143 接触所述第二间隔层142的侧壁及所述第一间隔层141的“l”型的水平端，并沿部分所述位线结构150的侧壁深入所述隔离结构110。
73.相应的，本实施例还提供一种存储器的制作方法，图5a～图5h为本实施例提供的
存储器的制作方法中各步骤对应的剖面结构示意图，本实施例提供的存储器的制作方法也包括步骤s01至步骤s04，区别在于侧墙间隔层140的制作方法不同。
74.具体的，首先，请参阅图5a所示，执行步骤s01，提供衬底100，包括多个有源区120以及一隔离结构110包围所述多个有源区120。所述衬底 100中形成有隔离结构(sti)110，并由所述隔离结构界定出多个有源区 (aa)120。且所述有源区aa呈阵列分布。
75.接着，参阅图5a至图5g所示，执行步骤s02和步骤s03，在所述衬底100上形成介质层102并进行图案化，以形成多个位线沟槽130，所述位线沟槽130至少部分深入所述衬底100，在所述位线沟槽130的侧壁形成侧墙间隔层140。具体的，首先，在所述衬底100上依次形成衬垫层101 和介质层102，如图5a所示；接着，图案化所述介质层102，形成暴露所述衬底100的开口103，如图5b所示；接着，在所述开口103的侧壁和底部依次形成第一间隔层141和第二间隔层142，如图5c至图5e所示；接着，沿所述开口103向下刻蚀所述第二间隔层142、所述第一间隔层141 的底部及所述衬底100，至少暴露部分所述隔离结构110，形成所述位线沟槽130，如图5f所示；以及，沿所述位线沟槽130的侧壁形成第三间隔层 143，如图5g所示。所述第一间隔层141例如为氧化硅层，所述第二间隔层142例如为氮化硅层，所述第一间隔层141例如为氧化硅层。
76.接着，参阅图5h所示，执行步骤s04，在所述位线沟槽130中形成位线结构150。首先，沿所述位线沟槽130的侧壁和底部形成“u”型的扩散阻挡层154，接着，填充所述位线沟槽130在所述扩散阻挡层154上形成导电层155，回刻部分所述扩散阻挡层和所述导电层155，并在所述扩散阻挡层154和所述导电层155上形成遮蔽图案156。形成的位线结构150中，所述扩散阻挡层154的底部和侧壁均与所述侧墙间隔层140接触，且所述扩散阻挡层151与所述有源区120直接接触。
77.需要说明的是，本实施例提供的存储器的制作方法在形成所述位线结构后150还包括：去除所述介质层102以使相邻的位线结构150界定出位于所述有源区上的存储接触窗；形成存储接触插塞在所述储节点接触窗中并将所述存储节点接触插塞和对应的所述有源区接触。
78.另外，在本实用新型其他一些实施例中，衬底上的所述衬垫层也可以省略，如图5i所示，采用侧墙间隔层140(第一间隔层141和第二间隔层 142)实现位线结构150与所述衬底100的隔离。本实用新型通过侧墙间隔层140隔绝位线结构和衬底，省略了现有技术中衬底上的衬垫层，工艺步骤减少，成本降低。
79.实施例四
80.本实施例提供一种存储器及其制作方法。图6f为存储器于形成位线结构后沿着图2所示a-a
′
方向上的剖面结构示意图。如图6f所示，所述存储器包括衬底100，包括多个有源区(aa)120以及一隔离结构(sti)110 包围所述多个有源区120；多个位线结构(bl)150，位于所述衬底100上；侧墙间隔层140，至少覆盖所述位线结构150的侧壁，并沿部分所述位线结构150的侧壁深入所述隔离结构110。
81.本实施例提供的存储器与实施例二的区别在于，所述侧墙间隔层140 的具体结构不同。本实施例中，所述侧墙间隔层140包括第一间隔层141 和第二间隔层142，所述第二间隔层142覆盖位线结构150的侧壁，且沿部分所述位线结构150的侧壁深入所述隔离结构110，所述第一间隔层141 覆盖位于在所述衬底100上的所述第二间隔层142的侧壁。
82.图6a～图6g为本实施例提供的存储器的制作方法的各步骤对应的剖面结构示意图，本实施例提供的存储器的制作方法也包括步骤s01至步骤 s04，区别在于侧墙间隔层140的制作方法不同。
83.具体的，首先，请参阅图6a所示，执行步骤s01，提供衬底100，包括多个有源区120以及一隔离结构110包围所述多个有源区120。所述衬底 100中形成有隔离结构(sti)110，并由所述隔离结构界定出多个有源区 (aa)120。且所述有源区aa呈阵列分布。
84.接着，参阅图6a至图6e所示，执行步骤s02和步骤s03，在所述衬底100上形成介质层102并进行图案化，以形成多个位线沟槽130，所述位线沟槽130至少部分深入所述衬底100，在所述位线沟槽130的侧壁形成侧墙间隔层140。具体的，首先，在所述衬底100上依次形成衬垫层101 和介质层102，如图6a所示；接着，图案化所述介质层102，形成暴露所述衬底100的开口103，如图6b所示；接着，在所述开口103的侧壁和底部依次形成第一间隔层141，如图6c所示；接着，沿所述开口103向下刻蚀所述第一间隔层141的底部和所述衬底100，至少暴露部分所述隔离结构110，形成所述位线沟槽130，如图6d所示；以及，在所述位线沟槽130 的侧壁形成第二间隔层142，如图6e所示。所述第一间隔层141例如为氮化硅层，所述第一间隔层141例如为氧化硅层。
85.接着，参阅图6f所示，执行步骤s04，在所述位线沟槽130中形成位线结构150。首先，沿所述位线沟槽130的侧壁和底部形成“u”型的扩散阻挡层154，接着，填充所述位线沟槽130在所述扩散阻挡层154上形成导电层155，回刻部分所述扩散阻挡层和所述导电层155，并在所述扩散阻挡层154和所述导电层155上形成遮蔽图案156。形成的位线结构150中，所述扩散阻挡层154的底部和侧壁均与所述第一间隔层141接触，且所述扩散阻挡层154与所述有源区120直接接触。
86.另外，在本实用新型其他一些实施例中，衬底上的所述衬垫层也可以省略，如图6g所示，采用侧墙间隔层140(第一间隔层141)实现位线结构150与所述衬底100的隔离。
87.实施例五
88.本实施例提供一种存储器及其制作方法。图7e为存储器于形成位线结构后沿着图2所示a-a
′
方向上的剖面结构示意图。如图7e所示，所述存储器包括衬底100，包括多个有源区(aa)120以及一隔离结构(sti)110 包围所述多个有源区120；多个位线结构(bl)150，位于所述衬底100上；侧墙间隔层140，至少覆盖所述位线结构150的侧壁，并沿部分所述位线结构150的侧壁深入所述隔离结构110。
89.本实施例提供的存储器与实施例一的区别在于，所述侧墙间隔层140 和位线结构150的具体结构不同。本实施例中，所述位线结构150包括“u”型设置的扩散阻挡层154、填充在所述扩散阻挡层154内的导电层155，及位于所述扩散阻挡层154和所述导电层155之上的遮蔽图案156，且至少部分所述侧墙间隔层140呈“u”型设置，以从底部隔离所述位线结构 150。如图7e所示，所述侧墙间隔层140均沿所述位线结构150的侧壁深入所述隔离结构110，对于位于相邻隔离结构110之间的位线结构150，所述侧墙间隔层140覆盖位线结构150的侧壁，对于位于所述隔离结构110 上的位线结构150，所述侧墙间隔层140呈“u”型覆盖位线结构150的侧壁及底部，以从底部隔绝所述位线结构150和隔离结构110。
90.图7a～图7f为本实施例提供的存储器的制作方法中各步骤对应的剖面结构示意图，本实施例提供的存储器的制作方法也包括步骤s01至步骤 s04，与实施例一的区别在于
侧墙间隔层140和位线结构150的制作方法不同。
91.具体的，首先，请参阅图7a所示，执行步骤s01，提供衬底100，包括多个有源区120以及一隔离结构110包围所述多个有源区120。所述衬底 100中形成有隔离结构(sti)110，并由所述隔离结构界定出多个有源区 (aa)120。且所述有源区aa呈阵列分布。
92.接着，参阅图7a至图7d所示，执行步骤s02和步骤s03，在所述衬底100上形成介质层102并进行图案化，以形成多个位线沟槽130，所述位线沟槽130至少部分深入所述衬底100，在所述位线沟槽130的侧壁形成侧墙间隔层140。具体的，首先，在所述衬底100上依次形成衬垫层101 和介质层102，如图7a所示；接着，图案化所述介质层102，形成暴露所述有源区120和隔离结构110的位线沟槽130，如图7b所示；接着，在所述位线沟槽130的侧壁和底部依次形成侧墙间隔层140，如图7c所示；接着，对于形成在相邻隔离结构110之间隔离沟槽130，刻蚀所侧墙间隔层 140的底部，至暴露部分所述隔离结构110，如图7d所示。
93.接着，参阅图7e所示，执行步骤s04，在所述位线沟槽130中形成位线结构150。首先，沿所述位线沟槽130的侧壁和底部形成“u”型的扩散阻挡层154，接着，填充所述位线沟槽130在所述扩散阻挡层154上形成导电层155，回刻部分所述扩散阻挡层和所述导电层155，并在所述扩散阻挡层154和所述导电层155上形成遮蔽图案156。形成在相邻隔离结构110 之间的位线结构150中的扩散阻挡层154的底部和侧壁均与所述侧墙间隔层140接触，并与所述有源区120直接接触；形成在隔离结构110之上的位线结构150中的扩散阻挡层154的底部通过所述侧墙间隔层140与隔离结构110隔离。
94.另外，在本实用新型其他一些实施例中，衬底上的所述衬垫层也可以省略，如图7f所示，采用侧墙间隔层140实现位线结构150与所述衬底 100的隔离。
95.实施例六
96.本实施例提供一种存储器及其制作方法。图8f为存储器于形成位线结构后沿着图2所示a-a
′
方向上的剖面结构示意图。如图8f所示，所述存储器包括衬底100，包括多个有源区(aa)120以及一隔离结构(sti)110 包围所述多个有源区120；多个位线结构(bl)150，位于所述衬底100上；侧墙间隔层140，至少覆盖所述位线结构150的侧壁，并沿部分所述位线结构150的侧壁深入所述隔离结构110。
97.本实施例提供的存储器与实施例五的区别在于，所述侧墙间隔层140 的具体结构不同。本实施例中，如图8f所示，所述侧墙间隔层140包括第一间隔层141和第二间隔层142，其中，所述第二间隔层142位于位线结构150的侧壁，且沿所述位线结构150的侧壁深入所述隔离结构110，所述第一间隔层141位于在所述衬底100上，覆盖所述第二间隔层142的部分侧壁。
98.图8a～图8g为本实施例提供的存储器的制作方法的各步骤对应的剖面结构示意图，本实施例提供的存储器的制作方法也包括步骤s01至步骤 s04，与实施例五的区别在于侧墙间隔层140的制作方法不同。
99.具体的，首先，请参阅图8a所示，执行步骤s01，提供衬底100，包括多个有源区120以及一隔离结构110包围所述多个有源区120。所述衬底 100中形成有隔离结构(sti)110，并由所述隔离结构界定出多个有源区 (aa)120。且所述有源区aa呈阵列分布。
100.接着，参阅图8a至图8e所示，执行步骤s02和步骤s03，在所述衬底100上形成介质层102并进行图案化，以形成多个位线沟槽130，所述位线沟槽130至少部分深入所述衬底
100，在所述位线沟槽130的侧壁形成侧墙间隔层140。具体的，首先，在所述衬底100上依次形成衬垫层101 和介质层102，如图8a所示；接着，图案化所述介质层102，形成暴露所述衬底100的开口103，如图8b所示；接着，在所述开口103的侧壁和底部依次形成第一间隔层141，如图8c所示；接着，沿所述开口103向下刻蚀所述第一间隔层141的底部和所述衬底100，以至少暴露部分所述隔离结构110，形成所述位线沟槽130，如图8d所示；接着，在所述位线沟槽 130的侧壁和底部形成第二间隔层142，以及，对于形成在相邻隔离结构110 之间隔离沟槽130，刻蚀所述第二间隔层142的底部，至暴露部分所述隔离结构110，如图8e所示。
101.接着，参阅图8f所示，执行步骤s04，在所述位线沟槽130中形成位线结构150。首先，沿所述位线沟槽130的侧壁和底部形成“u”型的扩散阻挡层154，接着，填充所述位线沟槽130在所述扩散阻挡层154上形成导电层155，回刻部分所述扩散阻挡层和所述导电层155，并在所述扩散阻挡层154和所述导电层155上形成遮蔽图案156。形成在相邻隔离结构110 之间的位线结构150中的扩散阻挡层154的底部和侧壁均与所述第二间隔层142接触，并与所述有源区120直接接触；形成在隔离结构110之上的位线结构150中的扩散阻挡层154的底部通过所述第二间隔层142与隔离结构110隔离。
102.另外，在本实用新型其他一些实施例中，衬底上的所述衬垫层也可以省略，如图8g所示，采用侧墙间隔层140(第二间隔层142)实现位线结构150与所述衬底100的隔离。
103.实施例七
104.本实施例提供一种存储器及其制作方法。图9f为存储器于形成位线结构后沿着图2所示a-a
′
方向上的剖面结构示意图。如图9f所示，所述存储器包括衬底100，包括多个有源区(aa)120以及一隔离结构(sti)110 包围所述多个有源区120；多个位线结构(bl)150，位于所述衬底100上；侧墙间隔层140，至少覆盖所述位线结构150的侧壁，并沿部分所述位线结构150的侧壁深入所述隔离结构110。
105.本实施例提供的存储器与实施例六的区别在于，所述侧墙间隔层140 的具体结构不同。本实施例中，如图9f所示，所述侧墙间隔层140包括第一间隔层141和第二间隔层142，其中，所述第二间隔层142位于位线结构150的侧壁，且沿所述位线结构150的侧壁深入所述隔离结构110，所述第一间隔层141位于在所述衬底100上，覆盖所述第二间隔层142的部分侧壁。对于形成在相邻隔离结构110之间的位线结构150，所述第一间隔层 141覆盖所述第二间隔层142的部分侧壁；对于形成在隔离结构110之上的位线结构150，所述第一间隔层141呈“u”型覆盖所述第二间隔层142的侧壁和底部及所述位线结构150的底部，通过所述第一间隔层141与隔离结构110隔离。
106.图9a～图9g为本实施例提供的存储器的制作方法的各步骤对应的剖面结构示意图，本实施例提供的存储器的制作方法也包括步骤s01至步骤 s04，与实施例六的区别在于侧墙间隔层140的制作方法不同。
107.具体的，首先，请参阅图9a所示，执行步骤s01，提供衬底100，包括多个有源区120以及一隔离结构110包围所述多个有源区120。所述衬底 100中形成有隔离结构(sti)110，并由所述隔离结构界定出多个有源区 (aa)120。且所述有源区aa呈阵列分布。
108.接着，参阅图9a至图9e所示，执行步骤s02和步骤s03，在所述衬底100上形成介质层102并进行图案化，以形成多个位线沟槽130，所述位线沟槽130至少部分深入所述衬底100，在所述位线沟槽130的侧壁形成侧墙间隔层140。具体的，首先，在所述衬底100上依次
形成衬垫层101 和介质层102，如图9a所示；接着，图案化所述介质层102和所述衬垫层 101，形成暴露所述衬底100的开口103，如图9b所示；接着，在所述开口103的侧壁和底部形成第一间隔层141，如图9c所示；接着，沿所述开口103向下刻蚀所述第一间隔层141的底部和衬底100，以至少暴露部分所述隔离结构110，形成所述位线沟槽130，具体的，对于形成在相邻隔离结构110之间的开口103，刻蚀所述第一间隔层141的底部和衬底100，而对于形成在邻隔离结构110之上的开口103，保留所述第一间隔层141的底部，以隔离后续形成的位线结构与隔离结构110，如图9d所示。接着，在所述位线沟槽130的侧壁和底部形成第二间隔层142，以及，刻蚀去除所述第二间隔层142的底部，如图9e所示。对于形成在相邻隔离结构110之间的位线沟槽130，刻蚀所述第二间隔层142的底部和衬底100，暴露部分所述隔离结构110，而对于形成在邻隔离结构110之上的位线沟槽130，暴露所述第一间隔层141的底部。可选的，对于形成在邻隔离结构110之上的位线沟槽130，也可以不对所述第二间隔层142的底部进行刻蚀，所述第一间隔层141和第二间隔层142共同呈“u”，隔离后续形成的位线结构与隔离结构110。
109.接着，参阅图9f所示，执行步骤s04，在所述位线沟槽130中形成位线结构150。首先，沿所述位线沟槽130的侧壁和底部形成“u”型的扩散阻挡层154，接着，填充所述位线沟槽130在所述扩散阻挡层154上形成导电层155，回刻部分所述扩散阻挡层和所述导电层155，并在所述扩散阻挡层154和所述导电层155上形成遮蔽图案156。形成在相邻隔离结构110 之间的位线结构150中的扩散阻挡层154的底部和侧壁均与所述第二间隔层142接触，并与所述有源区120直接接触；形成在隔离结构110之上的位线结构150中的扩散阻挡层154的底部通过所述第一间隔层141与隔离结构110隔离。
110.另外，在本实用新型其他一些实施例中，衬底上的所述衬垫层也可以省略，如图9g所示，采用侧墙间隔层140(第一间隔层141)实现位线结构150与所述衬底100的隔离。
111.需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
112.还需要说明的是，虽然本实用新型已以较佳实施例披露如上，然而上述实施例并非用以限定本实用新型。对于任何熟悉本领域的技术人员而言，在不脱离本实用新型技术方案范围情况下，都可利用上述揭示的技术内容对本实用新型技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本实用新型技术方案保护的范围。
113.还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
114.此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本实用新型的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该
以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本实用新型实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
115.上述仅为本实用新型的优选实施例而已，并不对本实用新型起到任何限制作用。任何所属技术领域的技术人员，在不脱离本实用新型的技术方案的范围内，对本实用新型揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本实用新型的技术方案的内容，仍属于本实用新型的保护范围之内。