一种测试差分存储结构芯片余量的方法与流程

1.本发明涉及芯片测试技术领域，具体为一种测试差分存储结构芯片余量的方法。


背景技术：

2.在eeprom和flash(非挥发性存储器)中使用的差分结构的存储单元，一般是由2个存储单元(cell)组成1bit数据。在测试中经常需要有数据来表征存储单元的余量(margin)，即这个存储器中所有的有电流的单元erase cell，电流最小是多少(这就是erase cell最差的情况，后面简称为e margin)，所有的没有电流的单元program cell(所谓的没有电流只是相对erase cell而言，实际还是会有微小的电流)，电流最大是多少(这就是programcell最差的情况，后面简称为p margin)。需要测量出一个芯片内所有bit中两种cell的最差情况，根据这个数据来对设计或工艺进行相应的调整。现有的常规测试方法是：从芯片外部引入一个电流(用于比较用的基准电流)，先将右边的cell屏蔽，将左边的cell和外部电流进行比较。如果左边的cell是erase cell，那么将外部电流从小到大增加，直到电流大于erase cell的电流，read出的数据fail。read erase cell数据由pass变为fail的临界状态时的外部电流记为erase cell的余量(margin)。即这个电流就是芯片中所有erase cell中最小的电流值。如果左边的cell是programcell，那么将外部电流从从大到小减小，直到电流小于program cell的电流，read出的数据fail。read programcell数据由pass变为fail的临界状态时的外部电流记为program cell的余量(margin)。即这个电流就是芯片中所有program cell中最大的电流值。然后再用同样的方法测试右边的cell margin。这样就能测出芯片中所有cell的margin值。
3.现有技术的缺点在于，此方法是将一颗芯片内所有cell的e margin和pmargin的值量出来。它表征了一个芯片内所有cell中最差的两种情况，e margin减去p margin的值也就是这颗芯片的margin值，如果e margin小于p margin那么这颗芯片就记为fail(无法正常工作)，因为按照此测试方法就代表本应有电流的cell电流过小，本应没有电流的cell过大，两者已经无法正确区分。但是这个方法并不能准确的表征差分结构的margin大小。
4.差分的结构是由两个分别为program cell和erase cell比较而得，也就是说只要知道这两个cell能通过电流大小正确区分开即可，这两个cell的电流差值是多少即可。需要统计的是单个bit里对应的两个cell的电流差值，扩展到整个芯片就是所有bit的电流差值最小是多少，这个值即为整个芯片的margin。如果单个bit里的两个cell，erase cell的电流小于programcell，那么这个bit就无法正确读出记为fail，这颗芯片才能记为fail。
5.按照现有的测试方法，在极端情况下测量所有的e cell得出的e margin如果小于测量所有的p cell的得出的p margin，那么这颗芯片就记为fail，被认为无法正常工作。但实际情况有可能是，单独bit内两个cell的电流差值是大于0的，是可以正确读出的，只是由于某个bit内e cell和p cell的电流整体变小，才导致测试所有bit得出的e margin小于p margin，但这并不影响这个bit的正确读出。这颗芯片也不应该被记为fail。


技术实现要素：

6.本发明的目的在于提供一种测试差分存储结构芯片余量的方法，以解决上述背景技术中提出的问题。
7.为实现上述目的，本发明提供如下技术方案：一种测试差分存储结构芯片余量的方法，包括以下步骤：
8.s1、当差分存储结构芯片中左边cell为erase cell，右边cell为programcell时，在右边的电流支路增加一个外加的第一电流支路，右边的电流就变成program cell 第一外部电流，简写为ip iex，ip iex大于erase cell时，read出的数据fail，此时iex就是ie和ip的电流差，第一外部电流就是所需的erase cell和program cell电流的差值，也就是差分结构存储cell的余量；
9.s2、当差分存储结构芯片中左边cell为program cell，右边cell为erase cell时，在左边的电流支路增加一个外加的第二电流支路，左边的电流就变成program cell 第二外部电流，简写为ip iex，ip iex大于erase cell时，read出的数据fail，此时iex就是ie和ip的电流差，第二外部电流就是所需的erase cell和program cell电流的差值，也就是差分结构存储cell的余量。
10.优选的，所述差分存储结构芯片中1bit数据是由2个cell差分组成，所述cell为存储单元，当这两个cell中左边位置是program cell，右边位置是erase cell时，这个bit代表数据1；反之，当这两个cell中左边位置是erase cell，右边位置是program cell时，这个bit代表数据0。
11.优选的，所述差分存储结构芯片中有电流的单元erase cell，代表数据0；没有电流的单元program cell，代表数据1。
12.优选的，所述的差分存储结构芯片中erase cell和program cell电流差值的最小值，也就是在整个芯片中的所有差分存储单元(bit)差值最小的一个，即为所述差分存储结构芯片的真正余量。
13.优选的，所述read出的数据fail的过程中，当ip iex小于ie时，read pass。
14.优选的，所述电流支路通过导线与差分存储结构芯片电性连接。
15.与现有技术相比，本发明的有益效果是：针对传统测量cell margin方法的基础上，通过引入额外支路电流来对差分存储结构芯片测试中数据cell marign进行测量，通过将erase cell和与program cell加上额外支路的电流，即ie与ip iex，进行比较来读出数据0和1，因此就能得出这两个cell电流的差值，即iex的值，这个差值就是差分存储器的真正余量，更加准确的表征了整个芯片的margin值。
附图说明
16.图1为本发明的存储结构芯片的差分结构图。
具体实施方式
17.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他
实施例，都属于本发明保护的范围。
18.请参阅图1，本发明提供一种技术方案：一种测试差分存储结构芯片余量的方法，包括以下步骤：
19.s1、当差分存储结构芯片中左边cell为erase cell，右边cell为programcell时，在右边的电流支路增加一个外加的第一电流支路，右边的电流就变成program cell 第一外部电流，简写为ip iex，ip iex大于erase cell时，read出的数据fail，此时iex就是ie和ip的电流差，第一外部电流就是所需的erase cell和program cell电流的差值，也就是差分结构存储cell的余量；
20.s2、当差分存储结构芯片中左边cell为program cell，右边cell为erase cell时，在左边的电流支路增加一个外加的第二电流支路，左边的电流就变成program cell 第二外部电流，简写为ip iex，ip iex大于erase cell时，read出的数据fail，此时iex就是ie和ip的电流差，第二外部电流就是所需的erase cell和program cell电流的差值，也就是差分结构存储cell的余量。
21.其中，关键点在于对于这种差分结构，不是采用常规的单独将programcell和erase cell余量测试出来的方法，而是采用测电流差值的方法表征program cell和erase cell的余量，因为差分结构最终还是由program cell和erase cell相互比较来区分数据0和1。
22.进一步的，所述差分存储结构芯片中1bit数据是由2个cell差分组成，所述cell为存储单元，当这两个cell中左边位置是program cell，右边位置是erase cell时，这个bit代表数据1；反之，当这两个cell中左边位置是erase cell，右边位置是program cell时，这个bit代表数据0。
23.进一步的，所述差分存储结构芯片中有电流的单元erase cell，代表数据0；没有电流的单元program cell，代表数据1。
24.进一步的，所述的差分存储结构芯片中erase cell和program cell电流的差值即为所述差分存储结构芯片的真正余量。
25.进一步的，所述read出的数据fail的过程中，当ip iex小于ie时，read pass。
26.进一步的，所述电流支路通过导线与差分存储结构芯片电性连接。
27.本发明的实现方法上通过在program cell支路上额外增加电流的方法来实现测试出电流差值，能够更准确的表征差分结构的cell margin，较常规针对差分结构的测试方法来说更加真实与直接。
28.尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。