半导体装置及半导体存储装置的制作方法

半导体装置及半导体存储装置
1.相关申请案的引用
2.本技术案基于2020年09月16日提出申请的以往日本专利申请案第2020-155889号的优先权利益，且追求该利益，其全部内容通过引用而包含于此。
技术领域
3.本发明的实施方式涉及一种半导体装置及半导体存储装置。


背景技术：

4.在氧化物半导体层中形成有通道的氧化物半导体晶体管有着截止动作时的通道漏电流极小这一优异特性。因此，业界正在研究例如将氧化物半导体晶体管应用于动态随机存取存储器(dram，dynamic random access memory)的存储单元的开关晶体管。
5.例如，在将氧化物半导体晶体管应用于存储单元的开关晶体管时，氧化物半导体晶体管会经历形成于上层的配线在形成时所伴随的热处理。因此，期待实现一种氧化物半导体晶体管，其即使经过热处理，特性变动也较少，具备稳定特性。


技术实现要素：

6.本发明要解决的问题在于，提供一种具备稳定特性的半导体装置。
7.实施方式的半导体装置具备：衬底；第1电极；第2电极，其与所述衬底之间设置着所述第1电极；氧化物半导体层，设置在所述第1电极与所述第2电极之间，与所述第1电极相接，含有选自由铟(in)、镓(ga)、硅(si)、铝(al)及锡(sn)所组成的群中的至少一种第1元素和锌(zn)，化学组成和所述第1电极及所述第2电极不同；导电层，设置在所述氧化物半导体层与所述第2电极之间，与所述第2电极相接，含有选自由铟(in)、镓(ga)、硅(si)、铝(al)、锡(sn)、锌(zn)及钛(ti)所组成的群中的至少一种第2元素和氧(o)，化学组成和所述第1电极、所述第2电极及所述氧化物半导体层不同；栅极电极；以及栅极绝缘层，设置在所述氧化物半导体层与所述栅极电极之间。
8.根据所述构成，能够提供一种具备稳定特性的半导体装置。
附图说明
9.图1是第1实施方式的半导体装置的示意剖视图。
10.图2是第1实施方式的半导体装置的示意剖视图。
11.图3是比较例的半导体装置的示意剖视图。
12.图4(a)、(b)是第1实施方式的半导体装置的作用及效果的说明图。
13.图5是第1实施方式的半导体装置的第1变化例的示意剖视图。
14.图6是第1实施方式的半导体装置的第2变化例的示意剖视图。
15.图7是第1实施方式的半导体装置的第3变化例的示意剖视图。
16.图8是第2实施方式的半导体装置的示意剖视图。
17.图9是第3实施方式的半导体装置的示意剖视图。
18.图10是第3实施方式的半导体装置的示意剖视图。
19.图11是第3实施方式的半导体装置的变化例的示意剖视图。
20.图12是第4实施方式的半导体存储装置的等效电路图。
21.图13是第4实施方式的半导体存储装置的示意剖视图。
具体实施方式
22.以下，参照附图，对本发明的实施方式进行说明。另外，在以下说明中，对相同或类似部件等标注相同符号，关于已说明过一次的部件等，有时会适当省略其说明。
23.此外，在本说明书中，方便起见有时会使用“上”或“下”这些用语。“上”或“下”只是表示图式内的相对位置关系的用语，并不是规定相对于重力的位置关系的用语。
24.本说明书中的半导体装置及半导体存储装置的构成部件的化学组成的定性分析及定量分析例如能够利用二次离子质谱法(secondary ion mass spectrometry：sims)、能量色散x射线光谱法(energy dispersive x-ray spectroscopy：edx)、卢瑟福背散射分析法(rutherford back-scattering spectroscopy：rbs)来进行。此外，半导体装置及半导体存储装置的构成部件的厚度、部件间的距离、结晶粒径等的测定例如能够使用穿透式电子显微镜(transmission electron microscope：tem)。此外，半导体装置及半导体存储装置的构成部件的载流子浓度的测定例如能够利用扫描扩散电阻显微镜(scanning spreading resistance microscopy：ssrm)来进行。
25.(第1实施方式)第1实施方式的半导体装置具备：衬底；第1电极；第2电极，其与衬底之间设置着第1电极；氧化物半导体层，设置在第1电极与第2电极之间，与第1电极相接，含有选自由铟(in)、镓(ga)、硅(si)、铝(al)及锡(sn)所组成的群中的至少一种第1元素和锌(zn)，化学组成和第1电极及第2电极不同；导电层，设置在氧化物半导体层与第2电极之间，与第2电极相接，含有选自由铟(in)、镓(ga)、硅(si)、铝(al)、锡(sn)、锌(zn)及钛(ti)所组成的群中的至少一种第2元素和氧(o)，化学组成和第1电极、第2电极及所述氧化物半导体层不同；栅极电极；以及栅极绝缘层，设置在氧化物半导体层与栅极电极之间。
26.图1、图2是第1实施方式的半导体装置的示意剖视图。图2是图1的aa'剖视图。在图1中，将上下方向称作第1方向。在图1中，将左右方向称作第2方向。第2方向与第1方向垂直。
27.第1实施方式的半导体装置是晶体管100。晶体管100是在氧化物半导体中形成有通道的氧化物半导体晶体管。晶体管100是所谓环绕栅极晶体管(sgt，surrounding gate transistor)，栅极电极包围形成有通道的氧化物半导体层而设置。晶体管100是所谓垂直型晶体管。
28.晶体管100具备硅衬底10、下部电极12、上部电极14、通道层16、接触层18、栅极电极20、栅极绝缘层22、层间绝缘层24。栅极绝缘层22包含第1区域22a和第2区域22b。
29.硅衬底10是衬底的一例。下部电极12是第1电极的一例。上部电极14是第2电极的一例。通道层16是氧化物半导体层的一例。接触层18是导电层的一例。
30.硅衬底10例如是单晶硅。硅衬底10是衬底的一例。衬底不限于硅衬底。衬底例如也可以是硅衬底以外的半导体衬底。衬底例如也可以是绝缘衬底。
31.下部电极12设置在硅衬底10之上。在硅衬底10与下部电极12之间设置着层间绝缘
层24。下部电极12是第1电极的一例。
32.下部电极12作为晶体管100的源极电极或漏极电极发挥功能。
33.下部电极12是导电体。下部电极12例如含有氧化物半导体或金属。下部电极12例如是含有铟(in)及锡(sn)的氧化物半导体。下部电极12例如是含有钨(w)、钼(mo)、铜(cu)、铝(al)、钛(ti)或钽(ta)的金属。
34.下部电极12例如也可以具有多个导电体的积层构造。
35.上部电极14设置在硅衬底10之上。上部电极14设置在下部电极12之上。在硅衬底10与上部电极14之间设置着下部电极12。上部电极14是第2电极的一例。从上部电极14朝向下部电极12的方向是第1方向。
36.上部电极14作为晶体管100的源极电极或漏极电极发挥功能。
37.上部电极14是导电体。上部电极14例如含有氧化物半导体或金属。上部电极14例如是含有铟(in)及锡(sn)的氧化物半导体。上部电极14例如是含有钨(w)、钼(mo)、铜(cu)、铝(al)、钛(ti)或钽(ta)的金属。
38.上部电极14例如也可以具有多个导电体的积层构造。
39.通道层16设置在硅衬底10之上。通道层16设置在下部电极12与上部电极14之间。通道层16与下部电极12相接。通道层16是氧化物半导体层的一例。
40.在通道层16形成有通道，所述通道在晶体管100的导通动作时成为电流路径。
41.通道层16是氧化物半导体。通道层16例如是非晶质。
42.通道层16含有选自由铟(in)、镓(ga)、硅(si)、铝(al)及锡(sn)所组成的群中的至少一种第1元素和锌(zn)。
43.通道层16例如含有铟(in)、镓(ga)及锌(zn)。通道层16的锌(zn)的原子浓度例如为5原子％以上20原子％以下。
44.通道层16具有和下部电极12的化学组成及上部电极14的化学组成不同的化学组成。
45.通道层16的至少一部分是n型半导体。通道层16含有氧缺陷。通道层16中的氧缺陷作为施主发挥功能。
46.通道层16的第1方向的长度例如为80nm以上200nm以下。通道层16的第2方向的宽度例如为20nm以上100nm以下。
47.接触层18设置在通道层16与上部电极14之间。接触层18与上部电极14相接。接触层18例如与通道层16相接。接触层18是导电层的一例。
48.接触层18具有降低通道层16与上部电极14之间的电阻的功能。
49.接触层18例如是氧化物半导体。
50.接触层18含有选自由铟(in)、镓(ga)、硅(si)、铝(al)、锡(sn)、锌(zn)及钛(ti)所组成的群中的至少一种第2元素和氧(o)。
51.接触层18含有氧化物。接触层18是例如含有铟(in)、锡(sn)及锌(zn)的氧化物。
52.接触层18具有和下部电极12的化学组成、上部电极14的化学组成及通道层16的化学组成不同的化学组成。
53.接触层18例如是n型半导体。接触层18含有氧缺陷。接触层18中的氧缺陷作为施主发挥功能。
54.接触层18的第1方向的厚度例如为5nm以上20m以下。
55.接触层18的氧缺陷的密度例如高于通道层16的氧缺陷的密度。接触层18的载流子浓度例如高于通道层16的载流子浓度。接触层18的电阻率例如低于通道层16的电阻率。
56.接触层18所含的锡(sn)的原子浓度例如高于通道层16所含的锡(sn)的原子浓度。接触层18所含的铟(in)的原子浓度例如高于通道层16所含的铟(in)的原子浓度。
57.栅极电极20包围通道层16而设置。栅极电极20设置在通道层16的周围。
58.栅极电极20例如是金属、金属化合物或半导体。栅极电极20例如含有钨(w)。
59.栅极电极20的栅极长度例如为20nm以上100nm以下。栅极电极20的栅极长度是栅极电极20的第1方向的长度。
60.栅极绝缘层22设置在通道层16与栅极电极20之间。栅极绝缘层22包围通道层16而设置。
61.栅极绝缘层22例如与下部电极12相接。栅极绝缘层22例如与接触层18相接。
62.栅极绝缘层22包含第1区域22a和第2区域22b。在第1区域22a与第2区域22b之间设置着通道层16。
63.栅极绝缘层22例如是氧化物或氮氧化物。栅极绝缘层22例如含有氧化硅或氧化铝。栅极绝缘层22的厚度例如为2nm以上10nm以下。
64.另外，也能够在通道层16与栅极绝缘层22之间设置和栅极绝缘层22不同材料的未图示的氧化物层。
65.层间绝缘层24设置在硅衬底10与下部电极12之间。层间绝缘层24设置在下部电极12、上部电极14及栅极电极20的周围。
66.层间绝缘层24例如是氧化物、氮化物或氮氧化物。层间绝缘层24例如含有氧化硅、氮化硅或氮氧化硅。
67.在制造晶体管100时，在硅衬底10之上形成了下部电极12之后，依序形成通道层16、接触层18及上部电极14。
68.以下，对第1实施方式的半导体装置的作用及效果进行说明。
69.在氧化物半导体层中形成有通道的氧化物半导体晶体管具备截止动作时的通道漏电流极小这一优异特性。因此，业界正在研究例如将氧化物半导体晶体管应用于dram的存储单元的开关晶体管。
70.例如，在将氧化物半导体晶体管应用于存储单元的开关晶体管时，氧化物半导体晶体管会经历形成于上层的配线在形成时所伴随的热处理。因此，期待实现一种氧化物半导体晶体管，其即使经过热处理，特性变动也较少，具备稳定特性。
71.图3是比较例的半导体装置的示意剖视图。图3是与第1实施方式的半导体装置的图1对应的图。
72.比较例的半导体装置是晶体管900。晶体管900是在氧化物半导体中形成有通道的氧化物半导体晶体管。晶体管900与第1实施方式的晶体管100的不同点在于，不具备接触层18。
73.比较例的晶体管900的特性会因形成晶体管构造后所施加的热处理而发生变动。尤其是，在含氧氛围中进行热处理的情况下，导通电流的非对称性成为问题。所谓导通电流的非对称性，意指在使电流从上部电极14朝向下部电极12流动时及使电流从下部电极12朝
向上部电极14流动时，导通电流的大小会产生差异。
74.尤其是，从下部电极12朝向上部电极14的方向上的导通电流与从上部电极14朝向下部电极12的方向上的导通电流相比变小。
75.图4是第1实施方式的半导体装置的作用及效果的说明图。图4(a)是比较例的晶体管900的上部电极14和通道层16的界面附近的能带图。图4(b)是第1实施方式的晶体管100的上部电极14和接触层18的界面附近的能带图。图4是形成晶体管构造后在含氧氛围中进行热处理之后的能带图。
76.如图4(a)所示，在上部电极14和通道层16的界面形成有肖特基势垒。换句话说，在上部电极14与通道层16之间形成有肖特基二极管。
77.晶体管900在含氧氛围中进行热处理时，氧从氛围中扩散到通道层16，由此，上部电极14附近的通道层16的氧缺陷的密度下降。因此，上部电极14附近的通道层16的载流子浓度下降。上部电极14附近的通道层16的载流子浓度下降，由此，肖特基势垒的宽度变宽。
78.另一方面，扩散到下部电极12附近的通道层16的氧的量少于扩散到上部电极14附近的通道层16的氧的量。因此，下部电极12附近的通道层16的载流子浓度下降得较少。因此，通道层16与下部电极12之间的肖特基势垒的宽度的变化较小。
79.因此，从通道层16朝向上部电极14的方向上的导通电流与从上部电极14朝向通道层16的方向上的导通电流相比变小。
80.第1实施方式的晶体管100在上部电极14与通道层16之间设置有接触层18。如图4(b)所示，在第1实施方式的晶体管100的情况下，在上部电极14和接触层18的界面也形成有肖特基势垒。换句话说，在上部电极14与接触层18之间形成有肖特基二极管。
81.接触层18的载流子浓度高于通道层16的载流子浓度。因此，即使在含氧氛围中进行热处理，且氧扩散到接触层18，接触层18的载流子浓度也不会发生较大变化。由于接触层18的载流子浓度较高，所以上部电极14和接触层18的界面的肖特基势垒宽度与比较例的晶体管900相比较窄。因此，电子容易从上部电极14朝向接触层18隧穿过肖特基势垒。换句话说，与比较例的晶体管900相比，从通道层16朝向上部电极14的方向上的电流容易流动。
82.结果，即使在含氧氛围中进行热处理的情况下，在使电流从上部电极14朝向下部电极12流动时及使电流从下部电极12朝向上部电极14流动时，导通电流的大小也不易产生差异。因此，会抑制由施加热处理导致的导通电流的非对称性的表现。通过抑制导通电流的非对称性的表现，晶体管的特性变动也会减少。因此，根据晶体管100，能实现一种氧化物半导体晶体管，其抑制了热处理后的导通电流的非对称性，具备稳定特性。
83.从使接触层18的载流子浓度变得高于通道层16的载流子浓度的观点来说，优选接触层18所含的锡(sn)的原子浓度高于通道层16所含的锡(sn)的原子浓度。
84.从使接触层18的载流子浓度变得高于通道层16的载流子浓度的观点来说，优选接触层18所含的铟(in)的原子浓度例如高于通道层16所含的铟(in)的原子浓度。
85.(第1变化例)图5是第1实施方式的半导体装置的第1变化例的示意剖视图。图5是与第1实施方式的半导体装置的图1对应的图。
86.第1实施方式的半导体装置的第1变化例是晶体管110。晶体管110与第1实施方式的晶体管100的不同点在于，通道层16设置在接触层18与层间绝缘层24之间。
87.根据第1变化例的晶体管110，接触层18与通道层16之间的电阻降低，且与第1实施
方式的晶体管100相比导通电流增加。
88.(第2变化例)图6是第1实施方式的半导体装置的第2变化例的示意剖视图。图6是与第1实施方式的半导体装置的图1对应的图。
89.第1实施方式的半导体装置的第2变化例是晶体管120。晶体管120与第1实施方式的晶体管100的不同点在于，接触层18被栅极绝缘层22夹着或包围。
90.(第3变化例)图7是第1实施方式的半导体装置的第3变化例的示意剖视图。图7是与第1实施方式的半导体装置的图2对应的图。
91.第1实施方式的半导体装置的第3变化例是晶体管130。晶体管130与第1实施方式的晶体管100的不同点在于，栅极绝缘层22的第1区域22a与第2区域22b分离。晶体管130的栅极电极20也分离到左右不同的区域。
92.以上，根据第1实施方式及其变化例，实现一种氧化物半导体晶体管，其抑制了热处理后的导通电流的非对称性，具备稳定特性。
93.(第2实施方式)第2实施方式的半导体装置与第1实施方式的半导体装置的不同点在于，在平行于从第1电极朝向第2电极的第1方向且包含氧化物半导体层的剖面中，第1位置处的第1区域与第2区域之间的第1距离小于第2位置处的第1区域与第2区域之间的第2距离，所述第2位置距第1电极的距离大于第1电极与第1位置的距离。以下，对与第1实施方式重复的内容，有时会省略一部分记述。
94.图8是第2实施方式的半导体装置的示意剖视图。
95.第2实施方式的半导体装置是晶体管200。晶体管100是在氧化物半导体中形成有通道的氧化物半导体晶体管。晶体管100是所谓sgt，栅极电极包围形成有通道的氧化物半导体层而设置。晶体管200是所谓垂直型晶体管。
96.晶体管200具备硅衬底10、下部电极12、上部电极14、通道层16、接触层18、栅极电极20、栅极绝缘层22、层间绝缘层24。栅极绝缘层22包含第1区域22a和第2区域22b。
97.硅衬底10是衬底的一例。下部电极12是第1电极的一例。上部电极14是第2电极的一例。通道层16是氧化物半导体层的一例。接触层18是导电层的一例。
98.在晶体管200中，在平行于从下部电极12朝向上部电极14的第1方向且包含通道层16的剖面中，第1位置(图8中的p1)处的第1区域22a与第2区域22b之间的第1距离(图8中的d1)小于第2位置(图8中的p2)处的第1区域22a与第2区域22b之间的第2距离(图8中的d2)，所述第2位置距下部电极12的距离大于下部电极12与第1位置p1的距离。
99.通道层16的第2方向的宽度从上部电极14朝向下部电极12变小。通道层16的侧面具有正锥形状。
100.例如，在制造晶体管200时，形成下部电极12、栅极电极20及层间绝缘层24之后，形成用来嵌埋栅极绝缘层22及通道层16的孔图案。形成孔图案时，通过以孔的下部孔径变小的方式控制蚀刻，能够形成所述构造。
101.以上，根据第2实施方式，和第1实施方式同样，能实现一种氧化物半导体晶体管，其抑制了热处理后的导通电流的非对称性，具备稳定特性。
102.(第3实施方式)第3实施方式的半导体装置与第1实施方式的半导体装置的不同点在于还具备绝缘层，所述绝缘层设置在第1电极与第2电极之间，由氧化物半导体层包围。以下，对和第1实施方式重复的内容，有时会省略一部分记述。
103.图9、图10是第3实施方式的半导体装置的示意剖视图。图10是图9的bb'剖视图。在图9中，将上下方向称作第1方向。在图9中，将左右方向称作第2方向。第2方向与第1方向垂直。
104.第3实施方式的半导体装置是晶体管300。晶体管300是在氧化物半导体中形成有通道的氧化物半导体晶体管。晶体管300是所谓sgt，栅极电极包围形成有通道的氧化物半导体层而设置。晶体管300是所谓垂直型晶体管。
105.晶体管300具备硅衬底10、下部电极12、上部电极14、通道层16、接触层18、栅极电极20、栅极绝缘层22、层间绝缘层24、核心绝缘层26。栅极绝缘层22包含第1区域22a和第2区域22b。
106.硅衬底10是衬底的一例。下部电极12是第1电极的一例。上部电极14是第2电极的一例。通道层16是氧化物半导体层的一例。接触层18是导电层的一例。核心绝缘层26是绝缘层的一例。
107.核心绝缘层26设置在下部电极12与上部电极14之间。核心绝缘层26被通道层16包围。通道层16的一部分例如设置在下部电极12与核心绝缘层26之间。
108.核心绝缘层26例如是氧化物、氮化物或氮氧化物。核心绝缘层26例如含有氧化硅、氮化硅或氮氧化硅。
109.晶体管300通过设置核心绝缘层26，例如使通道层16的第2方向的厚度变薄。通过使通道层16变薄，栅极电极20对通道层16的电位的控制性提高。因此，例如晶体管300的截止特性提高。
110.(变化例)图11是第3实施方式的半导体装置的变化例的示意剖视图。图11是与第3实施方式的半导体装置的图9对应的图。
111.第3实施方式的半导体装置的变化例是晶体管310。晶体管310与第3实施方式的晶体管100的不同点在于，通道层16设置在接触层18与层间绝缘层24之间。
112.根据变化例的晶体管310，接触层18与通道层16之间的电阻降低，且与第3实施方式的晶体管300相比导通电流增加。
113.以上，根据第3实施方式及其变化例，和第1实施方式同样，能实现一种氧化物半导体晶体管，其抑制了热处理后的导通电流的非对称性，具备稳定特性。
114.(第4实施方式)第4实施方式的半导体存储装置具备：第1电极；第2电极；氧化物半导体层，设置在第1电极与第2电极之间，与第1电极相接，含有选自由铟(in)、镓(ga)、硅(si)、铝(al)及锡(sn)所组成的群中的至少一种第1元素和锌(zn)，化学组成和第1电极及第2电极不同；导电层，设置在氧化物半导体层与第2电极之间，与第2电极相接，含有选自由铟(in)、镓(ga)、硅(si)、铝(al)、锡(sn)、锌(zn)及钛(ti)所组成的群中的至少一种第2元素和氧(o)，化学组成和第1电极、第2电极及氧化物半导体层不同；栅极电极；栅极绝缘层，设置在氧化物半导体层与栅极电极之间；以及电容器，与第1电极电连接。
115.第4实施方式的半导体存储装置是半导体存储器400。第4实施方式的半导体存储装置是dram。半导体存储器400将第1实施方式的晶体管100用作dram的存储单元的开关晶体管。
116.以下，对和第1实施方式重复的内容，省略一部分记述。
117.图12是第4实施方式的半导体存储装置的等效电路图。图12例示了存储单元mc为1
个的情况，但存储单元mc也可以设置多个。
118.半导体存储器400具备存储单元mc、字线wl、位线bl及板线pl。存储单元mc包含开关晶体管tr及电容器ca。图12中由虚线包围的区域为存储单元mc。
119.字线wl与开关晶体管tr的栅极电极电连接。位线bl与开关晶体管tr的源极、漏极电极中的一个电连接。电容器ca的一个电极与开关晶体管tr的源极、漏极电极中的另一个电连接。电容器ca的另一个电极与板线pl连接。
120.存储单元mc通过在电容器ca中储存电荷来存储数据。数据的写入及读出是通过使开关晶体管tr进行导通动作来进行。
121.例如，在对位线bl施加了所需电压的状态下，使开关晶体管tr进行导通动作，对存储单元mc进行数据写入。
122.此外，例如，使开关晶体管tr进行导通动作，侦测与电容器中储存的电荷量相应的位线bl的电压变化，读出存储单元mc的数据。
123.图13是第4实施方式的半导体存储装置的示意剖视图。图13表示半导体存储器400的存储单元mc的剖面。
124.半导体存储器400包含硅衬底10、开关晶体管tr、电容器ca及层间绝缘层24。硅衬底10是衬底的一例。
125.开关晶体管tr具备下部电极12、上部电极14、通道层16、接触层18、栅极电极20及栅极绝缘层22。下部电极12是第1电极的一例。上部电极14是第2电极的一例。通道层16是氧化物半导体层的一例。接触层18是导电层的一例。
126.开关晶体管tr具有和第1实施方式的晶体管100相同的构造。
127.电容器ca设置在硅衬底10与开关晶体管tr之间。电容器ca设置在硅衬底10与下部电极12之间。电容器ca与下部电极12电连接。
128.电容器ca具备单元电极71、板状电极72、电容器绝缘膜73。单元电极71与下部电极12电连接。单元电极71例如与下部电极12相接。
129.单元电极71及板状电极72例如是氮化钛。电容器绝缘膜73例如具有氧化锆、氧化铝、氧化锆的积层构造。
130.栅极电极20例如与未图示的字线wl电连接。上部电极14例如与未图示的位线bl电连接。板状电极72例如与未图示的板线pl连接。
131.在制造半导体存储器400时，在硅衬底10之上形成电容器ca后，形成开关晶体管tr。在形成开关晶体管tr时，在形成下部电极12后，依序形成通道层16、接触层18及上部电极14。
132.半导体存储器400将截止动作时的通道漏电流极小的氧化物半导体晶体管应用于开关晶体管tr。因此，实现了电荷保存特性优异的dram。
133.此外，半导体存储器400的开关晶体管tr在通道层16与上部电极14之间具备接触层18。因此，抑制了因施加热处理所致的导通电流的非对称性的表现。因此，开关晶体管tr的特性稳定，半导体存储器400的特性也稳定。
134.以上，根据第4实施方式，实现了一种半导体存储器，其抑制了开关晶体管的热处理后的导通电流的非对称性，具备稳定特性。
135.以上，对本发明的若干实施方式进行了说明，但这些实施方式是作为例子而提出
的，并不意图限定发明的范围。这些新颖的实施方式能够以其它各种方式实施，能够在不脱离发明主旨的范围内，进行各种省略、置换、变更。例如可以将一实施方式的构成要素置换或变更为其它实施方式的构成要素。这些实施方式及其变化包含在发明范围及主旨中，同样包含在权利要求书所记载的发明及其同等的范围内。