显示驱动电路及使用该显示驱动电路的显示装置的制作方法

1.本公开涉及使用可变刷新率(vrr)模式的电致发光显示装置，并且被设计为减少在更新数据电压的刷新率改变的时间点处出现亮度差异。


背景技术：

2.可以按照各种驱动频率来驱动使用诸如有机发光二极管之类的电致发光装置的电致发光显示装置。
3.最近，作为显示装置所需的各种功能之一，还需要可变刷新率(vrr)。vrr是一种以恒定频率驱动显示装置并在需要高速驱动时通过提高刷新率来激活像素并且在必须降低功耗或需要低速驱动时通过降低刷新率来驱动像素的技术。
4.当根据vrr而更新数据电压的刷新率改变时，观看者可能不自然地感知刷新率的变化。因此，需要防止观看者感知刷新率的改变。


技术实现要素：

5.技术问题
6.本公开涉及一种使用可变刷新率(vrr)模式的电致发光显示装置，并且本公开的目的是减少在刷新率改变的时间点出现亮度差异，从而防止观众感知到刷新率的改变。
7.本公开提供了解决上述问题的手段，并具有以下实施方式。
8.技术方案
9.一个实施方式是一种显示装置，该显示装置包括：标志单元，其输出用于区分刷新率的标志值；计数器，其根据标志值对刷新帧和保持帧进行计数并累加计数值；第一寄存器单元，其包括多个寄存器，该多个寄存器分别储存调整后的偏置电压值；第二寄存器单元，其包括多个寄存器，该多个寄存器分别存储用于生成发光控制信号的发光信号值；以及比较器，其输出比较值，使得第一寄存器单元根据标志值和计数值选择调整后的偏置电压值，并选择发光信号值。显示装置被驱动以根据比较值调整发光信号的脉冲宽度或偏置电压。
10.另一实施方式是显示驱动器。根据图像以帧为单位改变刷新率。帧被区分为用于写入数据电压的刷新帧和用于维持写入刷新帧中的数据电压的保持帧。根据刷新率以刷新帧和保持帧为单位对帧进行计数，并累加计数值。在刷新率切换的时间点前后调整并施加偏置电压。根据计数值在刷新率切换的时间点前后调整发光信号的脉冲宽度。
附图说明
11.附图被包括进来以提供对本发明的进一步理解并且被并入并构成本说明书的一部分，附图例示了本发明的实施方式，并且与描述一起用于解释本发明的原理。在附图中：
12.图1是示意性地示出了根据本发明实施方式的电致发光显示装置的框图；
13.图2a至图2c是根据本发明实施方式的电致发光显示装置的像素电路的示例性电路图；
14.图3a至图3k是用于描述图2a、图2b和图2c所示的显示装置的像素电路中的刷新帧的像素电路和电致发光装置的驱动的图；
15.图4a至图4c是用于描述图2a、图2b和图2c所示的显示装置的像素电路中的保持帧的像素电路和电致发光装置的驱动的图；
16.图5是用于描述在使用vrr模式时刷新率从60hz切换为1hz时出现亮度差异的问题的图；
17.图6a至图6d示出了用于生成偏置电压的电路的框图和用于生成发光信号的电路的框图；
18.图7是用于描述用于亮度偏差补偿驱动的第一方法的图；
19.图8是用于描述用于亮度偏差补偿驱动的第二方法的图；以及
20.图9是用于描述用于亮度偏差补偿驱动的第三方法的图。
具体实施方式
21.通过参照以下描述的详细实施方式以及附图，实现本发明的特征、优点和方法将更加清楚。然而，本发明不限于下面要公开的实施方式，而是以不同的和各种形式来实现。实施方式构成本发明的完整公开，并且仅仅是为了使本领域的技术人员充分理解本发明的范围。本发明仅由所附权利要求的范围来限定。贯穿本公开的相同附图标记对应于相同元件。
22.一个组件被称为“连接至”或“联接至”另一组件的情况包括一个组件直接连接或联接至另一组件的情况以及又一组件介于它们之间的情况二者。同时，一个组件被称为“直接连接至”或“直接联接至”另一组件的情况表示没有又一组件介于它们之间。术语“和/或”包括每个所提及的项目以及他们的一个或更多个所有组合。
23.本说明书中使用的术语是为了描述本发明的仅具体实施方式而提供的，并非旨在进行限制。在本说明书中，如果没有特别提及，单数形式的表述包括其复数形式的表述。说明书中使用的术语“包括”和/或“包含”旨在指明说明书中提到的特征、数量、步骤、操作、组件、部分或它们的任何组合，并不旨在排除至少另一个特征、数量、步骤、操作、组件、部分或它们的任何组合的存在或添加。
24.虽然诸如第一和第二等的术语可以用于描述各种组件，但组件不受上述术语的限制。这些术语仅用于在一个组件和其他组件之间进行区分。
25.因此，在本发明的精神内，下面要描述的第一组件可以是第二组件。除非另有定义，否则本文所用的、包括技术和科学术语的所有术语具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。而且，只要在本技术中没有明确和具体地定义，就不应理想地或过度地解释字典中定义的常用术语。
26.本说明书中使用的术语“模块”或“部分”可以表示诸如现场可编程门阵列(fpga)、专用集成电路(asic)的软件组件或硬件组件。“部分”或“模块”执行一些功能。然而，“部分”或“模块”并非表示限于软件或硬件。“部分”或“模块”可以被配置为放置在可寻址存储介质中或恢复一个或更多个处理器。因此，作为一个示例，“部分”或“模块”可以包括诸如软件组件、面向对象的软件组件、类组件和任务组件之类的组件，并且可以包括处理、功能、属性、过程、子例程、程序代码段、驱动器、固件、微代码、电路、数据、数据库、数据结构、表、数组和
变量。“部分”或“模块”中提供的组件和功能可以与较少数量的组件和“部分”或“模块”组合在一起，或者可以进一步划分为附加组件和“部分”或“模块”。
27.关于本公开的一些实施方式所描述的方法或算法步骤可以直接由处理器执行的硬件和软件模块实现，也可以直接由其组合实现。软件模块可以驻留在ram、闪存、rom、eprom、eeprom、电阻器、硬盘、可移动盘、cd-rom或本领域技术人员已知的任何其他类型的记录介质上。示例性记录介质联接至处理器并且处理器可以从记录介质读取信息并且可以将信息记录在存储介质中。在另一种方式中，记录介质可以与处理器一体形成。处理器和记录介质可以驻留在专用集成电路(asic)内。asic可以驻留在用户的终端内。
28.图1是示意性示出了根据本发明实施方式的电致发光显示装置的框图。
29.参照图1，电致发光显示装置100包括具有多个像素的显示面板110、向多个像素中的每一个提供选通信号的选通驱动器130、及向多个像素中的每一个提供数据信号的数据驱动器140、以及向多个像素中的每一个提供发光信号的有源控制信号发生器150和定时控制器120。
30.定时控制器120针对显示面板110的尺寸和分辨率适当地处理从外部输入的图像数据rgb，并将其提供给数据驱动器140。定时控制器120通过使用从外部输入的同步信号sync(例如，点时钟信号clk、数据启用信号de、水平同步信号hsync和垂直同步信号vsync)生成多个选通控制信号gcs、多个数据控制信号dcs和多个发光控制信号ecs。通过将所生成的多个选通控制信号gcs、数据控制信号dcs和发光控制信号ecs分别提供给选通驱动器130、数据驱动器140和发光信号发生器150，定时控制器120控制选通驱动器130、数据驱动器140和发光信号发生器150。
31.根据所安装的装置，定时控制器120可以联接至各种处理器，例如，微处理器、移动处理器、应用处理器等。
32.定时控制器120生成信号，使得可以以各种刷新率驱动像素。也就是说，定时控制器120生成与驱动相关的信号，使得以可变刷新率vrr模式驱动像素或在第一刷新率和第二刷新率之间可切换地驱动像素。例如，定时控制器120简单地改变时钟信号的速度，生成同步信号以生成水平消隐或垂直消隐，或以掩模方法驱动选通驱动器130，从而以各种刷新率驱动像素。
33.而且，定时控制器120生成用于以第一刷新率驱动像素驱动电路的各种信号。具体地，当以第一刷新率驱动像素驱动电路时，定时控制器120生成发光控制信号ecs使得发光信号发生器150生成具有第一占空比的发光信号em。然后，定时控制器120操作以第二刷新率驱动像素驱动电路，并且为此生成用于以第二刷新率进行驱动的各种信号。具体而言，当以第二刷新率驱动像素驱动电路时，发光信号发生器150生成发光控制信号ecs使得发光信号发生器150生成具有与第一占空比不同的第二占空比的发光信号em。
34.选通驱动器130根据从定时控制器120提供的选通控制信号gcs向选通线gl提供扫描信号sc。在图1中，选通驱动器130被示出为与显示面板110的一侧分开布置。然而，选通驱动器130的数量和布置位置不限于此。也就是说，选通驱动器130可以以面板内栅极(gip)方法设置在显示面板110的一侧或两侧上。
35.数据驱动器140根据从定时控制器120提供的数据控制信号dcs将图像数据rgb转换为数据电压vdata，并通过数据线dl将转换后的数据电压vdata提供给像素。
36.在显示面板110中，多条选通线gl、多条发光线el以及多条数据线dl彼此交叉，并且多个像素中的每一个连接至选通线gl、发光线el和数据线dl。具体地，一个像素通过选通线gl从选通驱动器130接收选通信号，通过数据线dl从数据驱动器140接收数据信号，通过发光线el接收发光信号em，以及通过电源线接收各种电力。这里，选通线gl提供扫描信号sc，发光线el提供发光信号em，而数据线dl提供数据电压vdata。然而，根据各种实施方式，选通线gl可以包括多条扫描信号线，并且数据线dl还可以包括多条电源线vl。而且，发光线el还可以包括多条发光信号线。而且，一个像素接收高电位电压elvdd和低电位电压elvss。而且，一个像素可以通过多条电源线vl接收第一偏置电压v1和第二偏置电压v2。
37.另外，每个像素包括电致发光装置和控制电致发光装置的驱动的像素驱动电路。此处，电致发光装置包括阳极、阴极和位于阳极和阴极之间的有机发光层。像素驱动电路包括多个开关元件、驱动开关元件和电容器。这里，开关元件可以由tft构成。在像素驱动电路中，驱动tft根据参考电压和被充入电容器中的数据电压之间的差来控制提供给电致发光装置的电流量，并控制电致发光装置的发光量。而且，多个开关tft接收通过选通线gl提供的扫描信号sc和通过发光线el提供的发光信号em，并且在电容器中充入数据电压vdata。
38.根据本发明实施方式的电致发光显示装置100包括用于驱动包括多个像素的显示面板110的选通驱动器130、数据驱动器140和发光信号发生器150，以及用于控制它们的定时控制器120。这里，发光信号发生器150被配置为能够控制发光信号em的占空比。例如，发光信号发生器150可以包括用于控制发光信号em的占空比的移位寄存器、锁存器等。发光信号发生器150可以被配置为根据由定时控制器120生成的发光控制信号ecs在以第一刷新率驱动像素驱动电路时，生成具有第一占空比的发光信号并将其提供给像素驱动电路，并且可以被配置为在以第二刷新率驱动像素驱动电路时，生成具有不同于第一占空比的第二占空比的发光信号并将其提供给像素驱动电路。
39.图2a、图2b和图2c是根据本发明实施方式的电致发光显示装置的像素电路的电路图。
40.图2a、图2b和图2c仅示例性地示出了像素驱动电路以进行描述，只要像素驱动电路具有被提供有发光信号em并且能够控制电致发光装置eld的发光的结构就没有限制。例如，像素驱动电路可以包括附加扫描信号、连接至扫描信号的开关tft、和被施加附加初始化电压的开关tft。而且，开关元件之间的连接关系或电容器的连接位置可以以各种方式来布置。也就是说，由于根据发光信号em的占空比的改变来控制电致发光装置eld的发光，因此只要能够根据刷新率来控制发光，就可以使用具有各种结构的像素驱动电路。例如，可以使用诸如3t1c、4t1c、6t1c、7t1c、7t2c等各种像素驱动电路。在下文中，为了便于描述，将描述具有图2a、图2b和图2c的7t1c的像素驱动电路的电致发光显示装置。
41.参照图2a，多个像素p中的每一个可以包括具有驱动晶体管dt的像素电路pc、以及连接至像素电路pc的电致发光装置eld。
42.像素电路pc可以通过控制流过电致发光装置eld的驱动电流id来驱动电致发光装置eld。像素电路pc可以包括驱动晶体管dt、第一晶体管t1至第六晶体管t6、以及存储电容器cst。晶体管dt和t1至t6中的每一个可以包括第一电极、第二电极和栅极。第一电极和第二电极中的一个可以是源极，并且第一电极和第二电极中的另一个可以是漏极。
43.晶体管dt和t1至t6中的每一个可以是pmos晶体管或nmos晶体管。在图2a和图2b的
实施方式中，第一晶体管t1是nmos晶体管，并且其他晶体管dt和t2至t6是pmos晶体管。此外，在图2c的实施方式中，第一晶体管t1也由pmos晶体管构成。
44.在下文中，将描述第一晶体管t1为nmos晶体管并且其他晶体管dt和t2至t6为pmos晶体管的情况，作为示例。因此，第一晶体管t1通过被施加高电压而导通，而其他晶体管dt和t2至t6通过被施加低电压而导通。
45.根据示例，构成像素电路pc的第一晶体管t1可以起到补偿晶体管的作用，第二晶体管t2可以起到数据提供晶体管的作用，第三晶体管t3和第四晶体管t4可以起到发光控制晶体管的作用，并且第五晶体管t5和第六晶体管t6可以起到偏置晶体管的作用。
46.电致发光装置eld可以包括像素电极(或阳极电极)和阴极电极。电致发光装置eld的像素电极可以连接至第五节点n5，并且阴极电极可以连接至第二电源电压elvss。
47.驱动晶体管dt可以包括连接至第二节点n2的第一电极、连接至第三节点n3的第二电极、和连接至第一节点n1的栅极。驱动晶体管dt可以基于第一节点n1的电压(或稍后描述的电容器cst中所存储的数据电压)向电致发光装置eld提供驱动电流id。
48.第一晶体管t1可以包括连接至第一节点n1的第一电极、连接至第三节点n3的第二电极、和接收第一扫描信号sc1的栅极。第一晶体管t1可以响应于第一扫描信号sc1而导通并且可以将数据信号vdata发送给第一节点n1。第一晶体管t1以二极管方式连接在第一节点n1和第三节点n3之间，从而对驱动晶体管dt的阈值电压vth进行采样。第一晶体管t1可以是补偿晶体管。
49.电容器cst可以连接或形成在第一节点n1和第四节点n4之间。电容器cst可以存储或维持所提供的数据信号vdata。
50.第二晶体管t2可以包括连接至数据线dl(或接收数据信号vdata)的第一电极、连接至第二节点n2的第二电极、以及接收第三扫描信号sc3的栅极。第二晶体管t2可以响应于第三扫描信号sc3而导通并且可以将数据信号vdata发送给第二节点n2。第二晶体管t2可以是数据提供晶体管。
51.第三晶体管t3和第四晶体管t4(或第一发光控制晶体管和第二发光控制晶体管)可以连接在第一电源电压elvdd和电致发光装置eld之间，并且可以形成由驱动晶体管dt生成的驱动电流id移动所通过的电流移动路径。
52.第三晶体管t3可以包括连接至第四节点n4并接收第一电源电压elvdd的第一电极、连接至第二节点n2的第二电极、和接收发光控制信号ecs的栅极。
53.类似地，第四晶体管t4可以包括连接第三节点n3的第一电极、连接第四节点n4的第二电极(或电致发光装置eld的像素电极)和接收发光控制信号ecs的栅极。
54.第三晶体管t3和第四晶体管t4响应于发光控制信号ecs而导通。在这种情况下，驱动电流id被提供给电致发光装置eld，并且电致发光装置eld可以发射亮度对应于驱动电流id的光。
55.第五晶体管t5包括连接第三节点n3的第一电极、接收第一偏置电压v1的第二电极以及接收第二扫描信号sc2的栅极。
56.第六晶体管t6可以包括连接至第五节点n5的第一电极、接收第二偏置电压v2的第二电极、和接收第二扫描信号sc2的栅极。在图2a中，第五晶体管t5和第六晶体管t6的栅极被配置为共同接收第二扫描信号sc2。然而，本发明不一定限于此，并且如图2b和图2c所示，
第五晶体管t5和第六晶体管t6的栅极可以被配置为分别接收单独的扫描信号并且被独立地控制。
57.第六晶体管t6可以包括连接至第五节点n5的第一电极、连接至第二偏置电压v2的第二电极/和接收第二扫描信号sc2的栅极。在电致发光装置eld发光之前(或在电致发光装置eld发光之后)，第六晶体管t6可以响应于第二扫描信号sc2而导通并且可以通过使用第二偏置电压v2初始化电致发光装置eld的像素电极(或阳极电极)。电致发光装置eld可以具有形成于像素电极和阴极电极之间的寄生电容器。而且，在电致发光装置eld发光的同时，寄生电容器被充电，使得电致发光装置eld的像素电极可以具有特定电压。因此，通过经由第六晶体管t6向电致发光装置eld的像素电极施加第二偏置电压v2，能够初始化电致发光装置eld中累加的电荷量。
58.本公开涉及使用可变刷新率(vrr)模式的电致发光显示装置。vrr是这样一种技术，该技术以恒定频率驱动显示装置并在需要高速驱动时通过增加更新数据电压vdata的刷新率来激活像素，并且在必须降低功耗或需要低速驱动时通过降低刷新率来驱动像素。
59.可以在一秒内通过刷新帧和保持帧的组合来驱动多个像素p中的每一个。在本说明书中，一个设置被定义为重复更新数据电压vdata的刷新帧。此外，一个设置时段(one set period)是重复更新数据电压vdata的刷新帧的周期。
60.当以120hz刷新率驱动像素时，仅由刷新帧来驱动像素。也就是说，能够在一秒内驱动刷新帧120次。一个刷新帧时段为1/120＝8.33ms，并且一个设置时段也是8.33ms。
61.当以60hz刷新率驱动像素时，可以交替驱动刷新帧和保持帧。也就是说，刷新帧和保持帧可以在一秒内被交替驱动60次。一个刷新帧时段和一个保持帧时段分别为0.5/60＝8.33ms，并且一个设置时段为16.66ms。
62.当以1hz的刷新率驱动像素时，可以用一个刷新帧和一个刷新帧之后的119个保持帧来驱动一个帧。一个刷新帧时段和一个保持帧时段分别为1/120＝8.33ms，并且一个设置时段为1s。
63.图3a至图3k是用于描述图2a、图2b和图2c所示的显示装置的像素电路中的刷新帧和电致发光装置的驱动的图。
64.图4a至图4c是用于描述图2a、图2b和图2c所示的显示装置的像素电路中的保持帧的像素电路和电致发光装置的驱动的图。
65.在刷新帧中，新的数据信号vdata被充电并施加至驱动晶体管dt的栅极，而在保持帧中，维持并使用前一帧的数据信号vdata。同时，保持帧也被称为跳过帧，其中省略了将新的数据信号vdata施加到驱动晶体管dt的栅极的过程。
66.多个像素p中的每一个可以初始化在刷新时段期间被充电或保留在像素电路pc中的电压。具体地，在刷新帧中，多个像素p中的每一个可以去除在前一帧中所存储的数据电压vdata和驱动电压vdd的影响。因此，在保持时段中，多个像素p中的每一个可以显示与新的数据电压vdata相对应的图像。
67.多个像素p中的每一个可以通过在保持帧时段期间向电致发光装置eld提供与数据电压vdata相对应的驱动电流id来显示图像，并且可以维持电致发光装置eld的接通状态。
68.首先，将参照图3a至图3k描述刷新帧的像素电路和电致发光装置的驱动。刷新帧
可以操作包括至少一个偏置区段、初始化区段、采样区段和发光区段。然而，这仅是实施方式，并且不一定限于该顺序。
69.图3a至图3c示出了第一偏置区段。
70.在图3a中，示出了第一偏置电压v1从第一电压变化到第二电压的区段。发光控制信号ecs代表高电压，并且第三四晶体管t3和第四晶体管t4截止。第一电压表示为v1_l，并且第二电压表示为v1_h。v1_h高于v1_l，并且优选的是v1_h高于数据电压vdata。第一扫描信号sc1为低电压且第一晶体管t1截止。第二扫描信号sc2和第三扫描信号sc3为高电压，并且第二晶体管t2、第五晶体管t5和第六晶体管t6截止。连接至第一节点n1的驱动晶体管dt的栅极的电压为vdata(n-1)-|vth|，也就是说，前一帧n-1的数据电压vdata(n-1)与驱动晶体管dt的阈值电压vth的差值。
71.在图3b中，输入低的第二扫描信号sc2，并且第五晶体管t5和第六晶体管t6导通。随着第五晶体管t5导通，第一偏置电压v1(v1_h)被施加到连接至第二节点n2的驱动晶体管dt的第一电极。连接至第二节点n2的驱动晶体管dt的第一电极的电压增加到电压v1_h。驱动晶体管dt可以是pmos晶体管，并且在此情况下，第一电极可以是源极。这里，驱动晶体管dt的栅极和源极之间的电压vgs为
72.vgs＝vdata(n-1)-|vth|-v1_h。
73.在此，第一偏置电压v1＝v1_h被提供给第三节点n3(即，驱动晶体管dt的漏极)，使得在发光区段中能够减小(作为电致发光装置eld的阳极电极的)第五节点n5的电压的充电时间或充电延迟。驱动晶体管dt维持更强的饱和。例如，随着第一偏置电压v1＝v1_h的增加，作为驱动晶体管dt的漏极的第三节点n3的电压可以增加，并且驱动晶体管dt的栅源电压或漏源电压可以减小。因此，优选的是第一偏置电压v1_h至少高于数据电压vdata。在此，可以减小经过驱动晶体管dt的漏源电流id的大小，并且在正偏置应力的情况下使驱动晶体管dt的应力减小，从而消除第三节点n3的电压的充电延迟。换言之，在对驱动晶体管dt的阈值电压vth进行采样之前，驱动晶体管dt的vgs被偏置到vdata，从而能够减小驱动晶体管dt的滞后。因此，导通偏置应力可以被定义为在非发光时段期间直接向驱动晶体管dt施加合适的偏置电压(例如，v1＝v1_h)的操作。
74.而且，随着第六晶体管t6在第一偏置电压区段导通，连接至第五节点n5的电致发光装置eld的像素电极(或阳极电极)被初始化为第二偏置电压v2。然而，第五晶体管t5和第六晶体管t6的栅极可以被配置为分别接收单独的扫描信号并且被独立地控制。也就是说，不一定需要在第一偏置区段中同时向驱动晶体管dt的源极和电致发光装置eld的像素电极施加偏置电压。
75.在图3c中，输入高的第二扫描信号sc2，并且第一偏置电压v1从v1_h改变为v1_l。随着输入高的第二扫描信号sc2，第五晶体管t5和第六晶体管t6截止。
76.图3d示出了初始化区段。在初始化区段中，驱动晶体管dt的栅极的电压被初始化。
77.在图3d中，第一扫描信号sc1代表高电压，并且第一晶体管t1导通。第二扫描信号sc2代表低电压，并且第五晶体管t5和第六晶体管t6导通。随着第一晶体管t1和第五晶体管t5导通，连接至第一节点n1的驱动晶体管dt的栅极的电压被初始化为电压v1_l。而且，随着第六晶体管t6导通，电致发光装置eld的像素电极(或阳极电极)被初始化为第二偏置电压v2。然而，如上所述，第五晶体管t5和第六晶体管t6的栅极可以被配置为分别接收单独的扫
描信号并且被独立地控制。也就是说，不一定需要在第一偏置区段中同时向驱动晶体管dt的源极和电致发光装置eld的像素电极施加偏置电压。
78.图3e至图3g示出了采样区段。在采样区段中，驱动晶体管dt的阈值电压vth和数据电压被采样并存储在第一节点n1处。
79.在图3e中，输入高的第二扫描信号sc2，并且第五晶体管t5和第六晶体管t6截止。第一晶体管t1维持导通状态。
80.在图3f中，输入低的第三扫描信号sc3，并且第二晶体管t2导通。随着第二晶体管t2导通，当前帧n的电压vdata(n)被施加到连接至第二节点n2的驱动晶体管dt的源极。而且，第一晶体管t1维持导通状态。由于在第一晶体管t1导通的状态下，驱动晶体管dt以二极管方式连接，所以连接至第一节点n1的驱动晶体管dt的栅极的电压为vdata(n)-|vth|。也就是说，第一晶体管t1以二极管方式连接在第一节点n1和第三节点n3之间，从而对驱动晶体管dt的阈值电压vth进行采样。
81.在图3g中，输入高的第三扫描信号sc3，并且第二晶体管t2截止。
82.图3h至图3j示出了第二偏置区段。
83.由于第二偏置区段中的驱动波形与第一偏置区段的驱动波形相同，因此将省略其详细描述。
84.在图3h中，第一偏置电压v1从v1_l改变为v1_h。
85.在图3i中，随着第五晶体管t5导通，连接至第二节点n2的驱动晶体管dt的第一电极的电压增加至电压v1_h。这里，驱动晶体管dt的栅极和源极之间的电压vgs为vgs＝vdata(n)-|vth|-v1_h。也就是说，驱动晶体管dt维持更强的饱和。而且，随着第六晶体管t6导通，电致发光装置eld的像素电极(或阳极电极)被初始化为第二偏置电压v2。连接至第一节点n1的驱动晶体管dt的栅极的电压维持vdata(n)-|vth|。
86.在图3j中，输入高电平的第二扫描信号sc2，第一偏置电压v1由v1_h变为v1_l。当输入高电平的第二扫描信号sc2时，第五晶体管t5和第六晶体管t6截止。连接至第一节点n1的驱动晶体管dt的栅极的电压维持vdata(n)-|vth|。
87.图3k示出了发光区段。在发光区段中，采样的阈值电压vth被取消，并且使得电致发光装置eld以与采样的数据电压相对应的驱动电流发光。
88.在图3k中，发光控制信号ecs代表低电压，并且第三四晶体管t3和第四晶体管t4导通。
89.随着第三晶体管t3导通，连接至第四节点n4的第一电源电压elvdd通过第三晶体管t3施加到连接至第二节点n2的驱动晶体管dt的源极。由驱动晶体管dt经由第四晶体管t4提供给电致发光装置eld的驱动电流id变得与驱动晶体管dt的阈值电压vth的值无关，从而补偿并且操作驱动晶体管dt的阈值电压vth。
90.接下来，将参照图4a至图4c描述保持帧的像素电路和电致发光装置的驱动。保持帧可以包括至少一个偏置区段和发光区段。
91.如上所述，刷新帧和保持帧的不同之处在于，在刷新帧中，新的数据信号vdata被充电并施加到驱动晶体管dt的栅极；在保持帧中，维持并使用前一帧的数据信号vdata。因此，与刷新帧不同，保持帧不需要初始化区段和采样时段。
92.图4a和图4b示出了第一偏置区段和第二偏置区段，而图4c示出了发光区段。
93.在保持帧的操作中，甚至一个偏置时段可能就足够了。然而，在本实施方式中，为了驱动电路方便，第二扫描信号sc2与刷新帧的第二扫描信号sc2以相同的方式来驱动，因此存在两个偏置区段。
94.参照图3a至图3k描述的刷新帧中的驱动信号和图4a至图4c中保持帧的中的驱动信号由于第一扫描信号sc1和第三扫描信号sc3而不同。在保持帧的中不需要初始化区段和采样区段。因此，不同于刷新帧，第一扫描信号sc1总是处于低状态，而第三扫描信号sc3总是处于高状态。也就是说，第一晶体管t1和第二晶体管t2始终截止。
95.图5是用于描述在使用vrr模式时刷新率从60hz切换到1hz时出现亮度差异的问题的图。
96.图5中的(a)示出了刷新率为60hz的情况，并且图5中的(b)示出了刷新率为1hz的情况。每种情况的刷新帧时段和保持帧时段分别为1/120秒(＝8.33ms)。当以60hz的刷新率驱动像素时，一个设置时段为1/60秒(＝16.66ms)，并且当以1hz的刷新率驱动像素时，一个设置时段为1秒(＝1s)。
97.如图5中的(a)所示，当以60hz的刷新率驱动像素时，可以交替驱动刷新帧和保持帧。因此，在保持帧中施加的偏置电压可以通过刷新帧的初始化区段被重置而不被累加。
98.然而，如图5中的(b)所示，当以1hz的刷新率驱动像素时，刷新帧连续跟随保持帧。因此，在保持帧中施加的偏置电压被累加，作为驱动晶体管dt的应力电压。随着偏置电压被施加到驱动晶体管dt的次数增加，驱动晶体管dt的电荷增加，然后驱动晶体管dt饱和。也就是说，当以60hz和1hz驱动像素时，驱动晶体管dt的特性改变，导致亮度差异。
99.驱动晶体管dt在60hz驱动和1hz驱动之间的特性差异是由一个设置内偏置应力的量的差异而引起的。也就是说，当以60hz的刷新率驱动像素时，一个设置内存在一个保持帧，使得偏置应力为1倍；当以1hz的刷新率驱动像素时，一个设置内存在119个保持帧，使得偏置应力为119倍。因此，出现偏置应力的量的差异。结果，驱动晶体管dt的特性改变并且出现亮度差异。换言之，当通过将刷新率从高刷新率(例如，60hz)改变为低刷新率(例如，1hz)来驱动像素时，出现驱动晶体管dt的偏置应力的量的差异，并且这使得驱动晶体管dt的特性发生改变，从而使驱动电流id的大小减小。结果，当通过将刷新率从高刷新率改变为低刷新率来驱动像素时，电致发光装置eld的亮度由于驱动电流id的减小而减小。这在刷新率改变的时间点被观众感知为闪烁。
100.在本发明提供的显示装置中，可以通过从第一刷新率rr1切换到刷新率低于第一刷新率rr1的第二刷新率rr2来驱动像素电路。
101.图6a是用于生成第一偏置电压或第二偏置电压的电路的框图，并且图6b是用于生成发光信号的电路的框图。图6c和图6d详细示出了根据刷新率对帧进行计数并且将选择信号发送到mux的电路块。
102.参照图6a至图6d，标志单元210可以包括输出每个区段的刷新率的标志值的第一标志211和第二标志212。
103.第一标志211和第二标志212根据施加至像素的驱动的刷新率输出逻辑高电压或逻辑低电压。例如，当第一标志211输出用于60hz的频率驱动的第一标志值，并且第二标志212输出用于1hz的频率驱动的第二标志值时，施加至驱动的刷新率为60hz，第一标志211可以输出逻辑高电压，并且第二标志212可以输出逻辑低电压。相反，当施加至驱动的刷新率
为1hz时，第一标志211可以输出逻辑低电压并且第二标志212可以输出逻辑高电压。
104.计数器220基于从标志单元210输出的标志值针对每个刷新率通过在刷新帧和保持帧之间进行区分来进行计数，从而在每个帧的驱动定时之间进行区分并输出累加的计数值。
105.参照图6c至图6d，计数器220可以仅由第一计数器221组成，或者可以包括第一计数器221和第二计数器222。
106.第一计数器221可以对刷新帧或保持帧进行计数，并输出针对每个刷新率所累加的第一计数值。例如，当刷新率为60hz时，对于一个周期刷新帧和保持帧各被驱动一次，所以第一计数值在刷新帧中被计数为“1”，并且在保持帧中被计数为“2”。而且，第一计数值在下一个刷新帧中再次被初始化并且可以被计数为“1”。这里，由第一计数器221计数的每个第一计数值可以表示为一个帧(r0、hn、n是自然数)。
107.如果刷新率为1hz，则对于一个周期用1个刷新帧和119个保持帧来驱动像素，使得第一计数值在刷新帧中被初始化并且被计数为“1”。计数在保持帧中被累加，并且第一计数值在最后的第119个保持帧中被计数为“120”，然后被初始化，从而该帧能够被重复地计数。
108.这里，第一计数器221可以被设计为启用128位操作，因为它从“1”到“120”累加并计数。然而，第一计数器不限于此，并且可以根据设计而改变。
109.第二计数器222可以根据标志单元210输出的标志值和第一计数器221的第一计数值对第二计数值进行累加并计数。在这种情况下，由第二计数器222计数的每个第二计数值可以表示为1set。
110.每当第一计数器221被初始化时，第二计数器值可以被累加并计数，并且当标志值转换时，第二计数值可以被初始化。
111.此处，第二计数器222被设计为启用2比特操作，使得它仅能从“1”到“4”进行计数和累加，并维持第二计数值为“4”直到再次被初始化。然而，第二计数器不限于此并且可以根据设计而改变。比较器230可以接收从标志单元210输出的每个刷新率的标志值和从计数器220输出的计数值，可以根据输入的标志值和计数值像and门一样操作，并且可以向mux输出比较值。
112.第一寄存器单元240包括多个寄存器，并且每个寄存器可以存储针对每个刷新率在刷新帧和保持帧中所施加的偏置电压的调整值。
113.mux可以被配置为使得多个开关sw1至swn与多个寄存器一一对应，以根据从比较器230输出的比较值选择第一寄存器单元240的多个寄存器中所存储的调整值之一。
114.例如，当计数器220仅包括第一计数器221时，mux可以包括第一开关sw1至第四开关sw4。
115.当第一标志211的第一标志值作为逻辑高电压输入比较器230时并且当第一计数器221的计数值作为逻辑高电压输入时，mux可以输出比较值以接通第一开关sw1。
116.当第一标志211的第一标志值作为逻辑高电压输入比较器230时并且当第一计数器221的计数值作为逻辑低电压输入时，mux可以输出比较值以接通第二开关sw2。
117.当第二标志212的第二标志值作为逻辑高电压输入比较器230时并且当第一计数器221的计数值作为逻辑高电压输入时，mux可以输出比较值以接通第三开关sw3。
118.当第二标志212的第二标志值作为逻辑高电压输入比较器230时并且当第一计数
器221的计数值作为逻辑低电压输入时，mux可以输出比较值以接通第四开关sw4。
119.而且，当计数器220包括第一计数器221和第二计数器222时，mux可以包括第一开关sw1至第六开关sw6。
120.当第一标志211的第一标志值为逻辑高电压时，从比较器230输出的比较值与当计数器220仅包括第一计数器221时的比较值相同。
121.当第二标志212的第二标志值作为逻辑高电压输入比较器230时，当第一计数器221的计数值作为逻辑高电压输入时，以及当第二计数器222的计数值作为逻辑高电压输入时，mux可以输出比较值，以接通第三开关sw3。
122.当第二标志212的第二标志值作为逻辑高电压输入比较器230时，当第一计数器221的计数值作为逻辑高电压输入时，以及当第二计数器222的计数值作为逻辑低电压输入时，mux可以输出比较值，以接通第四开关sw4。
123.当第二标志212的第二标志值作为逻辑高电压输入比较器230时，当第一计数器221的计数值作为逻辑低电压输入时，以及当第二计数器222的计数值作为逻辑高电压输入时，mux可以输出比较值，以接通第五开关sw5。
124.当第二标志212的第二标志值作为逻辑高电压输入比较器230时，当第一计数器221的计数值作为逻辑低电压输入时，并且当第二计数器222的计数值作为逻辑低电压输入时，mux可以输出比较值，以接通第六开关sw6。
125.如此，mux可以选择第一寄存器单元240的多个寄存器中所存储的调整值之一并将其输出给dac。dac可以将输入的调整值转换为模拟电压，并且可以通过放大器被输出与参考电压v_ref相比由第一电平或第二电平控制的偏置电压v1和v2。
126.参照图6b，生成发光信号em的电路块与生成偏置电压的电路块以相同的方式包括标志单元210、计数器220、比较器230和mux，并且执行与生成偏置电压的电路块的操作相同的操作，将省略其描述。
127.第二寄存器单元250包括多个寄存器，并且每个寄存器可以存储在针对每个刷新率的刷新帧和保持帧中所施加的值发光信号。
128.发光控制信号发生器260可以基于由mux所选择的发光信号值生成发光控制信号。
129.发光信号驱动器270可以从发光控制信号发生器260接收发光控制信号，并且可以控制在针对每个刷新率的刷新帧和保持帧中提供的发光信号(em脉冲)的脉冲宽度并输出发光信号。
130.在下文中，本发明提出了一种用于通过在刷新率改变的时间点前后调整第一偏置电压v1或第二偏置电压v2以及发光信号em而防止出现亮度差异的方法。
131.图7是用于描述用于亮度偏差补偿驱动的第一方法的图。
132.例如，第一刷新率rr1可以是60hz，并且第二刷新率rr2可以是1hz。在第一刷新率rr1区段中，第一刷新率rr1的第一标志值可以具有逻辑高电压，而第二刷新率rr2的第二标志值可以具有逻辑低电压。而且，在第二刷新率rr2区段中，第一刷新率rr1的第一标志值可以具有逻辑低电压，而第二刷新率rr2的第二标志值可以具有逻辑高电压。
133.在切换到第二刷新率rr2之后的第一刷新帧时段(1set的r0)中，第一偏置电压v1可以被调整为比参考电压v_ref高第一电平的电压。例如，第一电平可以是参考电压v_ref的5％至7％的值，并且不限于此，并且可以根据设计而改变。
134.当以第二刷新率rr2对第一刷新帧进行计数(1set的r0)时，调整第一偏置电压v1是为了补偿该区段中的亮度变化。当第一偏置电压v1增加时，驱动晶体管dt的沟道电压变得高于栅极电压，从而使驱动电流id增加。结果，由于电致发光装置eld的亮度被增大和补偿，当通过刷新率从高刷新率改变为低刷新率来驱动像素时，可以解决在刷新率改变的时间点出现闪烁的问题。
135.当以第二刷新率rr2对除第一刷新帧之外的其余刷新帧(n 1set的r0，n为自然数)进行计数时，可以将第一偏置电压v1调整为比参考电压v_ref高第二电平的电压。例如，第二电平可以是参考电压v_ref的2％至3％的值，并且可以根据设计而改变，而不限于此。驱动晶体管dt的特性在切换到第二刷新率rr2后立即变化最大，并且驱动电流id的减少量也最大。因此，在第一刷新帧时段之后的刷新帧时段中，需要使电致发光装置eld的亮度补偿较小。因此，优选的是，第二电平低于第一电平。
136.当以第二刷新率rr2对第一刷新帧(1set的r0帧)进行计数时，可以通过施加比参考电压v_ref调整了第一电平的第一偏置电压v1，来去除第一刷新率rr1和第二刷新率rr2的偏置应力的偏差。通过控制发光信号em的脉冲宽度，能够额外补偿细微的亮度偏差。
137.换言之，当通过将第一偏置电压v1调整为比参考电压v_ref大第一电平来去除偏置应力偏差时，在第二刷新率rr2下的亮度可以略高于在第一刷新率rr1下的亮度。由于可以以几微秒(μs)为单位微调发光信号em的脉冲宽度，因此在1set的r0帧中通过施加更大脉冲宽度的发光信号em来降低亮度，使得能够额外补偿细微的亮度偏差。例如，在1set的r0帧中发光信号em的脉冲宽度w1可以处于高状态约300μs，而在除此之外的其余时段期间发光信号em的脉冲宽度w2可以处于高状态约100μs。然而，脉冲宽度不限于此并且可以根据设计而改变。
138.同时，在第一实施方式中，计数器220可以同时使用第一计数器221和第二计数器222。通过第二计数器222指定每个set区段，并且通过第一计数器221指定r0帧，所以能够针对每个set的每个r0帧调整第一偏置电压v1和发光信号em的脉冲宽度。
139.图8是用于描述用于亮度偏差补偿驱动的第二方法的图。
140.上面已经描述了在第一刷新率rr1下的驱动和第二刷新率rr2下的驱动之间出现驱动晶体管dt的特性差异。驱动晶体管dt的特性差异是由一个设置内偏置应力的量的差异而引起的。第二实施方式提供了一种用于去除作为驱动晶体管dt的特性差异的原因的偏置应力的量的偏差的方法。
141.为了降低第二刷新率rr2下的偏置应力的量，必须在保持帧时段中降低第一偏置电压v1，为刷新帧时段做准备。具体地，可以通过在第二刷新率rr2下的整个保持帧时段中将第一偏置电压v1调整为与第一电平一样低，来去除偏置应力的量的偏差。例如，第一电平可以是参考电压v_ref的5％至7％的值并且可以根据设计而改变，但不限于此。
142.因此，由于驱动电流id等于驱动晶体管dt在第一刷新率rr1和第二刷新率rr2下的沟道活性，因此能够改善亮度偏差。
143.同时，因为在保持帧时段中降低了第一偏置电压v1，因此在刷新帧和保持帧之间可能出现亮度偏差。因此，为了去除刷新帧和保持帧之间的亮度偏差，当以第一刷新率rr1和第二刷新率rr2对刷新帧r0进行计数时，通过调整发光信号em的脉冲宽度w1，能够额外补偿细微亮度偏差。
144.换言之，由于可以以几微秒(μs)为单位微调发光信号em的脉冲宽度，因此能够调整近似值以对于更准确地针对目标亮度。因此，当以第一刷新率rr1和第二刷新率rr2对r0帧进行计数时，通过施加脉冲宽度w1更大的发光信号em来降低亮度，从而能够额外补偿细微的亮度偏差。例如，在所有r0帧中，发光信号em的脉冲宽度w1可以处于高状态大约300μs，并且在除此之外的其余时段期间发光信号em的脉冲宽度w2可以处于高状态大约100μs。然而，脉冲宽度不限于此，并且可以根据设计而改变。同时，在第二实施方式中，在计数器220中可以仅使用第一计数器221。与针对每个set调整r0帧的第一偏置电压v1和发光信号em的脉冲宽度的第一实施方式不同，在第二实施方式中，由于在以第二刷新率rr2对保持帧进行计数的整个区段中对刷新帧r0进行计数或者以第一刷新率rr1和第二刷新率rr2对刷新帧r0进行计数时，调整发光信号em的脉冲宽度以及第一偏置电压v1，因此不需要区分set。因此，第二实施方式的计数器220可以仅包括第一计数器221。
145.图9是用于描述用于亮度偏差补偿驱动的第三方法的图。
146.与第一实施方式和第二实施方式不同，在第三实施方式中，可以额外调整第二偏置电压v2。第二偏置电压v2是用于初始化电致发光装置eld的像素电极的电压。当第一偏置电压v1之前的初始化电压被降低时，发光装置eld的最终亮度降低，从而防止刷新帧和保持帧之间的亮度偏差。第二偏置电压v2初始化电致发光装置eld的像素电极。由于通过在第一偏置电压v1之前降低初始化电压来降低电致发光装置eld的最终亮度，因此能够防止刷新帧和保持帧之间的亮度偏差。
147.首先，为了降低在第二刷新率rr2下的偏置应力的量，在保持帧时段中降低第一偏置电压v1。具体地，当以第二刷新率rr2对刷新帧r0进行计数时，第一偏置电压v1被调整为与第一电平一样高。
148.而且，为了去除刷新帧和保持帧之间的亮度偏差，需要通过在保持帧时段中增加第二偏置电压v2来校正亮度。具体地，在以第二刷新率rr2对保持帧进行计数的整个区段中，将第二偏置电压v2调整为与第一电平一样高的电压。而且，当对第一刷新率rr1的保持帧h1进行计数时，第二偏置电压v2被调整为与第一电平一样高。例如，第一电平可以是参考电压v_ref的5％至7％并且不限于此。
149.最后，通过调整发光信号em的脉冲宽度能够补偿通过调整第一偏置电压v1和第二偏置电压v2的电压电平没有消除的细微亮度偏差。
150.也就是说，由于可以以几微秒(μs)为单位微调发光信号em的脉冲宽度，因此能够调整近似值以更准确地针对目标亮度。因此，当以第一刷新率rr1和第二刷新率rr2对刷新帧r0进行计数时，通过施加脉冲宽度w1更大的发光信号em来降低亮度，从而能够额外补偿细微的亮度偏差。例如，在刷新帧r0中，发光信号em的脉冲宽度w1可以处于高状态大约300μs，并且在除此之外的其余时段期间发光信号em的脉冲宽度w2可以处于高状态大约100μs。然而，脉冲宽度不限于此，并且可以根据设计而改变。
151.同时，在第三实施方式中，与第二实施方式一样，计数器220可以仅包括第一计数器221。在第三实施方式中，刷新帧和保持帧被区分，并且在保持帧(hn帧)时段或刷新帧时段(r0帧)中调整发光信号em的脉冲宽度、第一偏置电压v1和第二偏置电压v2。因此，第三实施方式的计数器220可以仅包括第一计数器221。
152.根据上述亮度偏差补偿驱动的第一方法至第三方法，能够消除当通过将刷新率从
高刷新率(例如，60hz)变为低刷新率(例如，1hz)来驱动像素时出现的亮度偏差。
153.如上所述，本公开涉及一种使用可变刷新率(vrr)模式的电致发光显示装置。根据亮度偏差补偿驱动的第一方法至第四方法，可以消除在通过将刷新率从高刷新率(例如，60hz)改变为低刷新率(例如，1hz)来驱动像素时出现的驱动晶体管dt的偏置应力的量的偏差。结果，减少了在刷新率改变的时间点出现亮度差异，并且观看者不会感知到刷新率改变。
154.以上描述和附图仅用于例示本发明的精神。本发明所属领域的技术人员在不脱离本发明的本质特征的范围内，可以进行诸如组合、拆分、替换、改变等的各种修改和变型。因此，本公开所公开的实施方式仅用于描述而非限制本发明的精神，本发明的精神的范围不受这些实施方式的限制。本发明的保护范围应由所附权利要求来解释，并且凡在与其等同范围内的技术精神全部应解释为包含在本发明的保护范围内。
155.本技术要求于2020年9月25日提交的韩国专利申请no.10-2020-0124809号的优先权，其全部内容通过引用出于所有目的并入本文中，如同在本文中完整阐述一样。