一种单时钟控制高速比较器电路的制作方法

1.本发明涉及模数转换器及比较器技术领域，具体为一种单时钟控制高速比较器电路。


背景技术：

2.比较器为高速高精度模数转换器(adc)的核心模块，其通过将两个模拟电压的电压差放大到数字电压域中的“1”或“0”，来获得输入端电压。比较器直接参与到了adc的量化过程中，其性能直接关系到adc的转换结果。
3.比较器的一种实现方式是通过级联的开环放大器来获得较大的增益，从而将输入信号放大到数字域的范围。但这种级联结构需要相同的增益，相同增益的获得主要通过增加整个放大器的带宽实现，放大器带宽的增加提高了整个比较器的速度，但同时也增加了整个比较器的功耗，并且后端放大级的输出摆幅很大，需要足够的时间来满足大幅度输出的改变，这使得整个高速比较器的电流增大，无法满足高速低功耗adc的设计要求。
4.比较器的另一种实现方式为利用正反馈在短时间内放大输入信息，正反馈由两个交叉耦合的放大器提供，并且需要两相不交叠时钟进行放大和复位的控制也即是放电和充电的控制，在放电过程中，现有的放电路径仅有输入路径，使得整个比较器的运行速度受限；而在比较过程中以及复位时，输出端电压的变化通过晶体管寄生电容耦合到输入端，从而干扰输入端的信号，引入噪声，造成比较误差。


技术实现要素：

5.为了解决传统比较器需要大电流来满足高速模数转换器电路应用环境需求，导致功耗较高的问题，以及通过寄生电容将高速比较器的输出快速耦合至输入端的方式，易干扰输入的信号，引入噪声，造成比较误差的问题，本发明提供了一种单时钟控制高速比较器电路，其可满足比较器的高速应用环境需求，同时可降低功耗和输入噪声。
6.为实现上述目的，本发明采用如下技术方案：
7.一种单时钟控制高速比较器电路，包括动态放大电路模块、比较决策电路模块、输出寄存模块，其特征在于，所述动态放大电路模块的输入端连接时钟信号clk，所述动态放大电路模块的输出端依次连接所述比较决策电路模块、所述输出寄存模块；
8.所述动态放大电路模块包括若干控制单元，所述控制单元由若干mos管组成，通过所述控制单元的充放电实现输入电压信号的放大；
9.所述比较决策电路模块包括交叉耦合反相器对，用于提供正反馈结构，并对所述动态放大电路输出的信号再次放大和隔离；
10.所述输出寄存模块包括锁存器，用于暂存输出信号。
11.其进一步特征在于，
12.所述动态放大电路模块中的控制单元包括第一开关控制单元、输入控制单元、充电控制单元、反相器，所述第一开关控制单元的输入端连接所述时钟信号clk，所述开关控
制单元的输出端依次连接所述输入控制单元、充电控制单元、反相器；所述第一开关控制单元用于控制所述时钟信号clk，所述输入控制单元用于时钟信号clk的输入控制，苏松户充电控制单元用于控制整个所述动态放大电路模块的充放电，所述反相器用于实现信号反相控制；
13.进一步的，所述比较决策电路模块还包括中间传输级、决策加速单元，所述中间传输级的输入端连接所述动态放大电路中的输出信号n3、n4，所述中间传输级的输出端依次连接所述交叉耦合反相器对、决策加速单元，所述中间传输级用于对所述输出信号n3、n4进行一次放大，所述交叉耦合反相器对用于所述中间传输级输出的信号再次放大和隔离，所述决策加速单元包括尾电流源、脉冲分配控制单元，所述尾电流源用于给所述交叉耦合反相器对提供电流，所述脉冲分配控制单元用于分配脉冲信号；
14.进一步的，所述输出寄存模块中的寄存器包括：第一信号调节单元、第二信号调节单元，所述第一信号调节单元、第二信号调节单元的输入端分别连接所述输出信号n5、n6，输出端分别连接输出信号dn、d，所述第一信号调节单元包括若干串联的第一反相器和一个第一与非门，所述第二信号调节单元包括若干串联的第二反相器和一个第二与非门，所述第一与非门的输出连接所述第二与非门的输入端1端口，所述第二与非门的输出端连接所述第一与非门的输入端1端口；
15.进一步的，所述高速比较器电路还包括时钟电路，所述时钟电路包括延迟单元、反相器和与门，所述延迟单元、第三反相器、与门依次串联连接，所述第三反相器的输入端1端口连接所述时钟电路的第一时钟信号端，所述与门的输出为所述时钟电路的第二时钟信号端，所述第一时钟信号端输出时钟信号clk，所述第二时钟信号端输出时钟信号clk1。
16.采用本发明上述结构可以达到如下有益效果：该高速比较器电路包括动态放大电路模块、比较决策电路模块，动态放大电路模块包括若干由mos管组成的控制单元，比较决策电路模块包括交叉耦合反相器对，通过控制单元的充放电实现输入电压信号的动态放大，并由交叉耦合反相器对提供正反馈结构，用于将动态放大电路输出的信号放大到数字域电压范围，动态放大电路模块、比较决策电路模块的电流由短时间的时钟信号clk、clk1触发相应电流来提供，无需长时间的电流持续供应，从而降低了功耗。
17.该高速比较器电路中的比较决策电路模块包括交叉耦合反相器对，交叉耦合反相器对由两个耦合器交叉组成，具有输入与输出的隔离作用，隔断了输出到输入的直接耦合路径，从而降低了输入处回踢噪声，降低了该比较器的比较误差。
附图说明
18.图1为本发明的电路原理图；
19.图2为本发明的时钟信号的仿真时序图。
20.图3为本发明高速比较器的仿真波形图。
具体实施方式
21.下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，
这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
22.常规比较器信号放大实现方式有两种：一种是通过级联的开环放大器来获得较大的增益，从而将输入信号放大到数字域的范围；另一种是利用正反馈在短时间内放大输入信息。但第一种方式中的级联结构的相同增益通过增加整个放大器的带宽实现，带宽的增加提高了整个比较器的速度和功耗，并且需要长时间的电流持续供应来满足后端放大级大幅度摆幅输出需求，电流增大使得高速比较器的功耗增大。另一种方式中，高速比较器在比较过程中以及复位时，输出端电压的变化通过晶体管寄生电容耦合到输入端，从而干扰输入端的信号，引入噪声，造成比较误差。
23.针对上述高速比较器存在的功耗高、输入易受噪声干扰、比较误差大的问题，以下提供了一种单时钟控制高速比较器电路的具体实施例。见图1，该高速比较器包括动态放大电路模块1、比较决策电路模块2、输出寄存模块3，动态放大电路模块1的输入端连接时钟信号clk，动态放大电路模块1的输出端依次连接比较决策电路模块2、输出寄存模块3；动态放大电路模块1包括若干控制单元，控制单元由若干mos管组成，通过控制单元的充放电实现输入电压信号的放大；比较决策电路模块2包括交叉耦合反相器对，用于提供正反馈结构，并对动态放大电路输出的信号再次放大和隔离；输出寄存模块3包括锁存器，用于暂存输出信号。
24.动态放大电路模块1中的控制单元包括第一开关控制单元、输入控制单元、充电控制单元、反相器，第一开关控制单元包括尾电流mos管mtail，输入控制单元包括对称连接的mos管mn1、mn2，充电控制单元包括对称连接的mos管mp1、mp2，反相器包括第一反相器、第二反相器，第一反相器包括mos管mp3、mn3，第二反相器包括mos管mp4、mn4，尾电流mos管mtail的基极连接时钟信号clk，尾电流mos管mtail的源极连接电压源vss，尾电流mos管mtail的漏极分别连接mos管mn1、mn2的源极，mos管mn1、mn2的基极连接一组输入信号inp、inn，mos管mn1漏极分别连接mos管mp1源极、mos管mp3、mn3的基极，mos管mn2的漏极分别连接mos管mp2的源极、mos管mp4、mn4的基极，mos管mp1、mp2的基极相连，mos管mp1、mp2的漏极分别连接mos管mp3、mp4的源极以及电压源vdd，mos管mn3、mn4的源极分别连接电压源vss，mos管mp4、mn4的漏极相连后输出信号n3，且输出信号n3连接比较决策模块的第一输入端，mos管mp3、mn3的漏极相连后输出信号n4，且输出信号n4连接比较决策模块的第二输入端。
25.该动态放大电路模块1中，输入对管即mos管mn1、mn2，尾电流mos管mtail以及充电控制管即mos管mp1和mp2，输入时钟信号clk控制mos管mp1和mp2的闭合与关断来控制信号节点n1和n2被充电到高电平，同时该时钟信号也控制着尾电流mos管mtail的开启与关断。当时钟信号clk为低电平时，该比较器进入复位阶段，充电控制管mp1和mp2打开，尾电流mos管mtail关闭，信号节点n1和n2被拉高至高电平，同时也表明不存在静态电流，避免了两个时钟控制可能会引起的静态电流的消耗状态。当时钟信号clk为高电平时，比较器进入正常工作阶段，充电控制管mp1和mp2关闭，尾电流mos管mtail打开，此时信号节点n1和n2(信号节点为电压信号的节点)形成对地支路，开始放电到地，放电速度由尾电流mos管mtail电流以及信号节点n1和n2处寄生电容决定，速度为i
tail
/c
n1(2)
，输入对管起到电流分配的作用，在n1和n2节点形成电压差δv
n1(2)
，等效为对输入信号差值放大。该电压差通过mos管mp3、
mp4和mn3、mn4分别构成的反相器(该反相器为推挽反相放大器)进一步放大，并以输出信号n3、n4的方式传输给比较决策模块。
26.比较决策电路模块2还包括中间传输级、决策加速单元，中间传输级包括mos管mp7、mp8，交叉耦合反相器包括mos管mp5、mn5、mp6、mn6，决策加速单元包括mos管mn7～mn12，mos管mp7、mp8、mn5、mn6的源极均连接电压源vdd，mos管mp7、mn11、mn7的基极连接后与输出信号n3连接，mos管mp8、mn11、mn8的基极连接后与输出信号n4连接，mos管mn7、mn11、mn8、mn12的源极均连接电压源vss，mos管mn11的漏极连接mos管mn9的源极，mos管mn9、mp7、mp5、mn5的漏极与mos管mp6、mn6的基极连接并输出信号n6，mos管mp6、mn6、mp8、mp10的漏极与mos管mp5、mn5的基极连接并输出信号n5，mos管mn6的源极与mos管mn8的漏极连接，mos管mn9、mn10的基极分别连接时钟信号clk1。
27.动态放大电路模块1中的充放电结构放大输出的电压差值信号δv
n1(2)
经由推挽反相放大器进一步放大后，由中间传输级中的mos管mp7和mp8传输给交叉耦合反相器对来进行放大，同时推挽反相放大器和mos管mp7、mp8具有输入信号与输出信号的隔离作用，从而实现了输出耦合至输入噪声的衰减，提高了该比较器的准确性。决策加速单元中的mos管mn7和mn8控制该比较决策模块的尾电流源，mos管mn7和mn8导通开启，通过电压源vss给对交叉耦合反相器对提供电流。在比较器正常工作阶段，即clk1为高电平时，分配相应短时间脉冲信号，使交叉耦合反相器对的供电电流提升，从而加快比较决策电路的速度。该短时间脉冲信号通过控制时钟信号经由延时单元(该延时单元通过反相器来产生信号链路上的延时)、反相器和与逻辑门实现，该时钟电路的具体时序图如图2所示，在正反馈放大阶段，该脉冲信号可以打开mos管mn9和mn10，继而使mos管mn9、mn11和mn10、mn12导通，使正反馈结构电流提升，加速对负载电容的充电速度，充电速度计算方式为：(i
mn7(8)
i
mn11(12)
)/c
n5(6)
。当输出信号n5、n6稳定后，该加速脉冲控制信号结束，恢复为低电平，mos管mn9、mn10和mn11、mn12关断，因此，不会产生多余的电流消耗。
28.输出寄存模块中3的寄存器包括：第一信号调节单元、第二信号调节单元，第一信号调节单元、第二信号调节单元的输入端分别连接输出信号n5、n6，输出端分别连接输出信号dn、d，输出信号dn、d连接下一级电路的寄生电容和输入电容，第一信号调节单元包括若干串联的第一反相器31和一个第一与非门，第二信号调节单元包括若干串联的第二反相器32和一个第二与非门，第一与非门的输出连接第二与非门的输入端1端口，第二与非门的输出端连接第一与非门的输入端1端口。两级反相器(即第一反相器31、第二反相器32)的尺寸按1:3比例增加，再保证强驱动能力的同时满足了最小的延迟时间，以便后续对该比较器比较结果的进一步处理。
29.见图1，高速比较器电路还包括时钟电路4，时钟电路4包括延迟单元41、第三反相器42和与门，延迟单元、第三反相器、与门依次串联连接，第三反相器的输入端1端口连接时钟电路的第一时钟信号端，与门的输出为时钟电路的第二时钟信号端，第一时钟信号端输出时钟信号clk，第二时钟信号端输出时钟信号clk1，该高速比较器的时钟信号由单一时钟控制，即由图4所示的时钟电路产生的时钟信号clk、clk1控制，相比于两相时钟进行控制的偏差影响，单一时钟控制，减少多余时钟信号的引入，避免了在后续设计中需要对传输路径上寄生参数对相位延时的影响。通过延时单元及数字门电路产生短时间的控制脉冲信号来减小比较决策电路模块2输出信号时对下一级电路的寄生电容和的输入电容的充电时间，
即加快比较决策电路模块2的尾电流的供应，从而进一步加快了正反馈结构的放大速度，而该短时间脉冲信号结束后，控制相关晶体管关断，避免了增加多余的瞬态电流造成功耗的损失，起到了降低功耗的作用。
30.将上述高速比较器电路应用于高速adc中，输入信号inn为0.6v电压，输入信号inp为频率为500mhz，幅度为500mv正弦电压信号，当clk为低电平时，为该动态比较器的复位阶段，当clk为高电平时，为该动态比较器的正常工作阶段，若此时inn大于inp，比较结果，即输出信号d输出低电平，若inn小于inp，输出信号d输出高电平，见图3(a)。该高速比较器的仿真波形如图3所示，图3中，横轴表示时间，纵轴电压值，图3中(a)表示上述比较器输出数字码，其中1.2v为上述所说高电平，0v为上述所说低电平，图3(b)中两条线a、b分别表示上述所说输入信号inp和inn，图3(c)表示上述高速比较器需要的时钟控制信号，在10ghz控制时钟工作下，该高速低功耗比较器仅消耗709.44uw功耗(即消耗电源电流591.2ua)，在2ghz控制时钟工作下，该高速低功耗比较器仅消耗159.6uw功耗(即消耗电源电流133ua)。
31.以上的仅是本技术的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。