具有氮化镓结构的电阻器、电阻晶体管逻辑电路及其制法的制作方法

1.本发明涉及一种电阻器以及电阻晶体管逻辑(resistor-transistor-logic,rtl)电路，更具体言之，其涉及一种具有氮化镓结构的电阻器、电阻晶体管逻辑电路以及其制作方法。


背景技术：

2.目前全球绝大多数的半导体元件都是以硅作为基础材料与通道的硅基半导体，不过在高电压高功率元件的应用方面，硅基元件由于其导通电阻过大，容易造成电能大量损耗，且在高频工作环境下，硅基元件的切换频率相对较低，其性能表现远不如氮化镓或碳化硅等宽带隙化合物半导体材料。氮化镓等宽带隙化合物半导体材料相较于传统的硅基材料具有更宽的带隙，更低的导通电阻，故越能耐高温、高压、高频以及高电流，能源转换效率也较好，因此氮化镓集合了散热佳、体积小、能源耗损小、功率高等四种优良特性，其适用于功率半导体方面的应用，近年来在5g与电动车等高端产业的需求推升下，氮化镓材料崛起成为第三代半导体材料的明日之星。
3.尽管氮化镓化合物半导体材料具有良好的发展前景，然而现今全球在氮化镓材料的应用方面仍仅限于光电、通讯射频以及电源功率元件等，无法在逻辑电路方面取代传统的硅基材料。故此，如何提升晶片上氮化镓mos元件的数量密度，使其可以应用在晶体管化的数字逻辑电路设计中，是目前业内的技术人士仍需努力开发与研究的课题。


技术实现要素：

4.因应前文所述现今氮化镓宽带隙化合物半导体材料的发展需求，本发明特此提出了一种采用氮化镓结构的电阻晶体管逻辑(resistor-transistor-logic,rtl)电路结构，其特点在于其中的二维电子气(2deg)电阻器元件并非采用传统的平台(mesa)蚀刻方式制成，而是通过在氮化镓层上形成p型掺杂氮化镓层图案出界定出空乏区的方式来构成电阻器。此做法的优点在于，相较于平台蚀刻做法，其可大幅提升电阻器元件的密度，使得电阻晶体管逻辑电路的整体密度提升。
5.本发明的其一面向在于提出一种具有氮化镓结构的电阻晶体管逻辑电路，其结构包含一氮化镓层，具有一高压元件区、一低压元件区以及一电阻区、一氮化铝镓阻障层，位于该氮化镓层上、多条p型掺杂氮化镓覆盖层，位于该氮化铝镓阻障层上，其中在该高压元件区与该低压元件区中部分的该些p型掺杂氮化镓覆盖层使得其下方的该氮化镓层变为栅极空乏区，该电阻区中未被该些p型掺杂氮化镓覆盖层所覆盖的该氮化镓层作为二维电子气(2deg)电阻器、多个第一栅极，每个该第一栅极形成在该高压元件区中的一条该p型掺杂氮化镓覆盖层上、多个第一源极与多个第一漏极，形成在该高压元件区中的该氮化镓层上，其中该些第一栅极、该些第一源极以及该些第一漏极构成高压高电子移动率晶体管、多个第二栅极，每个该第二栅极形成在该低压元件区中的一条该p型掺杂氮化镓覆盖层上、以及多个第二源极与多个第二漏极，形成在该低压元件区中的该氮化镓层上，其中该些第二栅
极、该些第二源极以及该些第二漏极构成低压逻辑场效晶体管。
6.本发明的另一面向在于提出一种具有氮化镓结构的电阻器，其结构包含一氮化镓层，具有一二维电子气电阻区与一未掺杂多晶硅电阻区、一氮化铝镓阻障层，位于该二维电子气电阻区中的该氮化镓层上、多条p型掺杂氮化镓覆盖层，排列在该氮化铝镓阻障层上，使得该二维电子气电阻区中未被该些p型掺杂氮化镓覆盖层所覆盖的该氮化镓层变为一二维电子气电阻器、一钝化层，位于该氮化镓层上、以及一未掺杂多晶硅层，位于该未掺杂多晶硅电阻区中的该钝化层上并构成一未掺杂多晶硅电阻器。
7.本发明的又一面向在于提出一种具有氮化镓结构的电阻晶体管逻辑电路的制作方法，其步骤包含提供一基底，其具有一高压元件区、一低压元件区以及一电阻区、在该基底上依序形成一氮化镓层、一氮化铝镓阻障层与一p型掺杂氮化镓覆盖层、图案化该p型掺杂氮化镓覆盖层形成多条p型掺杂氮化镓覆盖图案，其中在该高压元件区与该低压元件区中部分的该些p型掺杂氮化镓覆盖图案下方的该氮化镓层变为栅极空乏区，该电阻区中未被该些p型掺杂氮化镓覆盖图案覆盖的该氮化镓层作为二维电子气(2deg)电阻器、在该氮化镓层与该些p型掺杂氮化镓覆盖图案上形成一钝化层、在该钝化层中的该氮化镓层上形成多个源极与多个漏极、在该钝化层中的该些p型掺杂氮化镓覆盖图案上形成多个栅极，其中该高压元件区中的该些栅极、该些源极以及该些漏极构成高压高电子移动率晶体管，该低压元件区中的该些栅极、该些源极以及该些漏极构成低压逻辑场效晶体管。
8.本发明的这类目的与其他目的在阅者读过下文中以多种图示与绘图来描述的优选实施例的细节说明后应可变得更为明了显见。
附图说明
9.本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中：
10.图1为本发明优选实施例中的二维电子气(2deg)电阻器的顶示意图；
11.图2为以图1中的a-a
′
为截线所做的截面图；
12.图3为本发明优选实施例中的低压逻辑场效晶体管的顶示意图；
13.图4为以图3中的b-b
′
为截线所做的截面图；
14.图5为本发明优选实施例中的高压高电子移动率晶体管(hemt)的顶示意图；
15.图6为以图5中的c-c
′
为截线所做的截面图；
16.图7为本发明优选实施例中的电阻晶体管逻辑(rtl)反向器电路结构的顶示意图与电路图；
17.图8为本发明优选实施例中的电阻晶体管逻辑反及闸(nand)电路结构的顶示意图与电路图；
18.图9为本发明优选实施例中的电阻晶体管逻辑反或闸(nor)电路结构的顶示意图与电路图；
19.图10为本发明优选实施例中的二维电子气电阻器、未掺杂多晶硅电阻器以及掺杂多晶硅电阻器等三种不同电阻器的顶示意图；
20.图11为分别以图10中的a-a
′
、d-d
′
以及e-e
′
为截线所做的截面图；
21.图12为本发明另一实施例中具有场板结构的高压高电子移动率晶体管的顶示意图；
22.图13为以图12中的c-c
′
为截线所做的截面图；以及
23.图14为本发明另一实施例中上方具有金属互连电阻器的高压高电子移动率晶体管的截面图。
24.需注意本说明书中的所有图示都为图例性质，为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。
25.主要元件符号说明
26.2deg
ꢀꢀꢀ
二维电子气通道
27.10
ꢀꢀꢀ
二维电子气电阻器
28.20
ꢀꢀꢀ
低压逻辑场效晶体管
29.30
ꢀꢀꢀ
高压高电子移动率晶体管
30.40
ꢀꢀꢀ
未掺杂多晶硅电阻器
31.50
ꢀꢀꢀ
掺杂多晶硅电阻器
32.60,70
ꢀꢀꢀ
场板结构
33.80,85,90
ꢀꢀꢀ
金属互连电阻器
34.100
ꢀꢀꢀ
基底
35.100a
ꢀꢀꢀ
电阻区
36.100b
ꢀꢀꢀ
低压元件区
37.100c
ꢀꢀꢀ
高压元件区
38.101
ꢀꢀꢀ
氮化镓外延层
39.102
ꢀꢀꢀ
氮化镓外延层
40.104
ꢀꢀꢀ
氮化镓平台层
41.106
ꢀꢀꢀ
氮化铝镓阻障层
42.108
ꢀꢀꢀ
p型掺杂氮化镓覆盖层
43.110
ꢀꢀꢀ
钝化层
44.110a
ꢀꢀꢀ
源/漏极开口
45.112
ꢀꢀꢀ
源/漏极
46.112a
ꢀꢀꢀ
场板部位
47.114
ꢀꢀꢀ
层间介电层
48.116
ꢀꢀꢀ
接触件
49.118
ꢀꢀꢀ
栅极
50.118a
ꢀꢀꢀ
场板部位
51.120
ꢀꢀꢀ
未掺杂多晶硅层
52.122
ꢀꢀꢀ
掺杂多晶硅层
53.d1
ꢀꢀꢀ
源极至栅极距离
54.d2
ꢀꢀꢀ
漏极至栅极距离
55.gnd
ꢀꢀꢀ
接地电压
56.in,ina,inb
ꢀꢀꢀ
输入电压
57.inv
ꢀꢀꢀ
反向器
58.m1,m2,m3
ꢀꢀꢀ
金属层
59.nand
ꢀꢀꢀ
反及闸
60.nor
ꢀꢀꢀ
反或闸
61.out
ꢀꢀꢀ
输出电压
[0062]vdd
ꢀꢀꢀ
工作电压
[0063]
v1,v2
ꢀꢀꢀ
导孔件
具体实施方式
[0064]
现在下文将详细说明本发明的示例性实施例，其会参照附图示出所描述的特征以便阅者理解并实现技术效果。阅者将可理解文中的描述仅通过例示的方式来进行，而非意欲要限制本案。本案的各种实施例和实施例中彼此不冲突的各种特征可以以各种方式来加以组合或重新设置。在不脱离本发明的精神与范畴的情况下，对本案的修改、等同物或改进对于本领域技术人员来说是可以理解的，并且旨在包含在本案的范围内。
[0065]
阅者应能容易理解，本案中的「在
…
上」、「在
…
之上」和「在
…
上方」的含义应当以广义的方式被解读，以使得「在
…
上」不仅表示「直接在」某物「上」而且还包括在某物「上」且其间有居间特征或层的含义，并且「在
…
之上」或「在
…
上方」不仅表示「在」某物「之上」或「上方」的含义，而且还可以包括其「在」某物「之上」或「上方」且其间没有居间特征或层(即，直接在某物上)的含义。
[0066]
此外，诸如「在
…
之下」、「在
…
下方」、「下部」、「在
…
之上」、「上部」等空间相关术语在本文中为了描述方便可以用于描述一个元件或特征与另一个或多个元件或特征的关系，如在附图中示出的。
[0067]
阅者通常可以至少部分地从上下文中的用法理解术语。例如，至少部分地取决于上下文，本文所使用的术语「一或多个」可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，至少部分地取决于上下文，诸如「一」、「一个」、「该」或「所述」之类的术语同样可以被理解为传达单数用法或者传达复数用法。另外，术语「基于」可以被理解为不一定旨在传达排他性的因素集合，而是可以允许存在不一定明确地描述的额外因素，这同样至少部分地取决于上下文。
[0068]
阅者更能了解到，当「包含」与/或「含有」等词用于本说明书时，其明定了所陈述特征、区域、整体、步骤、操作、要素以及/或部件的存在，但并不排除一或多个其他的特征、区域、整体、步骤、操作、要素、部件以及/或其组合的存在或添加的可能性。
[0069]
如本文中使用的，术语「层」是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如，层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以水准、竖直和/或沿倾斜表面延伸。基底可以是层，其中可以包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成触点、互连线和/或通孔)和一个或多个介电层。
[0070]
本案的目的在于提出一种以氮化镓(gan)作为通道的电路结构，实施例中将会分别说明具有这类氮化镓通道结构的电阻器元件(图1与图2)、低压逻辑场效晶体管(fet)元件(图3与图4)以及高压高电子移动率晶体管(hemt)元件(图5与图6)，并且提出由这些元件构成的电阻晶体管逻辑(resistor-transistor-logic,rtl)电路设计(图7与图9)。再者，本案所提出以氮化镓为基础的电阻器可与其他已知的电阻器搭配(图10与图11)，以此提供全范围、具有不同电阻量值的电阻器组合来应用在不同的电路结构或部件中。
[0071]
根据本发明实施例，在氮化镓层上形成一层氮化铝镓(algan)阻障层可以使该氮化铝镓层与该氮化镓层构成异质外延结构，其异质介面处的应变所导致的自发极化和外延应力所产生的压电极化会在接近该介面处的氮化镓层中形成二维电子气(2deg)通道，其具有极高的极化电荷与高迁移率的性质，也具有极佳的热稳定性与高击穿电场，故可以此方式来构成高电子迁移率晶体管(high electron mobility transistor,hemt)。然而，上述通道机制所构成的场效晶体管一般为常开型(normally-on)，亦即其导电通道是常态开启的，不需要在栅极施加电压。若要使这类晶体管截止则需要于栅极端施加负偏压，如此会增加元件的功率损耗并需要额外的控制电路面积。对此，通过在氮化铝镓层上形成一层p型掺杂氮化镓(pgan)覆盖层，其可以使得正下方的氮化镓层中的二维电子气通道消失而变为栅极空乏区，如此就可制作出常关型(normally-off)或增强型的场效晶体管元件，使其栅极不需施加偏压即可将元件关闭。
[0072]
根据上述氮化镓的基本运作原理，接着说明本发明氮化镓元件的结构。首先请参照图1，其为根据本发明较佳实施例中一二维电子气(2deg)电阻器的顶示意图。本发明的二维电子气电阻器10是建构在一氮化镓外延层102上，氮化镓外延层102上形成有氮化镓平台层(mesa)104以及位于氮化镓平台层104上的氮化铝镓阻障层106，其界定出了氮化镓元件的主动区。为了使氮化镓平台层104变为所需的电阻结构，氮化铝镓阻障层106上设置有多个p型掺杂氮化镓覆盖层108，其以错位排列方式形成在氮化铝镓阻障层106上，使得裸露出的氮化镓平台层104/氮化铝镓阻障层106区域在顶视角度下呈现绕线图案。部分的p型掺杂氮化镓覆盖层108可延伸出氮化镓平台层104外。此裸露出的氮化镓平台层104/氮化铝镓阻障层106的绕线部位相较于周遭被p型掺杂氮化镓覆盖层108所覆盖的部位而言具有较高的导电性，故可作为定制的电阻器结构。该绕线部位的长度与宽度以及其中的二维电子气通道的厚度将可决定其电阻值，其量值约在300欧姆/平方(ohm/sq)，适合作为数字逻辑电路的电阻元件。绕线图案的两侧形成有二维电子气电阻器10的源/漏极112，其上方通过接触件116电连接到外部电路。
[0073]
接着请参照图2，其为以图1中的a-a
′
为截线所做的截面图，下述实施例将从截面视角来说明本发明二维电子气电阻器10元件在垂直位向的连结与相对关系以及其制作方式。二维电子气电阻器10最下方为一基底100，基底100上可界定有电阻区100a、低压元件区100b(图4)、以及高压元件区100c(图6)等三种不同的元件区域，本发明的二维电子气电阻器10是形成在所界定出的电阻区100a中。基底100可以使用晶向平面为《111》的硅基材，其可避免后续异质外延过程中因为两种材质的晶格常数与热膨胀系数差异过大而产生插排或缺陷等问题。在其他实施例中，也可采用氧化铝、碳化硅《0001》、砷化镓《100》或是砷化镓《111》等基材。之后，在基底100上依序形成氮化镓外延层101与氮化铝镓阻障层106等层结构，其可通过有机金属化学气相沉积法(mocvd)或是氢化物气相外延法(hvpe)来形成。氮化
镓外延层101与氮化铝镓阻障层106之间的异质介面可在该介面处附近的氮化镓外延层101中形成二维电子气通道2deg。在一些实施例中，氮化铝镓阻障层106也可是一复层结构，其中还可包含了氮化铝、氮化铝镓、以及/或氮化铝铟等层结构，且该些层结构可以具有渐变的成分比例特性来达到较佳的外延品质与通道特性。在一些实施例中，在高温成长氮化镓外延层101与氮化铝镓阻障层106之前可以先在基底100上成长多层低温氮化镓、氮化铝或是氧化锌材质的缓冲层或是超晶格层(未图示)来减缓晶格常数不匹配的问题。
[0074]
复参照图2。在氮化镓外延层102、氮化铝镓阻障层106形成后，接下来需要进行一平台(mesa)蚀刻制作工艺界定出元件的主动区，以达到较佳的击穿电压与漏极漏电流表现。可以cl2/ar或cl2/bcl3为蚀刻气体采用感应耦合等离子体(icp)或是反应性离子蚀刻(rie)等干蚀刻制作工艺来图案化氮化镓外延层102以及其上的氮化铝镓阻障层106并达到一定深度，以此界定出一无损伤、具有垂直侧壁的隔离平台。从图中可以看出原先成长的氮化镓外延层101在此平台蚀刻中被分为一层在下方覆盖整个基底100表面的氮化镓外延层102部位以及一个在上方位于所界定区域的氮化镓平台层104部位，氮化铝镓阻障层106只余留在氮化镓平台层104上构成其中所需的二维电子气通道2deg。在其他实施例中，也有可能不进行平台蚀刻界定出氮化镓平台层104，而是直接在氮化镓外延层101上进行元件的制作。
[0075]
复参照图2。在氮化镓平台层104形成后，接着在氮化铝镓阻障层106上形成图案化的p型掺杂氮化镓覆盖层108。p型掺杂氮化镓覆盖层108可为掺有镁原子的氮化镓层。p型掺杂氮化镓覆盖层108会图案化形成如图1所示的多条p型掺杂氮化镓覆盖层108的态样。如此，图案化后的p型掺杂氮化镓覆盖层108的正下方的氮化镓平台层104中的二维电子气通道2deg会转变为常关(normally-off)型态的空乏区，而未被图案化的p型掺杂氮化镓覆盖层108覆盖的氮化镓平台层104部位就可作为具有较高导电性的电阻元件，即图1中的绕线部位。p型掺杂氮化镓层108的形成与图案化可以采用与前述平台蚀刻相同的制作工艺。形成图案化的p型掺杂氮化镓覆盖层108之后，接下来在基底100上形成一钝化层110，如氮化硅层，其覆盖住氮化镓外延层102、氮化镓平台层104、氮化铝镓阻障层106以及图案化的p型掺杂氮化镓覆盖层108等部位。在本发明实施例中，钝化层110除了可以保护p型掺杂氮化镓覆盖层108与氮化铝镓阻障层106等部位外，并且可为后续hemt元件的栅极、源/漏极提供隔离效果，以减少漏电流。在某些实施例中，钝化层110还可作为场板部位或结构的介电层。在实施例中，钝化层110可以cvd方式形成，其材质也可以选用氧化硅、氧化铝、氮化铝、氮氧化硅、铁氟龙或是氧化铪等。
[0076]
复参照图2。在钝化层110形成后，接下来在钝化层110中形成源/漏极开口110a，并且在其中填入源/漏极材料而形成源/漏极112。形成源/漏极112的步骤可包含：先在钝化层110中形成开口、进行电子束蒸镀在源/漏极开口110a中以及钝化层110上沉积源/漏极材料，如钛/铝/镍/金等金属复层、之后进行一光刻制作工艺图案化位于钝化层110上的源/漏极材料，形成源/漏极图案。最后，进行一快速热退火制作工艺来形成欧姆接触。在本发明实施例中，源/漏极112下方的氮化铝镓阻障层106可以移除也可以保留。从图中可以看到，形成后的源/漏极112在钝化层110上可以具有水平延伸的场板部位112a，其可以调变该处电场来达到较佳的击穿电压。
[0077]
复参照图2。源/漏极112形成后，接下来在整个钝化层110上形成一层间介电层
114，其覆盖住源/漏极112。层间介电层114的材质可为氧化硅，其可通过cvd方式来形成。接着，在层间介电层114中形成接触开口裸露出源/漏极112，之后在接触开口中填入接触材料，如钨、钴或铜，形成连接源/漏极112的接触件116。如此即完成了本发明二维电子气电阻器10的制作。
[0078]
本发明二维电子气电阻器10的优点在于，由于采用p型掺杂氮化镓覆盖层108形成空乏区的方式来界定出电阻器的绕线结构，相较于现有技术采用传统平台蚀刻方式吃出绕线结构的做法，本案的做法更容易缩小绕线结构的宽度，使得电阻器的单位面积密度大幅增加，其更有利于应用于电阻晶体管逻辑电路的制作与设计中。
[0079]
接下来请参照图3，其为本发明优选实施例中的低压逻辑场效晶体管20的顶示意图。在本发明实施例中，除了前述的电阻器元件外，氮化镓相关结构同样可以在基材上形成所需的场效晶体管结构。如图所示，本发明的低压逻辑场效晶体管20同样建构在与前述二维电子气电阻器10相同的氮化镓外延层102上，氮化镓外延层102具有氮化镓平台层104以及位于氮化镓平台层104上的氮化铝镓阻障层106，其界定出低压逻辑场效晶体管20的主动(有源)区并形成二维电子气通道2deg。与前述二维电子气电阻器10不同的是，为了在氮化镓平台层104中形成常态关闭的栅极空乏区，氮化铝镓阻障层106上设置有多个间格排列的p型掺杂氮化镓覆盖层108，每个p型掺杂氮化镓覆盖层108即对应一个栅极区，其上形成有栅极118。部分的p型掺杂氮化镓覆盖层108可延伸出氮化镓平台层104外。此时裸露的氮化镓平台层104/氮化铝镓阻障层106部位相较于周遭被p型掺杂氮化镓覆盖层108所覆盖的栅极区而言具有较高的导电性，即可作为低压逻辑场效晶体管20的源/漏极区，并在该区域上形成源/漏极112。栅极118与源/漏极112的上方形成有接触件116电连接到外部电路。
[0080]
须注意在本发明实施例中，低压逻辑场效晶体管20的源极至栅极距离d1被设计成与漏极至栅极距离d2相等，这样的特征有别于现有技术中氮化镓hemt元件的漏极至栅极距离通常会大于源极至栅极距离的特征，其优点在于可以大幅减少元件所需的布局面积，使得的逻辑场效晶体管的单位面积密度大幅增加，其更有利于应用于电阻晶体管逻辑电路的制作与设计中。
[0081]
接着请参照图4，其为以图3中的b-b
′
为截线所做的截面图，下述实施例将从截面视角来说明本发明低压逻辑场效晶体管20在垂直位向的连结与相对关系以及其制作方式。低压逻辑场效晶体管20的层结构与制作工艺基本上与前述二维电子气电阻器10相同，差异处在于低压逻辑场效晶体管20形成在基底100所界定出的低压元件区100b，且其p型掺杂氮化镓覆盖层108的主要目的是用来界定出栅极空乏区而非电阻绕线部位，在其p型掺杂氮化镓覆盖层108上会设置有栅极118。栅极118可以在源/漏极112之后形成，其做法与源/漏极112相同，同样是在钝化层110上形成开口并在开口中与钝化层110上沉积栅极材料，如镍/金等金属复层，之后再进行光刻制作工艺形成栅极图案并进行快速热退火制作工艺形成欧姆接触。从图中可以看到，形成后的栅极118在钝化层110上同样具有水平延伸的场板部位118a，其可以调变该处电场来达到较佳的击穿电压。其他与前述实施例相同的部位与制作工艺此处将不再多加赘述。
[0082]
接下来请参照图5，其为本发明优选实施例中的高压高电子移动率晶体管30的顶示意图。在本发明实施例中，除了前述的电阻器元件与低压逻辑元件外，氮化镓相关结构同样可以在基材上形成所需的高电子移动率晶体管结构。如图所示，本发明的高压高电子移
动率晶体管30同样建构在与二维电子气电阻器10以及低压逻辑场效晶体管20相同的氮化镓外延层102上，氮化镓外延层102具有氮化镓平台层104以及位于氮化镓平台层104上的氮化铝镓阻障层106，其界定出高压高电子移动率晶体管30的主动区并形成成二维电子气通道2deg。为了在氮化镓平台层104中产生常态关闭的栅极空乏区，氮化铝镓阻障层106上设置有多个间格排列的p型掺杂氮化镓覆盖层108，每个p型掺杂氮化镓覆盖层108即对应一个栅极区，其上形成有栅极118。部分的p型掺杂氮化镓覆盖层108可延伸出氮化镓平台层104外。此时裸露的氮化镓平台层104/氮化铝镓阻障层106部位相较于周遭被p型掺杂氮化镓覆盖层108所覆盖的栅极区而言具有较高的导电性，即可作为低压逻辑场效晶体管20的源/漏极区，并在该区域上形成源/漏极112。栅极118与源/漏极112的上方形成有接触件116电连接到外部电路。
[0083]
需注意在本发明实施例中，高压高电子移动率晶体管30的源极至栅极距离d1与漏极至栅极距离d2并不相等，漏极至栅极距离d2可设计成达源极至栅极距离d1的数倍之多。较长的漏极至栅极距离d2的优点在于可以通过漂移区的延伸以及场板部位的设置来提升元件击穿电压，其于后文实施例中将进行说明。
[0084]
接着请参照图6，其为以图5中的c-c
′
为截线所做的截面图，下述实施例将从截面视角来说明本发明高压高电子移动率晶体管30在垂直位向的连结与相对关系以及其制作方式。高压高电子移动率晶体管30的层结构与制作工艺基本上与前述的低压逻辑场效晶体管20相同，其差异处在于高压高电子移动率晶体管30形成在基底100所界定出的高压元件区100c中，且具有较长的漏极至栅极距离d2以及场板结构来改善元件的击穿电压。其他与前述实施例相同的部位与制作工艺此处将不再多加赘述。
[0085]
在说明了本发明二维电子气电阻器10、低压逻辑场效晶体管20以及高压高电子移动率晶体管30的布局与结构后，接着将通过图7至图9来说明使用本发明二维电子气电阻器10与低压逻辑场效晶体管20构建的基本电阻晶体管逻辑电路。
[0086]
首先请参照图7，其为根据本发明优选实施例中的反向器inv电路结构的顶示意图与电路图。如图所示，本发明的反向器inv是由一个二维电子气电阻器10以及一个低压逻辑场效晶体管20所构成，其中低压逻辑场效晶体管20的栅极端会连接到输入电压in，源极端接地gnd，漏极端则与二维电子气电阻器10的源极端相接并共同连接到输出电压out，二维电子气电阻器10的漏极端则与工作电压v
dd
相接。在运作时，当输入电压in等于工作电压v
dd
(高电位)，低压逻辑场效晶体管20会被导通，此时输出电压out约等于接地电压gnd(低电位)。当输入电压in等于0v(低电位)时，低压逻辑场效晶体管20会处于截止模式，此时输出电压out约等于工作电压v
dd
(高电位)。
[0087]
接着请参照图8，其为根据本发明优选实施例中的电阻晶体管逻辑反及闸(nand)电路结构的顶示意图与电路图。如图所示，本发明的nand电路是由一个二维电子气电阻器10与两个串连的低压逻辑场效晶体管20所构成，其中两个低压逻辑场效晶体管20的栅极端分别连接到输入电压ina,inb，其中一个低压逻辑场效晶体管20的源极端接地gnd，另一个低压逻辑场效晶体管20的漏极端则与二维电子气电阻器10的源极端相接并共同连接到输出电压out，二维电子气电阻器10的漏极端则与工作电压v
dd
相接。在运作时，只有当两个输入电压ina与inb都等于工作电压v
dd
(高电位)时，串联的两个低压逻辑场效晶体管20才会导通使得输出电压out等于接地电压gnd(低电位)。当两个输入电压ina与inb都处于低电位或
是其中一者处于低电位时，串联的两个低压逻辑场效晶体管20的至少一者会呈截止态，使得输出电压out约等于工作电压v
dd
(高电位)。
[0088]
接着请参照图9，其为根据本发明优选实施例中的电阻晶体管逻辑反或闸(nor)电路结构的顶示意图与电路图。如图所示，本发明的nor电路是由一个二维电子气电阻器10与两个并联的低压逻辑场效晶体管20所构成，其中两个低压逻辑场效晶体管20的栅极端分别连接到输入电压ina,inb，两个源极端分别接地gnd，共同漏极端则与二维电子气电阻器10的源极端相接并共同连接到输出电压out，二维电子气电阻器10的漏极端则与工作电压v
dd
相接。在运作时，只有当两个输入电压ina与inb都为0v(低电位)时，共同漏极端的输出电压out才会约等于工作电压v
dd
(高电位)。当两个输入电压ina与inb都处于高电位或是其中一者处于高电位，串联的两个低压逻辑场效晶体管20的至少一者会被导通，使得共同漏极端的输出电压out等于接地电压gnd(低电位)。
[0089]
在说明了本发明二维电子气电阻器10与低压逻辑场效晶体管20在电阻晶体管逻辑电路方面的应用后，接下来说明本发明的二维电子气电阻器10与其他已知的电阻器结构搭配，来提供全范围、具有不同电阻量值的电阻器组合，以来应用在不同的电路结构或部件中。
[0090]
首先请参照图10，其为根据本发明优选实施例中一二维电子气电阻器10、一未掺杂多晶硅电阻器40以及一掺杂多晶硅电阻器50等三种不同电阻器的顶示意图。此三种不同电阻器都制作在同一氮化镓基材上，其差异处在于所使用的绕线部位材料，二维电子气电阻器10使用氮化镓平台层104，未掺杂多晶硅电阻器40使用未掺杂多晶硅层120，掺杂多晶硅电阻器50使用掺杂多晶硅层122。由于使用的材料不同，三种电阻器会具有不同量值的电阻，其中未掺杂多晶硅电阻器40的电阻值约在2000ohm/sq，可适用于类比数字转换电路。二维电子气电阻器10与掺杂多晶硅电阻器50的电阻值分别约在300ohm/sq与50ohm/sq，其可适用于电阻晶体管逻辑电路。
[0091]
接下来请参照图11，其为分别以图10中的a-a
′
、d-d
′
以及e-e
′
为截线所做的截面图。下述实施例将从截面视角来说明上述三种不同的电阻器在垂直位向的连结与相对关系以及其制作方式，其中关于二维电子气电阻器10的部分于前述实施例相同，此处不再多加赘述。对于未掺杂多晶硅电阻器40而言，由于不需要形成2deg通道，其氮化镓外延层102上并未形成氮化镓平台层104、氮化铝镓阻障层106以及p型掺杂氮化镓覆盖层108等层结构，其未掺杂多晶硅层120是通过lpcvd等方式直接形成在钝化层110上作为电阻器的绕线部位。上方再由层间介电层114覆盖整个电阻器。同样地，掺杂多晶硅电阻器50的氮化镓外延层102上并未形成有氮化镓平台层104、氮化铝镓阻障层106以及p型掺杂氮化镓覆盖层108等层结构，其掺杂多晶硅层122可在cvd制作工艺期间原位掺杂磷或砷等n型掺质来直接形成在钝化层110上，作为电阻器的绕线部位。
[0092]
从上述本发明实施例可知，本发明所提出的电阻器结构与相关制作工艺可以很容易地将二维电子气电阻器10、未掺杂多晶硅电阻器40以及掺杂多晶硅电阻器50等三种不同电阻器整合在同一氮化镓基材上，其中不需增加或改动过多的制作工艺步骤即可达成。
[0093]
接下来请同时参照图12与图13，其为根据本发明另一实施例中具有场板结构的高压高电子移动率晶体管(hemt)30的顶示意图以及以图12中的c-c
′
为截线所做的截面图。本实施例的高压高电子移动率晶体管30结构与图5以及图6所示者相似，其差异处在于栅极
118与漏极112之间的钝化层110上设置有额外的场板结构60,70来进一步改善元件的击穿电压特性。其中，场板结构60可为栅极118上原有的场板部位118a的一部分，或者是作为与栅极118不连接的独立图案，其与栅极118同时形成。同样地，场板结构60可为漏极112上原有的场板部位112a的一部分，或者是作为与漏极112不连接的独立图案，其与源/漏极112同时形成。在本发明实施例中，场板结构60与70的电阻值分别约为0.2～0.3ohm/sq，其也可视为是一种电阻器来加以应用。
[0094]
最后请参照图14，其为根据本发明另一实施例中上方具有金属互连电阻器的高压高电子移动率晶体管的截面图。在本发明实施例中，前述实施例所提到的各种电阻器还可以进一步与位于金属互连结构中的金属互连电阻器结合来达到更进一步全范围、具有不同电阻量值的电阻器组合。如图所示，高压高电子移动率晶体管30可以通过接触件116连接到上层的金属互连结构，如金属层m1,m2,m3以及导孔件v1,v2。可以通过金属互连结构中的金属导线部位来形成所需的金属互连电阻器，如图中分别位于金属层m1,m2,m3中的金属互连电阻器80,85,90。随着越上层的金属层厚度越大，金属互连电阻器80,85,90的电阻值也会越来越小。例如在本发明实施例中金属互连电阻器80,85,90的电阻值分别为0.08ohm/sq,0.04ohm/sq以及0.01ohm/sq。
[0095]
故此，综合上述实施例，其中提出了整合包含二维电子气电阻器10、未掺杂多晶硅电阻器40、掺杂多晶硅电阻器50、场板结构60,70以及金属互连电阻器80,85,90等各种不同电阻量级的电阻器组合，其电阻值可从2000ohm/sq至0.01ohm/sq，可应用在各种需要不同电阻值的电路应用中。
[0096]
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。