一种任意参数雷达信号自适应下变频方法和系统与流程

1.本技术涉及雷达信号处理技术领域，特别是涉及一种基于门限可变的任意参数雷达信号自适应下变频方法和系统。


背景技术：

2.随着现代雷达发展对多目标、多功能、强抗干扰等技术指标的要求，相控阵雷达因其这些方面的优势而得到了巨大重视和发展。相控阵雷达是由大量相同的辐射单元组成的雷达阵面，每个辐射单元在相位和幅度上独立受波控和移相器控制。为了增大功率以获得更高的性能，相控阵雷达通常采用大量的辐射单元，最终形成多个数据通道，与数字收发系统进行数据交互。面对逐渐增加的采样位宽和信道数量，如何有效降低数据率以确保硬件系统快速准确采集、存储、处理雷达信号已成为现代雷达信号处理的重要问题。
3.当遇到上述问题时，传统的解决方法通常是选择对数据进行“开窗”处理——间歇性传输；或者针对特定电磁环境，提前在采集系统中设置相应的信号下变频。这两种方法前者会导致一部分数据丢失；后者则缺乏灵活性和普适性，无法适应现实中复杂的电磁环境。为了保证雷达信号处理的快速准确，有必要探索一种有效降低数据率的方法。


技术实现要素：

4.基于此，有必要针对上述技术问题，提供一种能够提升雷达信号下变频方法适应性的任意参数雷达信号自适应下变频方法和系统。
5.一种任意参数雷达信号自适应下变频方法，所述方法包括：
6.获取相控阵雷达信号采集系统中任一数据通道的原始信号，对所述原始信号进行缓存；所述原始信号包括两路iq信号；
7.对所述两路iq信号分别做快速傅里叶变换后求平方和，得到所述原始信号的复信号，根据所述复信号的峰值确定当前的信号频率；
8.当所述峰值大于预设门限时，判定当前信号为有效信号，当连续预设次判定为有效信号时，通过信号发生器根据所述当前的信号频率生成dds输出信号；
9.在dds输出信号生成后等待预设时钟周期，读取缓存模块中缓存的iq信号，通过复数乘法器对所述iq信号和所述dds输出信号进行混频，将所述原始信号实时下变频至基带信号。
10.在其中一个实施例中，还包括：获取所述两路iq信号中的i信号和q信号；
11.对所述i信号和所述q信号分别做n1点快速傅里叶变换后求平方和为i2 q2；其中n1的取值为所述相控阵雷达信号采集系统的采样率。
12.在其中一个实施例中，还包括：根据所述复信号的峰值对应的x坐标确定当前的信号频率。
13.在其中一个实施例中，还包括：当所述峰值大于预设门限时，判定当前信号为有效信号；
14.以n1个采样点为一轮，采集多轮原始信号，生成多轮对应的复信号；
15.当连续预设次判定为有效信号时，产生一个脉冲开始信号；
16.当所述脉冲开始信号被检测到时，通过信号发生器根据所述当前的信号频率生成dds输出信号。
17.在其中一个实施例中，还包括：根据所述当前的信号频率f1；
18.给信号发生器ip核发送-f1所对应的配置参数；
19.通过所述信号发生器根据所述配置参数生成dds输出信号。
20.在其中一个实施例中，还包括：在dds输出信号生成后等待预设时钟周期，完成对信号发生器ip核的参数重载后，给缓存模块发出读取指令；
21.通过所述缓存模块接收到读取指令后，按顺序读取缓存模块中缓存的iq信号；其中，所述iq信号的读取与所述dds输出信号的输出同步。
22.在其中一个实施例中，还包括：在dds输出信号生成后等待预设时钟周期，读取缓存模块中缓存的iq信号；其中，所述缓存模块中缓存的iq信号对应的缓存时长大于生成所述dds输出信号所消耗的时长。
23.在其中一个实施例中，还包括：所述预设门限是根据不同的辐射源参数设定的。
24.一种任意参数雷达信号自适应下变频系统，所述系统包括：
25.所述信号检测模块用于获取相控阵雷达信号采集系统中任一数据通道的原始信号；所述原始信号包括两路iq信号；对所述两路iq信号分别做快速傅里叶变换后求平方和，得到所述原始信号的复信号，根据所述复信号的峰值确定当前的信号频率；当所述峰值大于预设门限时，判定当前信号为有效信号，当连续预设次判定为有效信号时，判定有效脉冲到达；
26.所述dds模块用于当有效脉冲到达时，通过信号发生器根据所述当前的信号频率生成dds输出信号；
27.所述缓存模块用于对所述原始信号进行缓存，以及在dds输出信号生成后等待预设时钟周期，对缓存的iq信号进行读取；
28.所述混频模块用于通过复数乘法器对所述iq信号和所述dds输出信号进行混频，将所述原始信号实时下变频至基带信号。
29.在其中一个实施例中，系统还包括adc采集模块；adc采集模块用于将相控阵雷达接收到的模拟信号转换为数字的原始信号。
30.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现以下步骤：
31.获取相控阵雷达信号采集系统中任一数据通道的原始信号，对所述原始信号进行缓存；所述原始信号包括两路iq信号；
32.对所述两路iq信号分别做快速傅里叶变换后求平方和，得到所述原始信号的复信号，根据所述复信号的峰值确定当前的信号频率；
33.当所述峰值大于预设门限时，判定当前信号为有效信号，当连续预设次判定为有效信号时，通过信号发生器根据所述当前的信号频率生成dds输出信号；
34.在dds输出信号生成后等待预设时钟周期，读取缓存模块中缓存的iq信号，通过复数乘法器对所述iq信号和所述dds输出信号进行混频，将所述原始信号实时下变频至基带
信号。
35.一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现以下步骤：
36.获取相控阵雷达信号采集系统中任一数据通道的原始信号，对所述原始信号进行缓存；所述原始信号包括两路iq信号；
37.对所述两路iq信号分别做快速傅里叶变换后求平方和，得到所述原始信号的复信号，根据所述复信号的峰值确定当前的信号频率；
38.当所述峰值大于预设门限时，判定当前信号为有效信号，当连续预设次判定为有效信号时，通过信号发生器根据所述当前的信号频率生成dds输出信号；
39.在dds输出信号生成后等待预设时钟周期，读取缓存模块中缓存的iq信号，通过复数乘法器对所述iq信号和所述dds输出信号进行混频，将所述原始信号实时下变频至基带信号。
40.上述任意参数雷达信号自适应下变频方法和系统，通过获取相控阵雷达信号采集系统中任一数据通道的原始信号，对原始信号进行缓存，在缓存的同时对原始信号中两路iq信号分别做快速傅里叶变换后求平方和，得到原始信号的复信号，根据复信号的峰值确定当前的信号频率；当峰值大于预设门限时，判定当前信号为有效信号，当连续预设次判定为有效信号时，通过信号发生器根据当前的信号频率生成dds输出信号；在dds输出信号生成后等待预设时钟周期，读取缓存模块中缓存的iq信号，通过复数乘法器对iq信号和dds输出信号进行混频，将原始信号实时下变频至基带信号。本发明将采集到的任意参数信号准确地下变频至基带信号，大大降低了系统传输的数据率、降低硬件的限制；另外，门限值的启用和对任意信号的自适应，让本发明对复杂电磁环境的适应能力显著提升。本发明对促进软件化雷达平台向多阵元、高数据量方向的发展起到了重要推动作用。
附图说明
41.图1为一个实施例中任意参数雷达信号自适应下变频方法的应用场景图；
42.图2为一个实施例中任意参数雷达信号自适应下变频方法的流程示意图；
43.图3为一个具体实施例中任意参数雷达信号自适应下变频方法的流程示意图；
44.图4为一个具体实施例中不采用本发明的1.32ghz中心频率lfm(linear frequency modulation，线性调频)信号时频图；
45.图5为一个具体实施例中采用本发明的1.32ghz中心频率lfm信号时频图；
46.图6为一个具体实施例中采用本发明的1.34ghz中心频率lfm信号时频图；
47.图7为一个具体实施例中采用本发明的1.37ghz中心频率lfm信号时频图；
48.图8为一个实施例中计算机设备的内部结构图。
具体实施方式
49.为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
50.本技术提供的任意参数雷达信号自适应下变频方法，可以应用于如图1所示的应
用环境中。其中，adc采集信号之后，通过信号检测模块检测信号，当检测到有效信号时，计算出其频率值，反馈相应的配置参数给dds模块产生对应的信号，用于跟缓存模块中缓存的原始信号通过混频模块进行混频，从而将原始信号下变频至基带。
51.在一个实施例中，如图2所示，提供了一种任意参数雷达信号自适应下变频方法，包括以下步骤：
52.步骤202，获取相控阵雷达信号采集系统中任一数据通道的原始信号，对原始信号进行缓存。
53.原始信号包括两路iq信号。i为信号实部，q为信号虚部。
54.相控阵雷达是由大量相同的辐射单元组成的雷达阵面，每个辐射单元在相位和幅度上独立受波控和移相器控制。为了增大功率以获得更高的性能，相控阵雷达通常采用大量的辐射单元，最终形成多个数据通道，与数字收发系统进行数据交互。
55.步骤204，对两路iq信号分别做快速傅里叶变换后求平方和，得到原始信号的复信号，根据复信号的峰值确定当前的信号频率。
56.快速傅里叶变换将时域信号转换到频域。
57.步骤206，当峰值大于预设门限时，判定当前信号为有效信号，当连续预设次判定为有效信号时，通过信号发生器根据当前的信号频率生成dds(direct digital synthesis，直接数字频率合成)输出信号。
58.根据实际信号的强弱，本方法设定一个振幅门限值a。由于实际使用环境中电磁干扰和传输精度的问题，只有在连续检测到多个过门限脉冲时，才认为是一个有效脉冲到达。此时，产生一个脉冲开始信号，当此脉冲开始信号上升沿被检测到时，才开始dds系数的生成，让dds输出将信号搬至基带所需频率。
59.根据不同的辐射源参数设定相应的门限值，能够准确识别达到门限的有效信号频率，具有良好的普适性，能够适应不同的电磁环境。
60.步骤208，在dds输出信号生成后等待预设时钟周期，读取缓存模块中缓存的iq信号，通过复数乘法器对iq信号和dds输出信号进行混频，将原始信号实时下变频至基带信号。
61.针对任意频率信号的自适应下变频，能够将包括捷变的lfm信号在内的复杂信号频谱均搬移至基带，大大降低系统传输的数据率、减小硬件限制。
62.上述任意参数雷达信号自适应下变频方法中，通过获取相控阵雷达信号采集系统中任一数据通道的原始信号，对原始信号进行缓存，在缓存的同时对原始信号中两路iq信号分别做快速傅里叶变换后求平方和，得到原始信号的复信号，根据复信号的峰值确定当前的信号频率；当峰值大于预设门限时，判定当前信号为有效信号，当连续预设次判定为有效信号时，通过信号发生器根据当前的信号频率生成dds输出信号；在dds输出信号生成后等待预设时钟周期，读取缓存模块中缓存的iq信号，通过复数乘法器对iq信号和dds输出信号进行混频，将原始信号实时下变频至基带信号。本发明将采集到的任意参数信号准确地下变频至基带信号，大大降低了系统传输的数据率、降低硬件的限制；另外，门限值的启用和对任意信号的自适应，让本发明对复杂电磁环境的适应能力显著提升。本发明对促进软件化雷达平台向多阵元、高数据量方向的发展起到了重要推动作用。
63.在其中一个实施例中，还包括：获取两路iq信号中的i信号和q信号；对i信号和q信
号分别做n1点快速傅里叶变换后求平方和为i2 q2；其中n1的取值为相控阵雷达信号采集系统的采样率。
64.在其中一个实施例中，还包括：根据复信号的峰值对应的x坐标确定当前的信号频率。
65.在其中一个实施例中，还包括：当峰值大于预设门限时，判定当前信号为有效信号；以n1个采样点为一轮，采集多轮原始信号，生成多轮对应的复信号；当连续预设次判定为有效信号时，产生一个脉冲开始信号；当脉冲开始信号被检测到时，通过信号发生器根据当前的信号频率生成dds输出信号。
66.在其中一个实施例中，还包括：根据当前的信号频率f1；给信号发生器ip(intellectual property，知识产权)核发送-f1所对应的配置参数；通过信号发生器根据配置参数生成dds输出信号。
67.在其中一个实施例中，还包括：在dds输出信号生成后等待预设时钟周期，完成对信号发生器ip核的参数重载后，给缓存模块发出读取指令；通过缓存模块接收到读取指令后，按顺序读取缓存模块中缓存的iq信号；其中，iq信号的读取与dds输出信号的输出同步。
68.在其中一个实施例中，还包括：在dds输出信号生成后等待预设时钟周期，读取缓存模块中缓存的iq信号；其中，缓存模块中缓存的iq信号对应的缓存时长大于生成dds输出信号所消耗的时长。
69.在其中一个实施例中，还包括：预设门限是根据不同的辐射源参数设定的。
70.应该理解的是，虽然图2的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
71.在一个实施例中，如图1所示，提供了一种任意参数雷达信号自适应下变频系统，包括：信号检测模块、dds模块、缓存模块和混频模块；
72.信号检测模块用于获取相控阵雷达信号采集系统中任一数据通道的原始信号；原始信号包括两路iq信号；对两路iq信号分别做快速傅里叶变换后求平方和，得到原始信号的复信号，根据复信号的峰值确定当前的信号频率；当峰值大于预设门限时，判定当前信号为有效信号，当连续预设次判定为有效信号时，判定有效脉冲到达；
73.dds模块用于当有效脉冲到达时，通过信号发生器根据当前的信号频率生成dds输出信号；
74.缓存模块用于对原始信号进行缓存，以及在dds输出信号生成后等待预设时钟周期，对缓存的iq信号进行读取；
75.混频模块用于通过复数乘法器对iq信号和dds输出信号进行混频，将原始信号实时下变频至基带信号。
76.在其中一个实施例中，系统还包括adc(analog to digital converter，模拟数字转换器)采集模块；adc采集模块用于将相控阵雷达接收到的模拟信号转换为数字的原始信号。
77.在一个具体实施例中，如图3所示，提供一种任意参数雷达信号自适应下变频方法，包括：
78.s1：辐射源信号检测及原始信号缓存
79.此步骤包括两个同时进行的分支，代号分别为s1.1和s1.2。
80.s1.1辐射源信号检测
81.s1.1.1雷达信号采集系统通常具备多个数据通道，再次选择其中一个通道的两路iq信号分别做n1点fft(n1的取值尽量接近采样率)。
82.s1.1.2对上述两组结果求平方和(i2 q2)，得到此通道的复信号，根据其峰值对应的x坐标可以得到此时的信号频率f。
83.s1.1.3根据实际应用场景中有效信号的强弱，本方法设定一个振幅门限值a1，只有当s1.1.2中复信号一轮(即n1个采样点)计算得到的峰值a2大于a1时，才判定此时的信号为达到门限的有效信号，并记录下第一轮过门限所对应的信号频率f1。
84.s1.1.4由于实际使用环境中电磁干扰和传输精度的问题，只有当连续n1轮(n1的取值跟实际信号的起振情况有关)计算均有达到门限的有效信号时，才认为信号真正到达。
85.s1.1.5为了将原始信号频谱搬移至基带，根据s1.1.3中记录下的第一轮过门限的信号频率f1，给dds ip核发送-f1所对应的配置参数，使其产生一个频率为-f1的信号。
86.将其中一个通道的两路iq信号分别做n1点fft(n1的取值尽量接近采样率)，然后对其结果求平方和(i2 q2)，得到此通道的复信号。根据实际信号的强弱，本方法设定一个振幅门限值a由于实际使用环境中电磁干扰和传输精度的问题，只有在连续检测到n2个过门限脉冲时，则认为是一个有效脉冲到达。此时，产生一个脉冲开始信号，当此脉冲开始信号上升沿被检测到时，才开始dds系数的生成，让dds输出将信号搬至基带所需频率。当dds系数产生后等待4拍(让dds完成系数重载)，让缓存fifo开始读数。
87.s1.2原始信号缓存
88.由于s1.1中的信号检测和dds参数重载需要消耗一定时间，为了让原始信号和dds输出的信号同步，必须将原始信号缓存。在此应当注意：缓存的容量必须大于s1.1所消耗的总时间，否则原始信号会丢失一部分，无法完整采集。
89.s2：信号同步读取
90.s1.1中一旦检测到不同的信号频率，在n3个时钟周期后完成对dds ip核的参数重载，此时，系统给缓存模块发出读取指令，按顺序读出经adc采样进入硬件系统的原始信号，确保dds输出信号与原始信号同步。
91.s3：原始信号下变频
92.由于原始信号包含iq两路信息，需要利用复数乘法器对iq信息和dds输出信号进行混频，将原始信号实时下变频至基带信号，有效降低了传输的数据率。
93.下面以实测数据来检验本发明的优异点。
94.实测实验基于xilinx公司的zcu111开发板，其集成了rfsoc ip核，在ip核内部设置了-1.3ghz的nco(numerically controlled oscillator，数控振荡器)用于下变频。系统前端使用信号源给板卡的一个通道输入lfm信号，参数如表所示。经板卡采集的信号最终落盘至磁盘阵列，利用matlab对其进行信号分析。
95.中心频率1.32ghz
脉宽10us带宽10m占空比50％采样率130mhz
96.图4为不采用本发明的自适应下变频方法时所对应的信号时频图，横轴代表时间，纵轴代表信号频率。因为画时频图时采用了128点fft计算，所以纵轴每一个刻度代表130/128≈1mhz，而纵轴刻度64则代表0mhz频点。可以看出，时频图中信号的中心频率位于刻度44附近，而原始信号同-1.3ghz信号混频后变成中心频率为20m的信号，二者所对应的中心频率一致。此时，该lfm信号至少需要50mhz的采样率(2*f
max
)，而这一个通道的最小传输数据率为：50mhz*16bit＝100mb。
97.图5为采用本发明的自适应下变频方法时所对应的信号时频图。信号的中心频率均位于0mhz附近，而1mhz的误差是来源于本实验只设计为1m的精度，因此为正常现象，实际使用也是完全可以接受的。此时，该lfm信号至少需要10mhz的采样率(2*f
max
)，而这一个通道的最小传输数据率为：10mhz*16bit＝20mb。相比不采用本发明时的100mb数据率，其数据率仅为1/5，并且离1.3ghz中心频率约远，数据率的下降会更加明显，这足以证明本发明在保证采样准确性的同时能有效降低传输数据率。
98.为了体现本发明对任意频率的自适应检测，实验增加了2组不同中心频率的信号，图6为1.34ghz、图7为1.37ghz对应的时频图。可以看出，信号频率变化时，本发明的自适应下变频方法仍然能够将原始信号频谱搬移至基带。
99.关于任意参数雷达信号自适应下变频装置的具体限定可以参见上文中对于任意参数雷达信号自适应下变频方法的限定，在此不再赘述。上述任意参数雷达信号自适应下变频装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
100.在一个实施例中，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图8所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种任意参数雷达信号自适应下变频方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
101.本领域技术人员可以理解，图8中示出的结构，仅仅是与本技术方案相关的部分结构的框图，并不构成对本技术方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
102.在一个实施例中，提供了一种计算机设备，包括存储器和处理器，该存储器存储有计算机程序，该处理器执行计算机程序时实现上述方法实施例中的步骤。
103.在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算
机程序被处理器执行时实现上述方法实施例中的步骤。
104.本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本技术所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)或闪存。易失性存储器可包括随机存取存储器(ram)或者外部高速缓冲存储器。作为说明而非局限，ram以多种形式可得，诸如静态ram(sram)、动态ram(dram)、同步dram(sdram)、双数据率sdram(ddrsdram)、增强型sdram(esdram)、同步链路(synchlink)dram(sldram)、存储器总线(rambus)直接ram(rdram)、直接存储器总线动态ram(drdram)、以及存储器总线动态ram(rdram)等。
105.以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
106.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。