一种流水线逐次逼近模数转换电路的制作方法

1.本发明属于集成电路设计领域，具体涉及一种流水线逐次逼近模数转换电路。


背景技术：

2.探测器读出系统的微型化、数字化、智能化、多功能化需求推动了adc向高分辨率、高速、低功耗、小面积、抗辐射等方向发展，然而对adc电路的噪声、功耗等性能的要求也不断提高。流水线逐次逼近模数转换器同时兼备了传统流水线模数转换器和传统逐次逼近模数转换器的优点，具有高精度、高速、低功耗的特点，是目前研究的热点。
3.参照图1-2。参考文献(chun c.lee，a sar-assisted two-stage pipeline adc，ieee journal of solid-state circuits，2011，vol.46，no.4，pp.859～869)公开了一种单端输入12bit 50ms/s流水线逐次逼近模数转换器。参考说明书附图1，该模数转换器采用两级流水级结构，第一级流水级电路包含一个sar sub-adc和一个半增益mdac，mdac与sub-adc共用一个电容阵列。第二级流水级电路为7bit半基准电压sar adc，第一级电路与第二级电路叠一位相加得12位有效位。说明书附图2是该模数转换器第一级流水级电路原理图。第一级电路的工作原理包括采样、转换、放大三个过程。
4.在采样阶段，如说明书附图2所示，开关s、s
p
闭合，开关h断开，电容阵列所有电容上极板接输入信号v
in
，下极板接gnd。此时，所有电容上储存的电荷为：
5.q＝26cv
in
。
6.在转换阶段，开关s、sp、h都断开，首先进入高位比较阶段，先将最高位d1置1，其他位保持为0，此时，d1对应的高位电容32c上极板接基准电压v
ref
，下极板接gnd，其余电容上极板接gnd，下极板也接gnd。电路开始进行电荷重分配，电荷重分配后再根据电荷守恒定律，得到比较器输入端电压vc为：
[0007][0008]
其中，
[0009][0010]
比较器根据输入电压v
in
与v
dac
的大小来输出结果，如果v
in
》v
dac
，比较器输出1，则确定d1为1，否则比较器输出0，则d1为0。在后续转换阶段d1一直保持不变，如果d1确定为1，其对应的高位电容32c就一直接基准电压v
ref
，如果d1确定为0，则高位电容32c一直接gnd。在下一个转换阶段，再将d2置为1，其他位依旧保持为0，重复第一位转换阶段的操作。根据以上类推，确定出后续几位di，至此，转换阶段完成。
[0011]
在放大阶段，开关s、s
p
都断开，开关h闭合，电容阵列所有电容下极板接放大器负向输入端，电容上极板接法与最后一个转换阶段一样。
[0012]
同样根据电荷守恒定律可以得出放大器输出端电压v
res
为：
[0013][0014]
由于电路在每个转换阶段电容连接方式不同，所以每次电路状态切换时会消耗动态功耗，而该模数转换器使用传统时序开关控制电路，所以电容阵列在基准电压v
ref
和gnd之间直接切换，电容充放电，消耗大量的动态功耗。以采样阶段刚切换到转换阶段为例，假设d1＝1，计算该状态转换电容阵列所消耗的功耗，该状态转换消耗的功耗为连接到基准电压v
ref
电容消耗的功耗，即：
[0015][0016]
其中，后续转换阶段电路状态切换可依照上面相同的方法计算出来。
[0017]
由于该单级流水级电路在转换阶段只有sar adc在工作，所以采用传统时序开关控制电路的sar adc，在转换阶段消耗的平均功率为：
[0018][0019]
同样，在转换阶段切换到放大阶段，电路状态切换也会消耗动态功耗，假设在转换阶段确定d1，d2，d3，d4，d5，d6数字输出码都为1，在此阶段电路消耗的功耗为：
[0020][0021]
其中，
[0022]vopa
为放大器输入端电压，近似为0。
[0023]
根据以上计算可以看出，使用传统时序开关控制电路的单级流水级电路在电路切换过程中消耗的动态功耗是比较大的。


技术实现要素：

[0024]
为了克服上述现有技术存在的不足，本发明提供了一种流水线逐次逼近模数转换器电路。
[0025]
为了实现上述目的，本发明提供如下技术方案：
[0026]
一种流水线逐次逼近模数转换电路，包括：三级单级流水电路，每级所述单级流水电路逐级连接；
[0027]
每级所述单级流水电路均包括：逐次逼近模数转换器和余量放大器，且所述余量放大器的输入端与所述逐次逼近模数转换器输出端连接；
[0028]
每级所述单级流水电路中均加入一个共模电平v
cm
，且每级所述逐次逼近模数转换器采用基于共模电平v
cm
的电容开关控制时序及温度计码控制电路中电容切换。
[0029]
优选的，每个所述逐次逼近模数转换器均包括，
[0030]
dac电容阵列，其一端与一个所述温度计码器电连接，当单级流水级电路切换工作状态切换时，其另一端分别在v
ref
和v
cm
或者v
cm
和gnd之间切换；
[0031]
比较器，其输入端与所述dac电容阵列、其输出端与所述余量放大器电连接。
[0032]
优选的，三个所述逐次逼近模数转换器的分辨率均不同。
[0033]
优选的，三个所述电容开关时序采用三相不交叠时钟生成。
[0034]
优选的，
[0035]
当第一级流水电路为放大状态时，第二级流水电路为采样状态；
[0036]
当第二级流水电路为放大状态时，第三级流水电路为采样状态。
[0037]
优选的，还包括：
[0038]
数字校正电路，其输入端与三级单级流水电路的输出端电连接。
[0039]
优选的，所述数字校正电路采用加法器。
[0040]
本发明提供的一种流水线逐次逼近模数转换电路具有以下有益效果：本发明流水级电路在转换阶段采用基于共模电平的电容开关控制时序的dac电容阵列只有传统电容阵列的一半，由于余量放大器消耗的静态电流与负载电容的平方成正比，而且，所述的流水线逐次逼近模数转换器采用基于共模电平电容开关控制时序的sar adc，当电路状态发生变化时，dac电容阵列中的电容在v
ref
和v
cm
或者v
cm
和gnd之间切换，而不像传统开关控制时序，dac电容阵列在v
ref
和gnd之间直接切换。所以，本发明提出的流水线逐次逼近模数转换器大大降低了功耗。
附图说明
[0041]
为了更清楚地说明本发明实施例及其设计方案，下面将对本实施例所需的附图作简单地介绍。下面描述中的附图仅仅是本发明的部分实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0042]
图1为背景技术流水线逐次逼近模数转换器的结构框图；
[0043]
图2为背景技术流水线逐次逼近模数转换器中第一级6bit sar adc原理图；
[0044]
图3是本发明实施例1中流水线逐次逼近模数转换器的结构框图；
[0045]
图4是本发明实施例1中流水线逐次逼近模数转换器的时序图；
[0046]
图5是本发明实施例1中单级流水电路的原理图。
[0047]
图6是本发明实施例1中三个流水级电路和加法器连接的结构框图。
具体实施方式
[0048]
为了使本领域技术人员更好的理解本发明的技术方案并能予以实施，下面结合附图和具体实施例对本发明进行详细说明。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
[0049]
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明的技术方案和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
[0050]
此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。在本发明的描述中，需要说明的是，除非另有明确的规定或限定，术语“相连”、“连接”应作广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体式连接；可以是机械连
接，也可以是电连接；可以是直接相连，也可以是通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上，在此不再详述。
[0051]
实施例1
[0052]
本发明公开了一种流水线逐次逼近模数转换器。参阅图3，包括三个流水级电路和数字校正电路。本实施例为一个14位流水线逐次逼近模数转换电路，具体如图3-6所示。14位流水线逐次逼近模数转换器电路包含：三级单级流水电路，每级所述单级流水电路逐级连接；每级所述单级流水电路均包括：逐次逼近模数转换器和余量放大器，且所述余量放大器的输入端与所述逐次逼近模数转换器输出端连接；每级所述单级流水电路中均加入一个共模电平v
cm
，且每级所述逐次逼近模数转换器采用基于共模电平v
cm
的电容开关控制时序及温度计码控制电路中电容切换。
[0053]
三级流水级电路输出的18-bit数字输出码由相邻两级叠两位相加并且减去数字失调码10000000的数字校正技术校正后得到最终的14-bit adc数字码。每个单级流水电路中设置共模电平v
cm
，通过引入共模电平v
cm
减少其切换工作状态时消耗的动态功耗。
[0054]
在本实施例中，采用加法器实现数字校正电路，利用加法器使相邻两级数字码叠二位相加，整合三级输出，消除数字失调。
[0055]
在本实施例中，三个模数转换器的分辨率均不同，分别为n1、n2、n3。每个所述逐次逼近模数转换器均包括：dac电容阵列和比较器。dac电容阵列的一端与一个所述温度计码器电连接，当单级流水级电路切换工作状态切换时，其另一端分别在v
ref
和v
cm
或者v
cm
和gnd之间切换。比较器的输入端与所述dac电容阵列、其输出端与所述余量放大器电连接。
[0056]
在本实施例中，三个所述电容开关时序采用三相不交叠时钟生成。三个单级流水电路中的第一级流水电路和第二级流水电路均经历采样、转换和放大三个工作状态，第三级流水电路经历采样和转换两个工作状态。
[0057]
和参考文献(chun c.lee，a sar-assisted two-stage pipeline adc，ieee journal of solid-state circuits，2011，vol.46，no.4，pp.859～869)中所提出的结构相比，本发明流水级电路采用三相不交叠时钟进行时序控制，并提出基于共模电平的电容开关控制时序来控制模数转换器电容阵列接v
ref
、v
cm
或者gnd。
[0058]
在本实施例中，三级流水线逐次逼近adc每个流水级均在基于共模电平的电容开关控制时序下工作，且其分辨率都为6bit。三级流水线逐次逼近adc时序图如附图4所示。其中clk为时钟信号，clk1、clk2、clk3为三相不交叠时钟，分别控制三级流水级电路的采样、转换和放大。clkvcm1～clkvcm17为电路控制dac电容阵列中的电容是否接共模电平v
cm
信号。d1～d18为电路输出数字码。
[0059]
三个单级流水电路中的第一级流水电路和第二级流水电路均在采样、转换和放大三个工作状态之间切换；三个单级流水电路中的第三级流水电路在采样和转换两个工作状态之间切换；在每个所述单级流水工作状态切换时，每个所述单级流水电路的电容阵列另一端在v
ref
和v
cm
或者v
cm
和gnd之间切换。
[0060]
以第一级流水级电路为例，单级单端流水级电路如附图5所示。其工作过程分为三个阶段：采样阶段、转换阶段和放大阶段。
[0061]
当时钟clk1为高电平时，第一级电路进入采样阶段，clk1占12个时钟周期。在时钟
clk1控制下开关s和开关s
1e
闭合，开关h断开。dac电容阵列所有电容的上极板接输入信号v
in
，下极板接共模电平v
cm
。输入信号被存储在电容阵列中。此时电容阵列上存储的电荷为：
[0062]
q＝32c
×
(v
in-v
cm
)
[0063]
当时钟clk2为高电平时，在时钟clk2控制下，第一级电路进入转换阶段，此时clkvcm1～clkvcm6都为高电平。转换阶段一共占12个时钟周期，每一位转换占用两个时钟周期。电路首先进入高位比较阶段，将所有电容的上极板接到共模电平v
cm
上，下极板接比较器输入端，比较器直接进行第一次比较。此时电容阵列上存储的电荷为：
[0064]
q1＝32c
×
(v
cm-v
com1
)
[0065]
根据电荷守恒定律可以得出此时比较器输入端电压v
com1
为：
[0066]vcom1
＝(2v
cm-v
in
)
[0067]
此时v
dac1
＝2v
cm
。
[0068]
将dac的输出电压v
dac1
与输入信号作比较，若v
in
＜v
dac1
，比较器输出低电平，高位d1被设置为0；若v
in
＞v
dac1
，比较器输出高电平，高位d1被设置为1。然后电路进入下一位比较阶段，此时高位数字码d1已经确定，则d1在后续转换阶段保持不变，而clkvcm1变为低电平，表示高位比较阶段确定，下一比较阶段要发生切换的电容上极板在后续转换阶段不再接共模电平v
cm
。
[0069]
由于该电路采用温度计码，如果d1为1，就从dac电容阵列中选取2
(6-2)
个单位电容即16c，使其上极板接v
ref
，下极板接比较器输入端，剩下电容阵列上极板依旧接v
cm
。否则当d1＝0，从dac电容阵列中选取16c上极板接gnd，下极板接比较器输入端，其余电容阵列也依旧接v
cm
。
[0070]
而没有使用温度计码的传统开关控制时序流水级电路则是将di对应的高位电容接v
ref
或者接gnd。若d1为1，则此时根据电荷守恒定律可以得出此时比较器输入端电压v
com1
为：
[0071][0072]
此时
[0073]
同样，通过v
dac2
与输入信号作比较来确定d2的值。按照以上电容切换连接方式，可以确定出后续几位di的值，从而得出6位输出数字码。十二个时钟周期后，转换阶段结束，开始进入放大阶段。
[0074]
当时钟clk3为高电平时，在时钟clk3控制下，开关s、开关s
1e
断开，开关h闭合，放大器开始对余量信号放大，将余量信号放大至满量程。在放大阶段，若d6为0，则电路中与比较器输入端相连接的最右边的补偿电容上极板接gnd，下极板接放大器输入端。若d6为1，则与比较器输入端相连接的最右边的补偿电容的上极板接v
cm
，下极板接放大器输入端。假设在转换阶段得出的d6为1，那么在放大阶段，根据电荷守恒定律可以得出放大器输出电压v
op
为：
[0075][0076]
同样经过12个时钟周期后，放大阶段结束。余量电压经过放大后作为第二级流水级电路的输入电压，继续重复第一级的采样、转换、放大过程后也得出6位输出数字码。同
理，第二级流水级电路放大后的电压也作为第三级流水级电路的输入电压，然后第三级经过采样转换阶段后得出低位6位数字码。相邻两级得出的6位数字码经过数字校正电路进行叠二位相加再减去10000000的数字失调校正技术后，得最终14位输出数字码。
[0077]
对于本发明的单端单级流水级电路，以该电路由采样阶段切换为转换阶段为例，计算该电路在此过程电路状态切换所消耗的功耗。基于共模电平的电容开关控制时序的单级流水级电路在该转换阶段消耗的功耗为dac电容阵列中电容上极板连接到共模电平v
cm
的所有电容消耗的功耗。即：
[0078]
e1＝32cv
cm
[(v
cm-v
com1
)-(v
in-v
cm
)]＝0
[0079]
其中v
com1
＝2v
cm-v
in
。
[0080]
而传统开关控制时序在此转换过程消耗的功耗为：
[0081][0082]
按照上述计算方法可以计算出流水级电路中每一次电路状态转换所消耗的功耗，以及转换阶段所消耗的平均功耗，如下：
[0083][0084]
而传统开关时序控制流水级电路在转换阶段消耗的平均功耗为：
[0085][0086]
显而易见理论上，基于共模电平的电容开关控制时序的单级流水级电路在转换阶段消耗的平均功耗，相比于传统开关控制时序单级流水级电路在转换阶段消耗的平均功耗降低很多。
[0087]
同样，在转换阶段切换到放大阶段，基于共模电平的电容开关控制时序的单级流水级电路也消耗动态功耗，假设在转换阶段确定d1，d2，d3，d4，d5，d6数字输出码都为1，在此阶段电路消耗的功耗为连接到v
ref
和v
cm
上电容消耗的功耗，连接到v
ref
的电容消耗的功耗为：
[0088][0089]
由于v
cm
是共模电平，所以v
cm
为电源电压的一半，v
opa
为放大器输入端电压，近似为v
cm
，
[0090]
所以：
[0091][0092]
连接到v
cm
的电容消耗的功耗为：
[0093]
[0094]
因此，在转换阶段切换到放大阶段电路消耗的总功耗为：
[0095][0096]
传统开关控制时序单级流水级电路在该过程消耗的功耗为：
[0097][0098]
所以理论上，基于共模电平的电容开关控制时序的单级流水级电路在该电路切换阶段消耗的功耗，是传统开关控制时序单级流水级电路在该过程消耗功耗的一半。按以上计算方法可得在转换阶段得出不同的数字输出码时，基于共模电平的电容开关时序在该过程消耗的功耗都为传统开关控制时序的一半。
[0099]
综上可以得出，不论是转换阶段还是放大阶段，本发明提出的基于共模电平的电容开关控制时序在电路状态切换的过程中消耗的功耗都比传统开关控制时序在相同阶段消耗的功耗降低很多。
[0100]
以上实施例仅为本发明较佳的具体实施方式，本发明的保护范围不限于此，任何熟悉本领域的技术人员在本发明披露的技术范围内，可显而易见地得到的技术方案的简单变化或等效替换，均属于本发明的保护范围。