一种整流电路制造方法、整流电路、电压变换电路及电源与流程

1.本发明属于微电子技术领域，尤其涉及一种整流电路制造方法、整流电路、电压变换电路及电源。


背景技术：

2.整流电路是电子电路的重要电路结构之一，随着电子电路应用的深入，对整流电路提出了越来越多的细分的技术要求，不仅需要电路的性能优越，同时还希望具有较高的技术经济价值。


技术实现要素：

3.本发明基于直-直转换器电路中整流单元的性能优化，改进了一种mosfet（metal-oxide-semiconductor field-effect transistor，金属-氧化物半导体场效应晶体管）整流单元的制程工艺，并获得了良好的电气特性，在现有结构上集成肖特基整流区域与mosfet寄生体二极管并联，可取代mosfet与续流二极管并联结构并获得更低的反向恢复特性，从而减小高频下的导通功耗。
4.此外，本发明在工艺实现过程中不需要额外新增光罩，不增加此类制程成本，使得制程改进可延续性高，利于提升工艺改进的效率。
5.通过光罩预设步骤，制备第一光罩、第二光罩直至第n光罩，其中，n为大于10的正整数；制备第n 1光罩、第n 2光罩直至第m光罩，其中，m为大于12的正整数。
6.并通过光罩优化步骤：依次使用第一光罩、第二光罩直至第n光罩，以及第n 1光罩直至第m光罩；其中，m＞n；将预设的电路图形转换至预设的目标位置。
7.通过设置栅结构制备步骤，实现屏蔽栅结构的制备；其中，屏蔽栅的制备共使用m个光罩；制备肖特基整流电路的第一特征图形于第r光罩上，制备肖特基整流电路的第二特征图形于第r 1光罩上；其中，n≤r≤m，m≠n；制备肖特基整流电路所需的最后一特征图形于第s光罩上；其中，n≤r≤s≤m，m≠n，r和s均为正整数；上述步骤与屏蔽栅的现有工艺集成后进行优化，无需新增其它光罩来处理特征图形。
8.进一步，通过结构关联步骤，调整栅结构制备步骤中的工艺参数，使肖特基整流电路与屏蔽栅的寄生体二极管并联；其中，屏蔽栅为沟槽结构，且在该沟槽结构中引入ild层间介电体和多晶硅栅；该层间介电体用于隔离填充于沟槽中的多晶硅栅；进而连接整流电路的源、栅、漏极至整流电路的引脚，并将源极、栅极通过接触孔连接至金属层实现电路拓扑的器件化。
9.为了改进性能，其续流部生成步骤通过接触孔连接源极和栅极，将接触孔穿过ild层间介电体并与源、栅和漏极连通。
10.其肖特基整流电路的源极直接与金属层电连接，整流电路的源极远离金属层的一端通过沟槽结构与漏极电连接，沟槽结构在第r光罩和第s光罩之间获得所述特征图形，所有上述光罩均在原有工艺的基础上改进了特征图形，但无需引入新的光罩制程；不增加此
类制程成本，使得制程改进可延续性高，利于提升工艺改进的效率。
11.为了进一步改善栅结构与整流结构的关联，本发明还公开了功能区优化步骤，通过制备功能区优化层，将沉积、电镀和/或其它膜工艺制备获得的膜结构，并将功能区优化层的mosfet功能区图形和肖特基整流区图形在同一光罩或同一系列光罩作用下转移至目标位置。
12.在肖特基整流区经第n光罩转移后，在整流区漏极上转移至少两个接触孔的特征图形以改进电路特性。
13.进一步地，通过对氧氮夹层掩膜的去除过程来定义或刻蚀获得mosfet及整流单元的栅氧化层工作窗口，其工作窗口用于通过氧化工艺制得栅氧化层；其栅氧化层用于隔离栅多晶硅层和其它相关各层并获得相关的电路单元。
14.其中，氧氮夹层包括第一掩膜、第二掩膜和第三掩膜；该第一掩膜为第一氧化层或热氧化层，第二掩膜为氮化物层，第三掩膜为第二氧化层。
15.进一步地，氧氮夹层掩膜在屏蔽栅区去除前的制程还包括沟槽组刻蚀、厚氧沉积、多晶硅源极沉积、多晶硅源极回刻、多晶硅凹槽回刻、hdp（high-density plasma）化学气相沉积和氧化物cpm（chemicalmechanicalpolishing，化学机械抛光）。具体地：沟槽组刻蚀步骤通过外延获得第一型基底层，并在第一型基底层中刻蚀获得栅极沟槽组，该栅极沟槽组包括至少三个沟槽，且栅极沟槽组中每个沟槽的深度应不小于预设的源极第一沟槽的深度。
16.通过厚氧沉积步骤沉积硅第三氧化层于栅极沟槽组的底面及侧立面，该第三氧化层与第二氧化层可具备相同或不同的氧化物材料。
17.通过多晶硅源沉积步骤沉积多晶硅于第三氧化层直至填充栅极沟槽及工件表层，形成源极多晶硅，即第一多晶硅层。
18.通过多晶硅源回刻步骤回刻多晶硅源所在的第一多晶硅层，保留栅极沟槽组的厚氧层侧墙，获得由厚氧侧墙覆盖的第二沟槽组；其中，第二沟槽组的深度大于氧氮夹层掩膜的厚度。
19.通过加光阻的多晶硅凹槽刻蚀步骤结合光阻获得与肖特基整流电路距离较近的至少两个第三沟槽组。
20.进一步地，通过氧化物hdp步骤采用高密度等离子体cvd（chemical vapor deposition，化学气相沉积）获得第四氧化物层，来封堵第一多晶硅层。
21.通过氧化物cmp步骤，以第二掩膜为终止层，采用化学机械抛光制程获得齐平的工件表面。
22.进一步地，本发明方法还公开了获取sbr（super barrier rectifier，超级势垒整流器）电路的一种改进。
23.其中：在氧氮夹层掩膜在屏蔽栅区去除后的制程还包括门极氧化、门多晶硅沉积、门多晶硅cmp及刻蚀、氮氧化物去除、p阱光刻植入及功能区隔离步骤。
24.通过门极氧化步骤，在去除氧氮夹层掩膜并刻蚀获得门极沟槽后，氧化生成覆盖mosfet区的氧化层以及在门极沟槽内连通第一氧化层并填充sbr区域沟槽的栅极氧化层；该栅极氧化层与原有氧化层结合形成第五氧化层。
25.通过门多晶硅沉积步骤沉积多晶到门极沟槽中并进一步覆盖整个器件表面至预
设厚度。
26.通过门多晶硅cmp及刻蚀步骤，以第五氧化层为终止层，采用cmp方法在mosfet区获得裸露的氧化层并在源极区域保留多晶硅，其中，在mosfet区的多晶硅须经刻蚀制程后低于裸露的氧化层表面，使得在sbr区的多晶硅层与其它材质齐平。
27.通过氮氧化物去除步骤去除sbr区的氮氧化物，获得处于源极沟槽及突出于氧化层的多晶硅工件。
28.通过p阱光刻及植入步骤，构造p阱并将电极接触体植入mosfet区。
29.通过功能区隔离步骤，采用层间介电体填充工件表面各沟槽并覆盖整个工件。
30.进一步地，通过改进的金属层制备步骤和接触孔连通步骤，在层间介电体外构造金属薄膜，使金属薄膜经接触孔与mosfet区及sbr区连通。
31.一种改进方法是使得第一掩膜的厚度不大于50
å
，使第二氧化层的厚度不大于1000
å
。
32.再进一步一种整流电路，采用本方法的方法可以获得相应的整流电路、电压转换器及电源等电路或设备。
33.通过结构关联的栅结构单元和肖特基整流单元，将肖特基整流单元与栅结构单元的寄生体二极管并联；其栅结构单元和肖特基整流单元的特征图形由同一或同一系列的光罩转移至工件上；在电路的制备过程包括m个光罩，其中，第n光罩为步骤标志光罩，第r至第s个光罩用于与屏蔽栅特征图形的转移过程同步并形成肖特基整流电路的特征图形；n≤r≤s≤m，m≠n，m、n、r和s均为正整数。
34.更进一步种电压转换器采用本发明方法进行核心整流单元的制备，其整流和/或续流单元由本发明方法来实现或采用本发明公开的整流电路进行斩波处理。
35.进一步地，设置于转换器低边mosfet中的整流电路均可采用本发明公开的电路替代，以获得优化的性能；其中，还包括外部辅助电路以完成升压或降压转换，整流电路则包括集成于转换器的肖特基整流电路和同步集成制造的mosfet寄生体二极管，该肖特基整流电路与寄生体二极管并联。
36.本发明在现有结构上集成肖特基整流区域与mosfet寄生体二极管并联，可取代mosfet与续流二极管并联结构并获得更低的反向恢复特性，从而减小高频下的导通功耗。
37.需要说明的是，在本文中采用的“第一”、“第二”等类似的语汇，仅仅是为了描述技术方案中的各组成要素，并不构成对技术方案的限定，也不能理解为对相应要素重要性的指示或暗示；带有“第一”、“第二”等类似语汇的要素，表示在对应技术方案中，该要素至少包含一个。
附图说明
38.为了更加清晰地说明本发明的技术方案，利于对本发明的技术效果、技术特征和目的进一步理解，下面结合附图对本发明进行详细的描述，附图构成说明书的必要组成部分，与本发明的实施例一并用于说明本发明的技术方案，但并不构成对本发明的限制。
39.附图中的同一标号代表相同的部件，具体地：图1为本发明实施例沟槽刻蚀示意图；图2为本发明实施例厚氧层沉积示意图；
图3为本发明实施例第一（源极）多晶硅（层）沉积示意图；图4为本发明实施例第一（源极）多晶硅（层）回刻示意图；图5为本发明实施例加光阻的源多晶硅凹槽刻蚀示意图；图6为本发明实施例（第三）氧化物（层）高密度等离子体气相沉积示意图；图7为本发明实施例（第三）氧化物（层）化学机械抛光示意图；图8为本发明实施例栅极通道与整流区划分示意图；图9为本发明实施例氧氮夹层掩膜去除示意图；图10为本发明实施例栅极氧化示意图；图11为本发明实施例第二（栅极）多晶硅（层）沉积示意图；图12为本发明实施例第二（栅极）多晶硅（层）化学机械抛光及刻蚀示意图；图13为本发明实施例第二掩膜（氮化物层）去除示意图；图14为本发明实施例p阱光刻及离子注入示意图；图15为本发明实施例源极光刻/离子注入及层间电介质沉积示意图；图16为本发明实施例mos与sbr并联结构示意图；图17为本发明实施例电压变换电路原理图；图18为本发明方法实施例流程示意图；图19为本发明方法改进一的流程示意图；图20为本发明方法改进二的流程示意图；其中：10-屏蔽栅，20-肖特基整流电路；100-漏极（层），101-（深）栅极沟槽组，102-第一掩膜（第一氧化层）或热氧化层，104-第三掩膜（第二氧化层），105-厚氧化物层（第三氧化层），106-第二掩膜（氮化物层），108-源极多晶硅（第一多晶硅层），109-第二沟槽组，110-第一光阻（层），111-第三沟槽组，112-第四氧化层，114-功能区划分掩膜（层），115-第五氧化层，116-第二（栅极）多晶硅（层），118-第二光阻（层），120-p阱（注入）（层），122
‑ꢀ
ild层间介电体，124-电极接触体，1000-低边mosfet及附件电路，2000-电压转换输出端，
3000-电感单元，3200-高边低边交界点，4000-高边mosfet及附件电路，5000-电压转换输入端，6000-控制电路电源端，7000-电源控制电路。
具体实施方式
40.下面结合附图和实施例，对本发明作进一步的详细说明。当然，下列描述的具体实施例只是为了解释本发明的技术方案，而不是对本发明的限定。此外，实施例或附图中表述的部分，也仅仅是本发明相关部分的举例说明，而不是本发明的全部。
41.如图18所示为本发明mosfet整流电路制造方法的实施例流程示意图；于在前工序200和在后工序600之间，是本发明的栅结构制备300、结构关联400及续流部生成500步骤。
42.其中，包括光罩预设步骤：通过制备第一光罩、第二光罩直至第n光罩，其中，n为大于10的正整数；制备第n 1光罩、第n 2光罩直至第m光罩，其中，m为大于12的正整数。
43.还包括光罩优化步骤：通过依次使用第一光罩、第二光罩直至第n光罩、第n 1光罩直至第m光罩；其中，m＞n；通过第一至第m光罩的使用，将预设的电路图形转换至预设的目标位置。
44.如图18及图16所示，其栅结构制备步骤300，通过制备屏蔽栅10来完成器件开关电路核心的制备：其中，屏蔽栅10的制备共使用m个光罩；制备肖特基整流电路20的第一特征图形于第r光罩上，制备肖特基整流电路20的第二特征图形于第r 1光罩上；其中，n≤r≤m，m≠n；制备肖特基整流电路20所需的最后一特征图形于第s光罩上；其中，n≤r≤s≤m，m≠n，r和s均为正整数。
45.如图16，在结构关联步骤，调整栅结构制备步骤中的工艺参数，使肖特基整流电路20与屏蔽栅10的寄生体二极管并联；其屏蔽栅10为沟槽结构，包括ild层间介电体122和多晶硅栅116，其层间介电体122用于隔离填充于沟槽中的多晶硅栅116；连接整流电路的源极108、栅极116、漏极100至整流电路的引脚，其中源极108、栅极116通过接触孔126连接至金属层128。
46.如图16及图17所示续流部生成步骤，通过接触孔126连接源极108极和栅极116，接触孔126穿过ild层间介电体122并与源极108、栅极116和漏极100连通；其中，肖特基整流电路20的源极108直接与金属层128电连接，整流电路20的源极108远离金属层128的一端通过沟槽结构与漏极100电连接，其沟槽结构在第r光罩和第s光罩之间获得特征图形。
47.进一步地，如图16及17所示，在功能区优化步骤制备功能区优化层，其功能区优化层为膜结构，由沉积、电镀和/或其它膜工艺制备；功能区优化层的特征图形包括mosfet功能区图形和肖特基整流区图形；mosfet功能区图形和肖特基整流区图形在同一光罩或同一系列光罩作用下转移至目标位置。
48.其中，肖特基整流区20经第n光罩转移后，在整流区漏极上转移至少两个接触孔的特征图形。
49.通过对如图1所示的氧氮夹层掩膜的去除过程来定义或刻蚀获得mosfet及整流单
元的栅氧化层工作窗口，该工作窗口用于通过氧化工艺制得栅氧化层；该栅氧化层用于隔离栅多晶硅层和其它相关各层并获得相关的电路单元。
50.如图1所示的氧氮夹层包括第一掩膜102、第二掩膜106和第三掩膜104；其第一掩膜102为第一氧化层或热氧化层，第二掩膜106为氮化物层，第三掩膜为第二氧化层104。
51.进一步地，如图1至7及图19所示，本实施例mosfet电路的优化步骤；其中，氧氮夹层掩膜在屏蔽栅10区去除前的制程还包括：沟槽组刻蚀步骤302：如图1，通过外延工艺获得第一型基底,100，并在第一型基底层100中刻蚀获得栅极沟槽组101，该栅极沟槽组101包括至少三个沟槽，且每个沟槽的深度不小于预设的源极第一沟槽的深度。
52.如图2及图19所示厚氧沉积步骤304，通过沉积硅第三氧化层105于栅极沟槽组101的底面及侧立面；其中，第三氧化层105与第二氧化层104可具备相同或不同的氧化物材料。
53.如图3及图19所示多晶硅源沉积步骤306，通过沉积多晶硅于第三氧化层105直至填充栅极沟槽及工件表层，形成源极多晶硅，即第一多晶硅层108。
54.如图4及图19所示多晶硅源回刻步骤308，通过回刻多晶硅源所在的第一多晶硅层108，保留栅极沟槽组101的厚氧层侧墙，获得由厚氧侧墙覆盖的第二沟槽组109，其第二沟槽组109的深度大于氧氮夹层掩膜的厚度。
55.如图5及图19所示加光阻的多晶硅凹槽刻蚀步骤310，结合光阻获得与肖特基整流电路20距离较近的至少两个第三沟槽组111。
56.如图6及图19所示氧化物hdp步骤312，采用高密度等离子体cvd沉积氧化物获得第四氧化物层112，封堵第一多晶硅层108。
57.如图7及图19所示氧化物cmp步骤314：以第二掩膜106为终止层，采用化学机械抛光制程获得齐平的工件表面。
58.进一步地，如图8至16及图20所示，本实施例sbr电路的制备包括如下步骤；其中：氧氮夹层掩膜在屏蔽栅10区去除后的制程还包括：如图8-10及图20所示门极氧化步骤402：在去除氧氮夹层掩膜并刻蚀获得门极沟槽后，氧化生成覆盖mosfet区的氧化层以及在门极沟槽内连通第一氧化层并填充sbr区域沟槽的栅极氧化层，其栅极氧化层与原有氧化层结合形成第五氧化层115。
59.通常sbr区域需要对应掩模版来定义特定区域并匹配相关工艺制程来实现对应器件功能；本发明实施例利用自对准工艺简化了多步工艺就能达到相同的效果；在图8中，利用掩膜并刻蚀获得栅极沟槽的同时还可以定义出sbr区域。
60.如图11及图20所示门多晶硅沉积步骤404，沉积多晶到门极沟槽中并进一步覆盖整个器件表面至预设厚度。
61.如图12及图20所示门多晶硅cmp及刻蚀步骤406：以第五氧化层115为终止层，采用cmp方法在mosfet区获得裸露的氧化层并在源极区域保留多晶硅，其中，在mosfet区的多晶硅须经刻蚀制程后低于裸露的氧化层表面，并使得sbr区多晶硅层与其它材质齐平。
62.如图13及图20所示氮氧化物去除步骤408，通过去除sbr区的氮氧化物，获得处于源极沟槽及突出于氧化层的多晶硅工件薄膜116。
63.如图14及图20所示p阱光刻及植入步骤410，通过构造p阱120并将电极接触体124植入mosfet区。
64.如图15及图20所示功能区隔离步骤412，采用层间介电体122填充工件表面各沟槽并覆盖整个工件。
65.如图16所示，金属层制备步骤在层间介电体122外构造金属薄膜128；金属薄膜128经接触孔126与mosfet区及sbr区连通。
66.通过工艺优化，可将第一掩膜的厚度控制在不大于50
å
，将第二氧化层的厚度控制在不大于1000
å
。
67.如图17所示，是本发明整流电路和电压转换电路的电路原理图，其中：栅结构单元和肖特基整流单元结构关联的，肖特基整流单元与栅结构单元微观的寄生体二极管并联；该栅结构单元和肖特基整流单元的特征图形由同一或同一系列的光罩转移至工件上。
68.进一步地，在电路的制备过程可包括m个光罩，其中，第n光罩为步骤标志光罩，第r至第s个光罩用于与屏蔽栅特征图形的转移过程同步并形成肖特基整流电路的特征图形；n≤r≤s≤m，m≠n，m、n、r和s均为正整数。
69.如图17所示电压转换电路，采用本发明公开的整流电路进行斩波处理；其中，设置于转换器低边1000的mosfet中的整流电路或依照本发明方法直接获得的整流电路，还包括如图17所示的外部辅助电路以完成升压或降压转换，其整流电路包括集成于转换器的肖特基整流电路和同步集成制造的mosfet寄生体二极管，去肖特基整流电路与寄生体二极管并联；其辅助电路包括电压转换输出端2000，电感单元3000，其高边低边交界点3200通过电感3200连接至电压转换输出端2000；高边mosfet4000一端接电压转换输入端5000，另一端接高边低边交界点3200；控制电路电源端，6000为电源控制电路7000。
70.采用以上电路的电源，基于上述原理，具备了类似的开关特性和工作性能，其具体技术方案不再赘述。
71.需要说明的是，上述实施例仅是为了更清楚地说明本发明的技术方案，本领域技术人员可以理解，本发明的实施方式不限于以上内容，基于上述内容所进行的明显变化、替换或替代，均不超出本发明技术方案涵盖的范围；在不脱离本发明构思的情况下，其它实施方式也将落入本发明的范围。