显示装置的制作方法

显示装置
1.相关申请的交叉引用
2.本技术要求于2020年9月9日在韩国知识产权局提交的第10-2020-0115379号韩国专利申请的优先权和权益，该韩国专利申请通过引用全部并入本文。
技术领域
3.技术领域涉及显示装置。


背景技术：

4.显示装置可以根据输入信号显示图像。现代的显示装置包括液晶显示(lcd)装置和有机发光二极管(oled)显示装置。显示装置可以被包括在诸如移动电话、导航设备、数码相机、电子书和便携式游戏机的各种电子设备中。
5.通常，入射在oled显示装置上的外部光可能在oled显示装置的一个或多个内表面上反射，从而不期望地降低了显示的图像的对比度。结果，oled显示装置的图像显示质量可能不令人满意。


技术实现要素：

6.实施例可以涉及具有令人满意的图像对比度且具有令人满意的透射率的显示装置。显示装置中的结构可以使外部光的不期望的反射最小化。实施例可以涉及包括以下元件的显示装置：基板；晶体管，位于所述基板上；层间绝缘层，位于所述晶体管上；驱动电压线和数据线，位于所述层间绝缘层上并且连接到所述晶体管；钝化层，位于所述驱动电压线和所述数据线上；像素电极，位于所述钝化层上并且与所述驱动电压线和所述数据线的至少一部分重叠；像素限定层，位于所述像素电极上并且包括像素开口；发光元件层，位于所述像素电极上；以及公共电极，位于所述发光元件层和所述像素限定层上，其中，所述层间绝缘层可以包括凹槽，并且所述驱动电压线和所述数据线设置在所述凹槽中。
7.所述层间绝缘层可以包括第一凹槽和第二凹槽，所述驱动电压线可以位于所述第一凹槽中，并且所述数据线可以位于所述第二凹槽中。
8.所述第一凹槽的深度可以与所述驱动电压线的厚度相同，并且所述第二凹槽的深度可以与所述数据线的厚度相同。
9.所述第一凹槽的宽度可以大于或等于所述驱动电压线的宽度，并且所述第二凹槽的宽度可以大于或等于所述数据线的宽度。
10.所述显示装置可以包括彼此分隔开的多条数据线，并且所述多条数据线中的至少两条数据线可以设置在所述第二凹槽中。
11.一条数据线可以设置在所述第二凹槽中。
12.所述层间绝缘层可以包括下部层间绝缘层和设置在所述下部层间绝缘层上的上部层间绝缘层，所述下部层间绝缘层可以完全地设置在所述基板上方，并且其中所述上部层间绝缘层可以被去除的部分变为所述凹槽。
13.所述凹槽的底表面可以与所述下部层间绝缘层的上表面接触，并且所述凹槽的侧表面可以与所述上部层间绝缘层的侧表面接触。
14.所述显示装置可以包括彼此分隔开的多条驱动电压线，并且所述多条驱动电压线中的至少两条驱动电压线可以设置在所述凹槽中。
15.所述显示装置还可以包括位于所述公共电极上的封装层、位于所述封装层上的触摸部件和位于所述触摸部件上的防反射部件，其中，所述防反射部件可以包括与所述像素限定层重叠的光阻挡层和与所述像素电极重叠的滤色器。
16.所述显示装置的每个像素可以包括多个晶体管，并且所述多个晶体管可以包括包含氧化物半导体的氧化物晶体管和包含多晶半导体的多晶晶体管。
17.实施例可以涉及包括以下元件的显示装置：基板；晶体管，位于所述基板上；层间绝缘层，位于所述晶体管上；驱动电压线和数据线，位于所述层间绝缘层上并且连接到所述晶体管；钝化层，位于所述驱动电压线和所述数据线上；像素电极，位于所述钝化层上并且与所述驱动电压线和所述数据线的至少一部分重叠；像素限定层，位于所述像素电极上并且包括像素开口；发光元件层，位于所述像素电极上；以及公共电极，位于所述发光元件层和所述像素限定层上，其中，所述钝化层可以包括第一钝化层和设置在所述第一钝化层上的第二钝化层，并且所述第二钝化层可以设置在所述基板上的一些区域中并且与所述驱动电压线和所述数据线重叠。
18.所述第一钝化层可以完全地设置在所述基板上方，所述第二钝化层可以与所述像素电极重叠，所述像素电极设置在所述第二钝化层上，并且所述第二钝化层可以与所述像素限定层的边缘重叠并且不与所述像素限定层的中心部分重叠。
19.所述第一钝化层和所述第二钝化层可以包括有机绝缘材料。
20.所述钝化层还可以包括设置在所述第一钝化层下方的第三钝化层，并且所述第三钝化层可以包括无机绝缘材料。
21.所述第一钝化层和所述第三钝化层可以完全地设置在所述基板上。
22.所述第三钝化层可以完全地设置在所述基板上，并且所述第一钝化层可以设置在所述基板上的一些区域中并且与所述驱动电压线和所述数据线重叠。
23.实施例可以涉及包括以下元件的显示装置：基板；晶体管，位于所述基板上；层间绝缘层，位于所述晶体管上；驱动电压线和数据线，位于所述层间绝缘层上并且连接到所述晶体管；钝化层，位于所述驱动电压线和所述数据线上；像素电极，位于所述钝化层上并且与所述驱动电压线和所述数据线的至少一部分重叠；像素限定层，位于所述像素电极上并且包括像素开口；发光元件层，位于所述像素电极上；以及公共电极，位于所述发光元件层和所述像素限定层上，其中，所述钝化层可以包括与所述驱动电压线和所述数据线重叠的第一部分和除所述第一部分之外的第二部分，并且所述第一部分的厚度可以比所述第二部分的厚度厚。
24.所述钝化层的所述第一部分可以与所述像素电极重叠，可以与所述像素限定层的边缘重叠，并且可以不与所述像素限定层的中心部分重叠。
25.所述钝化层可以包括有机绝缘材料。
26.实施例可以涉及显示装置。所述显示装置可以包括基板、晶体管、层间绝缘层、第一导电线、像素电极、钝化层、公共电极和发光元件层。所述晶体管可以与所述基板重叠。所
述层间绝缘层可以与所述晶体管重叠并且可以包括第一凹槽。所述第一导电线可以电连接到所述晶体管并且可以至少部分地设置在所述第一凹槽的内部。所述像素电极可以电连接到所述晶体管并且可以与第一导电线重叠。所述钝化层可以设置在所述像素电极和所述第一导电线之间并且直接接触所述像素电极和所述第一导电线中的至少一者。所述公共电极可以与所述像素电极重叠。所述发光元件层可以设置在所述公共电极和所述像素电极之间。
27.所述显示装置可以包括第一数据线。所述层间绝缘层可以包括第二凹槽。所述第一导电线可以是驱动电压线。所述第一数据线可以至少部分地设置在所述第二凹槽的内部。
28.在所述驱动电压线的厚度方向上，所述第一凹槽的最大深度可以等于所述驱动电压线的最大厚度。在所述第一数据线的厚度方向上，所述第二凹槽的最大深度可以等于所述第一数据线的最大厚度。
29.在所述显示装置的截面中，所述第一凹槽的最大宽度可以大于或等于所述驱动电压线的最大宽度。在所述显示装置的所述截面中，所述第二凹槽的最大宽度可以大于或等于所述第一数据线的最大宽度。
30.所述显示装置可以包括第二数据线。所述第二数据线可以与所述第一数据线隔开并且可以至少部分地设置在所述第二凹槽的内部。
31.恰好一条数据线可以设置在所述第二凹槽中。
32.所述层间绝缘层可以包括第一绝缘层和第二绝缘层。所述第一绝缘层可以设置在所述第二绝缘层和所述基板之间。所述第一导电线可以直接接触所述第一绝缘层的面并且可以设置在所述第二绝缘层的两个部分之间。
33.所述第一绝缘层的所述面可以直接接触所述第二绝缘层的所述两个部分。
34.所述显示装置可以包括驱动电压线。所述驱动电压线可以与所述第一导电线隔开并且可以至少部分地设置在所述第一凹槽的内部。
35.所述显示装置可以包括以下元件：封装层，与所述公共电极重叠；光阻挡层，与所述封装层重叠；以及滤色器，与所述像素电极重叠并且直接接触所述光阻挡层。
36.所述晶体管可以包括氧化物半导体和多晶半导体中的至少一种。
37.实施例可以涉及显示装置。所述显示装置可以包括以下元件：基板；晶体管，与所述基板重叠；第一导电线，与所述基板重叠并且电连接到所述晶体管；像素电极，与所述第一导电线重叠并且电连接到所述晶体管；像素限定层，包括开口，其中，所述开口可以至少部分地暴露所述像素电极并且可以设置在所述像素限定层的第一部分和所述像素限定层的第二部分之间；公共电极，与所述像素电极重叠；发光元件层，设置在所述像素电极和所述公共电极之间；第一钝化层，设置在所述第一导电线和所述像素电极之间；以及第二钝化层，设置在所述第一钝化层和所述像素电极之间，直接接触所述第一钝化层和所述像素电极中的至少一者，与所述第一导电线重叠，并且暴露所述第一钝化层的一部分，其中，所述像素限定层的所述第一部分可以与所述第一钝化层的所述一部分重叠。
38.所述第二钝化层的两个相对的面可以分别直接接触所述像素限定层的所述第一部分和所述像素限定层的所述第二部分。
39.所述第一钝化层和所述第二钝化层中的至少一者可以包括有机绝缘材料。
40.所述显示装置可以包括设置在所述第一导电线和所述第一钝化层之间的第三钝化层。所述第三钝化层可以包括无机绝缘材料。
41.所述第一钝化层和所述第三钝化层可以覆盖所述基板的整个面。
42.所述第一钝化层可以暴露所述第三钝化层的一部分。所述像素限定层的所述第一部分可以与所述第三钝化层的所述一部分重叠。
43.实施例可以涉及显示装置。所述显示装置可以包括以下元件：基板；晶体管，与所述基板重叠；第一导电线，与所述基板重叠并且电连接到所述晶体管；像素电极，与所述第一导电线重叠并且电连接到所述晶体管；公共电极，与所述像素限定层重叠；发光元件层，设置在所述像素电极和所述公共电极之间；以及钝化层。所述钝化层的第一面可以设置在所述第一导电线和所述像素电极之间，可以与所述第一导电线重叠，可以与所述像素电极重叠，并且可以比所述钝化层的第二面离所述基板更远。所述钝化层的所述第二面可以与所述钝化层的第三面相对。所述钝化层的所述第三面可以设置在所述基板和所述钝化层的所述第二面之间。
44.所述显示装置可以包括部分地暴露所述像素电极的像素限定层。所述像素限定层的边缘可以设置在所述钝化层的所述第一面的两个相对边缘之间。
45.所述钝化层可以包括有机绝缘材料。
46.根据实施例，显示装置的结构可以基本上防止外部光被所述显示装置内部的元件反射以及被所述显示装置的用户观察到。有利地，可以实现令人满意的图像显示品质。
附图说明
47.图1示出了根据实施例的显示装置的截面图。
48.图2示出了根据实施例的显示装置的一部分的布局图(或平面图)。
49.图3示出了沿着图2的线iii-iii截取的显示装置的截面图。
50.图4示出了根据实施例的显示装置的电路图。
51.图5示出了根据实施例的显示装置的平面图(俯视图)。
52.图6示出了沿着图5的线vi-vi截取的显示装置的截面图。
53.图7、图8、图9、图10、图11、图12和图13顺序地示出了根据一个或多个实施例的在显示装置的制造方法中形成的结构的平面图。
54.图14示出了根据实施例的显示装置的截面图。
55.图15示出了根据实施例的显示装置的截面图。
56.图16示出了根据实施例的显示装置的截面图。
57.图17是根据图16的实施例的显示装置的第三层间绝缘层的视图/图像。
58.图18示出了根据图3的实施例的显示装置的第三层间绝缘层的视图/图像。
59.图19示出了根据实施例的显示装置的平面图。
60.图20示出了沿着图19的线xx-xx截取的显示装置的截面图。
61.图21示出了根据实施例的显示装置的截面图。
62.图22示出了根据实施例的显示装置的一部分的视图/图像。
63.图23示出了根据实施例的显示装置的截面图。
64.图24示出了根据实施例的显示装置的截面图。
65.图25示出了根据实施例的显示装置的截面图。
具体实施方式
66.参照附图描述示例实施例。所描述的实施例可以以各种方式修改。
67.在本技术中，相同或相似的元件可以由相同的附图标记或标识符指示。
68.在附图中，为了清楚起见，可能夸大了尺寸。
69.尽管可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语可以用于将一个元件与另一元件区分开。在不脱离一个或多个实施例的教导的情况下，第一元件可被命名为第二元件。将元件描述为“第一”元件可能不需要或暗示存在第二元件或其他元件。可以使用术语“第一”、“第二”等来区分不同类别或不同组的元件。为了简洁起见，术语“第一”、“第二”等可以分别表示“第一类别(或第一组)”、“第二类别(或第二组)”等。
70.当第一元件被称作“在”第二元件“上”时，第一元件可以直接在第二元件上，或者可以在第一元件和第二元件之间可以存在一个或多个中间元件。当第一元件被称作“直接在”第二元件“上”时，在第一元件和第二元件之间不存在预期的中间元件(除了诸如空气的环境元件之外)。词语“在
……
上”或“在
……
上方”可以指定位在(或设置在)对象上或下方，并且不一定意味着基于重力方向定位在(或设置在)对象的上侧。
71.除非明确地描述为相反，否则词语“包括”和诸如“包含”或“含有”的变型可以指包括列举的元件，但是不排除任何其他元件。
72.术语“连接”可以指“电连接”或“不通过中间晶体管电连接”。术语“绝缘”可以指“电绝缘”或“电隔离”。术语“导电”可以指“电气导电”。术语“驱动”可以指“操作”或“控制”。术语“与
……
相同”可以指“等于”。表述“完全地设置”可以指“(基本上)覆盖
……
的整个面”或“(基本上)覆盖区域”。开口与对象重叠的表述可以指开口暴露对象，或者开口的位置与对象的位置重叠。材料的清单可以指所列出的材料中的至少一种。
73.图1示出了根据实施例的显示装置10的截面图。
74.参照图1，显示装置10包括显示部件1000、触摸部件2000和防反射部件3000。触摸部件2000可以设置在显示部件1000和防反射部件3000之间。显示装置10可以包括显示区域da和非显示区域pa。
75.显示部件1000可以包括基板110，并且在基板110上可以设置缓冲层111。
76.基板110可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二酯、聚对苯二甲酸乙二酯、聚苯硫醚、多芳基化合物、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。基板110可以为刚性基板或者可弯曲的、可折叠的或可卷曲的柔性基板。基板110可以为单层的或多层的。基板110可以包括顺序地堆叠和/或交替地堆叠的基体层、无机层和/或聚合物树脂层。
77.缓冲层111可以设置在基板110和第二半导体130之间，以在形成多晶硅的结晶工艺期间阻止来自基板110的杂质，以便改善多晶硅的特性。缓冲层111可以在基板110上方提供平坦的表面，以减小形成在缓冲层111上的第二半导体130的应力。
78.缓冲层111可以包括诸如氧化硅(sio
x
)、氮化硅(sin
x
)和氮氧化硅(sio
x
ny)的无机绝缘材料。缓冲层111可以包括非晶硅(a-si)。
79.尽管未示出，但是可以在基板110和缓冲层111之间进一步设置阻挡层。阻挡层可以具有单层或多层结构。阻挡层可以包括诸如氧化硅、氮化硅和氮氧化硅的无机绝缘材料。
80.第二半导体130可以设置在缓冲层111上。第二半导体130可以包括多晶硅材料。即，第二半导体130可以由多晶半导体形成。第二半导体130可以包括源极区131、沟道区132和漏极区133。
81.第二半导体130的源极区131可以连接到第二源电极se2，并且第二半导体130的漏极区133可以连接到第二漏电极de2。
82.在第二半导体130上可以设置第一栅极绝缘层141。第一栅极绝缘层141可以具有包括氮化硅、氧化硅和氮氧化硅等的单层或多层结构。
83.在第一栅极绝缘层141上可以设置第二栅极下部电极ge2_l。第二栅极下部电极ge2_l可以包括钼(mo)、铝(al)、铜(cu)和/或钛(ti)，并且可以具有包括它们的单层或多层结构。
84.在第二栅极下部电极ge2_l上可以设置第二栅极绝缘层142。第二栅极绝缘层142可以包括氮化硅、氧化硅和氮氧化硅等。第二栅极绝缘层142可以具有包括氮化硅、氧化硅和氮氧化硅等的单层或多层结构。
85.在第二栅极绝缘层142上可以设置第二栅极上部电极ge2_u。第二栅极下部电极ge2_l和第二栅极上部电极ge2_u可以彼此重叠，中间的第二栅极绝缘层142介于第二栅极下部电极ge2_l和第二栅极上部电极ge2_u之间。第二栅极上部电极ge2_u和第二栅极下部电极ge2_l形成第二栅电极ge2。第二栅电极ge2可以在垂直于基板110的方向上与第二半导体130的沟道区132重叠。
86.第二栅极上部电极ge2_u可以包括钼(mo)、铝(al)、铜(cu)、银(ag)、铬(cr)、钽(ta)或钛(ti)，并且可以具有包括它们的单层或多层结构。
87.尽管未示出，但是在第二栅极绝缘层142上可以设置由与第二栅极上部电极ge2_u相同的层形成的金属阻挡层，并且金属阻挡层可以与氧化物晶体管to重叠。
88.第二半导体130、第二栅电极ge2、第二源电极se2和第二漏电极de2形成多晶晶体管tp。多晶晶体管tp可以是连接到发光二极管led的驱动晶体管，并且可以形成为包括多晶半导体的晶体管。
89.在第二栅电极ge2上可以设置第一层间绝缘层161。第一层间绝缘层161可以包括氮化硅、氧化硅或氮氧化硅等。第一层间绝缘层161可以具有其中堆叠有包含氧化硅的层和包含氮化硅的层的多层结构。在第一层间绝缘层161中，包含氮化硅的层可以设置为比包含氧化硅的层更靠近基板110。
90.在第一层间绝缘层161上可以设置第一半导体135。第一半导体135可以与金属阻挡层重叠。
91.第一半导体135可以包括氧化物半导体。例如，第一半导体135可以包括氧化铟镓锌(igzo)。
92.第一半导体135可以包括沟道区137以及设置在沟道区137的各自侧的源极区136和漏极区138。第一半导体135的源极区136可以连接到第一源电极se1，并且第一半导体135的漏极区138可以连接到第一漏电极de1。
93.在第一半导体135上可以设置第三栅极绝缘层143。第三栅极绝缘层143可以包括
氮化硅、氧化硅或氮氧化硅等。
94.第三栅极绝缘层143(除了接触孔之外)可以完全地设置在第一半导体135和第一层间绝缘层161上。因此，第三栅极绝缘层143覆盖第一半导体135的源极区136、沟道区137和漏极区138的上表面和侧表面。
95.在实现高分辨率的工艺中，每个像素的尺寸减小，并且因此，半导体沟道的长度减小。如果第三栅极绝缘层143不覆盖源极区136和漏极区138的上表面，则第一半导体135的一些材料可能移动到第三栅极绝缘层143的侧表面。在实施例中，因为第三栅极绝缘层143设置在第一半导体135和第一层间绝缘层161的整个表面上，所以可以防止由于金属粒子的扩散所导致的第一半导体135和第一栅电极ge1之间的短路。
96.第三栅极绝缘层143可以不设置在第一半导体135和第一层间绝缘层161的整个表面上。例如，第三栅极绝缘层143可以仅设置在第一栅电极ge1和第一半导体135之间。即，第三栅极绝缘层143可以与第一半导体135的沟道区137重叠，并且可以不与源极区136和漏极区138重叠。
97.在第三栅极绝缘层143上可以设置第一栅电极ge1。
98.第一栅电极ge1可以在垂直于基板110的方向上与第一半导体135的沟道区137重叠。第一栅电极ge1可以包括钼(mo)、铝(al)、铜(cu)和/或钛(ti)，并且可以具有包括它们的单层或多层结构。例如，第一栅电极ge1可以包括包含钛的下层和包含钼的上层，并且包含钛的下层可以防止在对上层的干法蚀刻期间作为蚀刻气体的氟(f)的扩散。
99.第一半导体135、第一栅电极ge1、第一源电极se1和第一漏电极de1形成氧化物晶体管to。氧化物晶体管to可以是用于开关多晶晶体管tp的开关晶体管，并且可以包括氧化物半导体。
100.在第一栅电极ge1上可以设置第二层间绝缘层162。第二层间绝缘层162可以包括氮化硅、氧化硅或氮氧化硅等。第二层间绝缘层162可以具有其中堆叠有包含氮化硅的层和包含氧化硅的层的多层结构。
101.第一源电极se1和第一漏电极de1以及第二源电极se2和第二漏电极de2可以设置在第二层间绝缘层162上。第一源电极se1、第一漏电极de1、第二源电极se2和第二漏电极de2可以包括钼(mo)、铬(cr)、钽(ta)、铝(al)、银(ag)、镁(mg)、金(au)、镍(ni)、钙(ca)、钛(ti)、钨(w)和/或铜(cu)，并且可以具有包括它们的单层或多层结构。例如，第一源电极se1、第一漏电极de1、第二源电极se2和第二漏电极de2可以具有三层结构，该三层结构包括包含诸如钼、铬、钽、钛或它们的合金的难熔金属的下层、包含具有低电阻率的铝基金属、银基金属和铜基金属的中间层以及包含诸如钼、铬、钽和钛的难熔金属的上层。
102.第一源电极se1可以连接到第一半导体135的源极区136，并且第一漏电极de1可以连接到第一半导体135的漏极区138。
103.第二源电极se2可以连接到第二半导体130的源极区131，并且第二漏电极de2可以连接到第二半导体130的漏极区133。
104.在第一源电极se1、第一漏电极de1、第二源电极se2和第二漏电极de2上可以设置第三层间绝缘层163。第三层间绝缘层163可以为有机层。例如，第三层间绝缘层163可以包括有机绝缘材料，诸如，诸如聚(甲基丙烯酸甲酯)(pmma)或聚苯乙烯(ps)的通用聚合物、具有酚基的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、聚酰亚胺和硅氧烷类聚合物。
105.在第三层间绝缘层163上可以设置连接电极ce、数据线171和驱动电压线172。连接电极ce和数据线dl可以包括铝(al)、银(ag)、镁(mg)、金(au)、镍(ni)、铬(cr)、钙(ca)、钼(mo)、钛(ti)、钨(w)和/或铜(cu)，并且可以具有包括它们的单层或多层结构。
106.连接电极ce连接到第二漏电极de2。
107.在第三层间绝缘层163、连接电极ce和数据线dl上可以设置钝化层180。钝化层180可以消除台阶或使台阶平坦化，以提高将要形成在钝化层180上的发光元件的发光效率。钝化层180可以包括有机绝缘材料，诸如，诸如聚(甲基丙烯酸甲酯)(pmma)或聚苯乙烯(ps)的通用聚合物、具有酚基的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、聚酰亚胺和硅氧烷类聚合物。
108.在钝化层180上可以设置像素电极191。像素电极191可以通过钝化层180的接触孔连接到第二漏电极de2。
109.可以对于每个像素px(参见图4)设置像素电极191。像素电极191可以包含诸如银(ag)、锂(li)、钙(ca)、铝(al)、镁(mg)或金(au)的金属，并且可以包含诸如氧化铟锡(ito)或氧化铟锌(izo)的透明导电氧化物(tco)。像素电极191可以是包括金属材料或透明导电氧化物的单层或者多层结构。例如，像素电极191可以具有顺序地堆叠的氧化铟锡(ito)层、银(ag)层和氧化铟锡(ito)层的三层结构。
110.在像素电极191上可以设置像素限定层360。像素限定层360可以包括有机绝缘材料，诸如，诸如聚(甲基丙烯酸甲酯)(pmma)或聚苯乙烯(ps)的通用聚合物、具有酚基的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、聚酰亚胺和硅氧烷类聚合物。像素限定层360可以包含黑色染料，以吸收光和/或不透射光。
111.在像素限定层360中形成像素开口365，并且像素限定层360的像素开口365可以至少部分地暴露像素电极191。在像素限定层360的像素开口365中可以设置发光元件层370。
112.发光元件层370可以包括发射诸如红色、绿色和蓝色的一种或多种基色/原色的光的材料层。发光元件层370可以具有其中堆叠有发射不同颜色的光的材料层的结构。
113.在发光元件层370和像素限定层360上可以设置公共电极270。公共电极270可以对全部像素px(参见图4)公共地设置，并且可以通过设置在非显示区域pa中的公共电压传输部件27接收公共电压elvss(参见图4)。
114.公共电极270可以包括反射金属或者诸如氧化铟锡(ito)或氧化铟锌(izo)的透明导电氧化物(tco)，所述反射金属包括钙(ca)、钡(ba)、镁(mg)、铝(al)、银(ag)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)或钙(ca)。
115.像素电极191、发光元件层370和公共电极270形成发光二极管(led)。像素电极191可以是作为空穴注入电极的阳极，并且公共电极270可以是作为电子注入电极的阴极。根据oled显示器的驱动方法，像素电极191可以是阴极，并且公共电极270可以是阳极。
116.空穴和电子分别从像素电极191和公共电极270注入到发光元件层370中，并且当由注入的空穴和电子的复合产生的激子从激发态跃迁至基态时发射光。
117.作为开关晶体管的氧化物晶体管to可以包括氧化物半导体，并且作为驱动晶体管的多晶晶体管tp可以包括多晶半导体。对于高速驱动，通过将大约60hz的现有频率增加至大约120hz，可以更流畅地显示运动图片的运动，但是这增加了功耗。为了补偿增加的功耗，可以在驱动静止图像时降低频率。例如，当驱动静止图像时，静止图像可以以大约1hz来驱
动。当降低频率时，可能发生漏电流。在实施例中，可以通过使氧化物晶体管to包括氧化物半导体使漏电流最小化。另外，因为作为驱动晶体管的多晶晶体管tp包括多晶半导体，所以可以实现高的电子迁移率。因为开关晶体管和驱动晶体管包含不同的半导体材料，所以开关晶体管和驱动晶体管可以被更稳定地驱动，并且可以具有高可靠性。
118.在公共电极270上设置封装层390。封装层390不仅可以覆盖显示部件1000的上表面，而且可以覆盖显示部件1000的侧表面，以密封显示部件1000。封装层390可以设置在显示区域da的整个表面上，并且封装层390可以从显示区域da延伸，使得封装层390的端部可以设置在非显示区域pa中。
119.因为有机发光元件可能易受湿气和氧的影响，所以封装层390密封显示部件1000以阻挡湿气和氧从外部引入。封装层390可以包括多个层，并且可以是包括无机层和有机层的复合层。例如，封装层390可以具有其中顺序地形成有第一无机层390a、有机层390b和第二无机层390c的三层结构。
120.触摸部件2000设置在封装层390上。
121.关于触摸部件2000，在封装层390上设置第一绝缘层410。第一绝缘层410可以由包含金属氧化物、金属氮氧化物、氧化硅、氮化硅或氮氧化硅的无机层形成，或者可以由有机层形成。第一绝缘层410可以覆盖封装层390以保护封装层390，并且可以防止湿气渗透。第一绝缘层410可以减小公共电极270和触摸电极之间的寄生电容。
122.在第一绝缘层410上设置第一触摸单元连接部件452，并且在第一触摸单元连接部件452上设置第二绝缘层420。第二绝缘层420可以由包含金属氧化物、金属氮氧化物、氧化硅、氮化硅或氮氧化硅的无机层形成，或者可以由有机层形成。
123.在第二绝缘层420上设置第一触摸单元451。尽管未示出，但是在第二绝缘层420上可以设置第二触摸单元和第二触摸单元连接部件。第一触摸单元451和第二触摸单元中的一个可以为感测输入电极，并且另一个可以为感测输出电极。第一触摸单元451和第二触摸单元可以彼此电隔离/电绝缘，并且可以分散开，以便彼此不重叠和/或可以以网格形式设置。第一触摸单元451可以通过第一触摸单元连接部件452彼此连接，并且第二触摸单元可以通过第二触摸单元连接部件彼此连接。
124.在第一触摸单元451和第二触摸单元(未示出)上可以设置触摸单元钝化层430。触摸单元钝化层430可以通过覆盖第一触摸单元451和第二触摸单元(未示出)使得第一触摸单元451和第二触摸单元(未示出)不暴露于外部，以保护第一触摸单元451和第二触摸单元(未示出)。触摸单元钝化层430可以包括诸如氮化硅(sin
x
)或二氧化硅(sio2)的无机材料，或者诸如聚丙烯酸酯树脂和聚酰亚胺树脂的有机材料。
125.防反射部件3000设置在触摸部件2000上。
126.防反射部件3000包括光阻挡层520以及滤色器530a、530b和530c。
127.光阻挡层520可以与显示部件1000的像素限定层360重叠，并且可以具有比像素限定层360的宽度窄的宽度。光阻挡层520可以完全地设置在非显示区域pa中。
128.光阻挡层520具有与像素限定层360的像素开口365重叠的多个开口521，并且每个开口521与像素开口365重叠。光阻挡层520的每个开口521的宽度可以比相应的像素开口365的宽度宽。
129.滤色器530a、530b和530c设置在光阻挡层520上。滤色器530a、530b和530c中的每
一者的大部分可以设置在光阻挡层520的相应的开口521中。在多个滤色器530a、530b和530c上可以设置平坦化层540。
130.防反射部件3000基本上防止外部光被显示装置10的布线等反射以及被显示装置10的用户观察到。防反射部件3000的光阻挡层520可以与非显示区域pa以及显示区域da的发光区域的边缘重叠，并且因此可以吸收入射的外部光，以减少入射到发光区域上的光。
131.防反射部件3000的滤色器530a、530b和530c减少了入射到像素限定层360且然后被反射以被显示装置10的用户观察到的外部光的量。因为滤色器530a、530b和530c不完全阻挡光，所以可以在不显著减小由发光元件层370发射的光的效率的情况下防止反射光可见/显而易见。
132.通常，为了防止外部光的反射光被观察到，可以使用偏振层，但是这降低了由发光元件层发射的光的效率。根据实施例，可以在不显著牺牲由发光元件层370发射的光的效率的情况下有效地防止反射光被观察到。
133.图2示出了根据实施例的显示装置的一部分的布局图，并且图3示出了沿着图2的线iii-iii截取的显示装置的截面图。图2和图3示出了根据图1的实施例的显示装置的一些层。图3示出了第三层间绝缘层163设置在基板110上，但是可以存在设置在基板110和第三层间绝缘层163之间的缓冲层111、第一栅极绝缘层141、第二栅极绝缘层142、第一层间绝缘层161、第三栅极绝缘层143和第二层间绝缘层162。
134.参照图2和图3，显示装置包括显示不同颜色的多个第一像素pxa、多个第二像素pxb和多个第三像素pxc。
135.在显示装置的一行中，第一像素pxa和第三像素pxc可以彼此间隔开预定的间隔，并且在相邻的行中，第二像素pxb可以彼此间隔开预定的间隔。第一像素pxa和第三像素pxc交替地设置的行和第二像素pxb重复地设置的行可以交替地布置。这种像素设置结构被称为pentile(tm)矩阵，并且根据pentile(tm)矩阵，通过共享相邻的像素来显示颜色，可以利用少量的像素实现高分辨率。
136.例如，第一像素pxa可以是用于显示蓝色的蓝色像素，第二像素pxb可以是用于显示绿色的绿色像素，并且第三像素pxc可以是用于显示红色的红色像素。
137.像素电极191、发光元件层370和公共电极270堆叠在每个像素中，并且像素电极191、发光元件层370和公共电极270可以形成发光二极管led。在显示装置中，从外部入射的外部光的大部分可以被防反射部件3000阻挡。这样的外部光被像素电极191等反射，并且当像素电极191足够平坦时，降低了外部光的反射率。
138.显示装置可以包括设置在基板110和像素电极191之间的第三层间绝缘层163、数据线171、驱动电压线172和钝化层180。数据线171和驱动电压线172可以设置在第三层间绝缘层163和钝化层180之间。钝化层180可以设置在数据线171和驱动电压线172上方，并且像素电极191可以设置在钝化层180上方。像素电极191可以与数据线171和/或驱动电压线172的至少一部分重叠。例如，在第一像素pxa或第三像素pxc中，像素电极191可以与相应的驱动电压线172重叠，并且在第二像素pxb中，像素电极191可以与相应的数据线171重叠。像素电极191可以在第一像素pxa和/或第三像素pxc中与驱动电压线172的宽部分或窄部分重叠。例如，像素电极191的大约一半区域可以与驱动电压线172重叠。在像素电极191下方，由于与像素电极191重叠的数据线171和驱动电压线172，可能出现台阶。通过减小这样的台
阶，当钝化层180的上表面足够基本上平坦时，像素电极191可以是基本上平坦的。
139.第三层间绝缘层163可以包括第一凹槽163g1和第二凹槽163g2。第三层间绝缘层163可以包括其中形成有第一凹槽163g1的第一部分163a、其中形成有第二凹槽163g2的第二部分163b和占据其余区域的第三部分163c。第三层间绝缘层163的第一部分163a的厚度tha可以小于第三部分163c的厚度thc。第三层间绝缘层163的第二部分163b的厚度thb可以小于第三部分163c的厚度thc。第三层间绝缘层163的第一部分163a的厚度tha可以与第三层间绝缘层163的第二部分163b的厚度thb基本上相同。
140.驱动电压线172可以设置在第三层间绝缘层163上。驱动电压线172可以设置在第三层间绝缘层163的第一凹槽163g1内。因此，驱动电压线172可以与第三层间绝缘层163的第一部分163a重叠。第三层间绝缘层163的第一凹槽163g1的深度dg1可以对应于驱动电压线172的厚度the。例如，第三层间绝缘层163的第一凹槽163g1的深度dg1可以与驱动电压线172的厚度the基本上相同。驱动电压线172的厚度the与第三层间绝缘层163的第一部分163a的厚度tha之和可以与第三层间绝缘层163的第三部分163c的厚度thc基本上相同。因此，第三层间绝缘层163的第三部分163c的上表面和驱动电压线172的上表面可以匹配。即，第三层间绝缘层163的第三部分163c的上表面和驱动电压线172的上表面可以是基本上共面的。因此，设置在第三层间绝缘层163和驱动电压线172上的钝化层180的上表面可以是基本上平坦的。第三层间绝缘层163的第一凹槽163g1的宽度wg1可以大于驱动电压线172的宽度we。第三层间绝缘层163的第一凹槽163g1的宽度wg1可以与驱动电压线172的宽度we基本上相同。
141.数据线171可以设置在第三层间绝缘层163上。数据线171可以设置在第三层间绝缘层163的第二凹槽163g2内。因此，数据线171可以与第三层间绝缘层163的第二部分163b重叠。第三层间绝缘层163的第二凹槽163g2的深度dg2可以对应于数据线171的厚度thd。例如，第三层间绝缘层163的第二凹槽163g2的深度dg2可以与数据线171的厚度thd基本上相同。数据线171的厚度thd与第三层间绝缘层163的第二部分163b的厚度thb之和可以与第三层间绝缘层163的第三部分163c的厚度thc基本上相同。因此，第三层间绝缘层163的第三部分163c的上表面和数据线171的上表面可以匹配。即，第三层间绝缘层163的第三部分163c的上表面和数据线171的上表面可以是基本上共面的。因此，设置在第三层间绝缘层163和数据线171上的钝化层180的上表面可以是基本上平坦的。第三层间绝缘层163的第二凹槽163g2的宽度wg2可以大于数据线171的宽度wd。第三层间绝缘层163的第二凹槽163g2的宽度wg2可以与数据线171的宽度wd基本上相同。两条数据线171可以设置在第三层间绝缘层163的第二凹槽163g2内。在这种情况下，第三层间绝缘层163的第二凹槽163g2的宽度wg2可以是数据线171的宽度wd的两倍或更多。
142.因为驱动电压线172设置在第三层间绝缘层163的第一凹槽163g1内，并且因为数据线171设置在第三层间绝缘层163的第二凹槽163g2内，所以钝化层180的上表面可以是基本上平坦的。换言之，可以防止由于驱动电压线172和数据线171而出现台阶。像素电极191设置在钝化层180上，并且像素电极191的上表面可以是基本上平坦的。当从外部入射的光被反射在不足够平坦的像素电极191上时，可能发生颜色溢出。在显示装置中，像素电极191具有平坦的上表面，从而减小外部光的反射率并且防止这样的颜色溢出。
143.如果设置在像素电极191下方的钝化层180太厚，则由设置在钝化层180下方的信
号线(诸如，数据线171和驱动电压线172)导致的台阶可能不影响像素电极191，但是在用于形成钝化层180和设置在钝化层180下方的绝缘层的烘焙工艺中产生的内部气体可能无法排放到外部，并且因此，发光元件层会劣化，或者有机元件的电极层会变色，使得发光元件层的发光特性会劣化。
144.如果为了排放在形成包含有机材料的绝缘层的工艺中可能出现的内部气体而将钝化层180形成为薄的，则在像素电极191的表面上会不期望地出现台阶。
145.在实施例中，通过在第三层间绝缘层163中形成凹槽163g1和163g2并且通过在凹槽163g1和163g2内设置驱动电压线172和数据线171，可以防止不期望的台阶的出现。尽管钝化层180基本上是薄的，但是钝化层180的上表面可以是平坦的。例如，在凹槽163g1和163g2未形成在第三层间绝缘层163中的结构中，为了将钝化层180形成为平坦的，钝化层180的厚度可以为大约3.1μm。在实施例中，可以将钝化层180的厚度减小至大约2.4μm。有利地，可以有效地排放在形成包含有机材料的绝缘层的工艺中可能出现的内部气体。
146.第三层间绝缘层163可以包括第一凹槽163g1，并且可以不包括第二凹槽163g2。第三层间绝缘层163可以包括第二凹槽163g2，并且可以不包括第一凹槽163g1。
147.图4示出了根据实施例的显示装置的电路图，图5示出了根据实施例的显示装置的平面图，并且图6示出了沿着图5的线vi-vi截取的显示装置的截面图。图7至图13顺序地示出了根据一个或多个实施例的在显示装置的制造方法中形成的结构的平面图。
148.如图4中所示，显示装置的一个像素px包括连接到多条布线127、128、151、152、153、154、155、171、172和741的晶体管t1、t2、t3、t4、t5、t6和t7、存储电容器cst、升压电容器cbt以及发光二极管led。
149.多条布线127、128、151、152、153、154、155、171、172和741连接到一个像素px。多条布线包括第一初始化电压线127、第二初始化电压线128、第一扫描线151、第二扫描线152、初始化控制线153、旁路控制线154、发光控制线155、数据线171、驱动电压线172和公共电压线741。
150.第一扫描线151连接到栅极驱动器(未示出)，以将第一扫描信号gw传输到第二晶体管t2。第二扫描线152可以在与第一扫描线151的信号的时序相同的时序处被施加与施加到第一扫描线151的电压的极性相反的极性的电压。例如，当向第一扫描线151施加负电压时，可以向第二扫描线152施加正电压。第二扫描线152将第二扫描信号gc传输到第三晶体管t3。
151.初始化控制线153将初始化控制信号gi传输到第四晶体管t4。旁路控制线154将旁路信号gb传输到第七晶体管t7。旁路控制线154可以包括前一条第一扫描线151。发光控制线155将发光控制信号em传输到第五晶体管t5和第六晶体管t6。
152.数据线171是传输由数据驱动器(未示出)产生的数据电压data的布线，并且由发光二极管led发射的亮度根据施加到像素px的数据电压data而改变。
153.驱动电压线172施加驱动电压elvdd。第一初始化电压线127传输第一初始化电压vint，并且第二初始化电压线128传输第二初始化电压aint。公共电压线741将公共电压elvss施加到发光二极管led的阴极。在本实施例中，施加到驱动电压线172、第一初始化电压线127和第二初始化电压线128以及公共电压线741的电压中的每个电压可以为恒定电压。
154.多个晶体管可以包括驱动晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7。多个晶体管可以包括包含氧化物半导体的氧化物晶体管和包含多晶半导体的多晶晶体管。例如，第三晶体管t3和第四晶体管t4可以被制成氧化物晶体管，并且驱动晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7可以被制成多晶晶体管。晶体管t1至t7可以全部被制成多晶晶体管。
155.一个像素可以包括七个晶体管t1至t7、一个存储电容器cst和一个升压电容器cbt。晶体管的数目、电容器的数目和它们的连接关系可以根据实施例来配置。
156.参照图5、图6和图7，缓冲层111可以设置在基板110上，并且包括驱动晶体管t1的沟道1132、第一区域1131和第二区域1133的多晶半导体层可以设置在缓冲层111上。图7示出了多晶半导体层。多晶半导体层还可以包括第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7以及驱动晶体管t1中的每一者的沟道、第一区域和第二区域。
157.在平面图中，驱动晶体管t1的沟道1132可以具有弯曲的形状。驱动晶体管t1的沟道1132可以以不同的形状弯曲，或者可以形成为棒状。驱动晶体管t1的第一区域1131和第二区域1133可以设置在驱动晶体管t1的沟道1132的相对侧。驱动晶体管t1的第一区域1131的多个部分可以在平面图中向上和向下延伸，并且在向下方向上延伸的一部分可以连接到第二晶体管t2的第二区域，并且在向上方向上延伸的一部分可以连接到第五晶体管t5的第二区域。驱动晶体管t1的第二区域1133可以在平面图中向上延伸，以连接到第六晶体管t6的第一区域。
158.在包括驱动晶体管t1的沟道1132、第一区域1131和第二区域1133的多晶半导体层上可以设置第一栅极绝缘层141。
159.在第一栅极绝缘层141上可以设置包括驱动晶体管t1的栅电极1151的第一栅极导体。图8示出了多晶半导体层和第一栅极导体。第一栅极导体还可以包括第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7以及驱动晶体管t1中的每一者的栅电极。
160.驱动晶体管t1的栅电极1151可以与驱动晶体管t1的沟道1132重叠。驱动晶体管t1的沟道1132被驱动晶体管t1的栅电极1151覆盖。
161.第一栅极导体还可以包括第一扫描线151和发光控制线155。第一扫描线151和发光控制线155可以基本上在水平方向上延伸。第一扫描线151可以与第二晶体管t2的栅电极一体地形成。连接到第七晶体管t7的旁路控制线可以利用前一条第一扫描线151形成。第五晶体管t5的栅电极和第六晶体管t6的栅电极可以与发光控制线155一体地形成。
162.在形成包括驱动晶体管t1的栅电极1151的第一栅极导体之后，可以执行掺杂工艺。被第一栅极导体覆盖的多晶半导体层未被掺杂，并且多晶半导体层的未被第一栅极导体覆盖的部分被掺杂，使得该部分可以具有与导体相同的特性。可以利用p型掺杂剂执行掺杂工艺，并且因此，包括多晶半导体层的驱动晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7可以具有p型晶体管特性。
163.在包括驱动晶体管t1的栅电极1151的第一栅极导体和第一栅极绝缘层141上可以设置第二栅极绝缘层142。
164.在第二栅极绝缘层142上可以设置包括存储电容器cst的第一存储电极1153、第三晶体管t3的下部栅电极3155和第四晶体管t4的下部栅电极4155的第二栅极导体。图9示出了多晶半导体、第一栅极导体和第二栅极导体。
165.第一存储电极1153与驱动晶体管t1的栅电极1151重叠，以形成存储电容器cst。在存储电容器cst的第一存储电极1153中形成开口1152。存储电容器cst的第一存储电极1153的开口1152可以与驱动晶体管t1的栅电极1151重叠。第三晶体管t3的下部栅电极3155可以与第三晶体管t3的沟道3137和上部栅电极3151重叠。第四晶体管t4的下部栅电极4155可以与第四晶体管t4的沟道4137和上部栅电极4151重叠。
166.第二栅极导体还可以包括下部第二扫描线152a、下部初始化控制线153a和第一初始化电压线127。下部第二扫描线152a、下部初始化控制线153a和第一初始化电压线127可以基本上在水平方向上延伸。下部第二扫描线152a可以与第三晶体管t3的下部栅电极3155一体地形成。下部初始化控制线153a可以与第四晶体管t4的下部栅电极4155一体地形成。
167.在包括存储电容器cst的第一存储电极1153、第三晶体管t3的下部栅电极3155和第四晶体管t4的下部栅电极4155的第二栅极导体上可以设置第一层间绝缘层161。
168.包括第三晶体管t3的沟道3137、第一区域3136和第二区域3138以及第四晶体管t4的沟道4137、第一区域4136和第二区域4138的氧化物半导体层可以设置在第一层间绝缘层161上。图10示出了多晶半导体层、第一栅极导体、第二栅极导体和氧化物半导体层。
169.第三晶体管t3的沟道3137、第一区域3136和第二区域3138以及第四晶体管t4的沟道4137、第一区域4136和第二区域4138可以彼此连接，以一体地形成。第三晶体管t3的第一区域3136和第二区域3138可以设置在第三晶体管t3的沟道3137的各自侧。第四晶体管t4的第一区域4136和第二区域4138可以设置在第四晶体管t4的沟道4137的各自侧。第三晶体管t3的第二区域3138可以连接到第四晶体管t4的第二区域4138。第三晶体管t3的沟道3137可以与下部栅电极3155重叠。第四晶体管t4的沟道4137可以与下部栅电极4155重叠。
170.在包括第三晶体管t3的沟道3137、第一区域3136和第二区域3138以及第四晶体管t4的沟道4137、第一区域4136和第二区域4138的氧化物半导体层上可以设置第三栅极绝缘层143。第三栅极绝缘层143可以设置在氧化物半导体层和第一层间绝缘层161的整个表面上。因此，第三栅极绝缘层143可以覆盖第三晶体管t3的沟道3137、第一区域3136和第二区域3138的上表面和侧表面以及第四晶体管t4的沟道4137、第一区域4136和第二区域4138的上表面和侧表面。然而，本实施例不限于此，并且第三栅极绝缘层143可以不设置在氧化物半导体层和第一层间绝缘层161的整个表面上。例如，第三栅极绝缘层143可以与第三晶体管t3的沟道3137重叠，并且第三栅极绝缘层143可以不与第一区域3136和第二区域3138重叠。另外，第三栅极绝缘层143可以与第四晶体管t4的沟道4137重叠，并且第三栅极绝缘层143可以不与第一区域4136和第二区域4138重叠。
171.在第三栅极绝缘层143上可以设置包括第三晶体管t3的上部栅电极3151和第四晶体管t4的上部栅电极4151的第三栅极导体。图11示出了多晶半导体层、第一栅极导体、第二栅极导体、氧化物半导体层和第三栅极导体。
172.第三晶体管t3的上部栅电极3151可以与第三晶体管t3的沟道3137重叠。第三晶体管t3的上部栅电极3151可以与第三晶体管t3的下部栅电极3155重叠。
173.同时参考图12，第四晶体管t4的上部栅电极4151可以与第四晶体管t4的沟道4137重叠。第四晶体管t4的上部栅电极4151可以与第四晶体管t4的下部栅电极4155重叠。
174.第三栅极导体还可以包括上部第二扫描线152b和上部初始化控制线153b。
175.上部第二扫描线152b和上部初始化控制线153b可以基本上在水平方向上延伸。上
部第二扫描线152b与下部第二扫描线152a一起形成第二扫描线152。上部第二扫描线152b可以与第三晶体管t3的上部栅电极3151一体地形成。上部初始化控制线153b与下部初始化控制线153a一起形成初始化控制线153。上部初始化控制线153b可以与第四晶体管t4的上部栅电极4151一体地形成。
176.在形成包括第三晶体管t3的上部栅电极3151和第四晶体管t4的上部栅电极4151的第三栅极导体之后，可以执行掺杂工艺。氧化物半导体层的被第三栅极导体覆盖的部分未被掺杂，并且氧化物半导体层的未被第三栅极导体覆盖的部分被掺杂，使得氧化物半导体层具有与导体相同的特性。同时参考图6，第三晶体管t3的沟道3137可以设置在上部栅电极3151下方，以与上部栅电极3151重叠。第三晶体管t3的第一区域3136和第二区域3138可以不与上部栅电极3151重叠。第四晶体管t4的沟道4137可以设置在上部栅电极4151下方，以与上部栅电极4151重叠。第四晶体管t4的第一区域4136和第二区域4138可以不与上部栅电极4151重叠。上部升压电极3138t可以不与第三栅极导体重叠。可以利用n型掺杂剂执行氧化物半导体层的掺杂工艺，并且包括氧化物半导体层的第三晶体管t3和第四晶体管t4可以具有n型晶体管特性。
177.在包括第三晶体管t3的上部栅电极3151和第四晶体管t4的上部栅电极4151的第三栅极导体上可以设置第二层间绝缘层162。第二层间绝缘层162可以具有单层或多层结构。第二层间绝缘层162可以包括诸如氮化硅(sin
x
)、氧化硅(sio
x
)和氮氧化硅(sio
x
ny)的无机绝缘材料。同时参考图12，第二层间绝缘层162可以包括第一开口1165、第二开口1166、第三开口3165和第四开口3166。
178.同时参考图12，第一开口1165可以与驱动晶体管t1的栅电极1151的至少一部分重叠。第一开口1165可以进一步形成在第三栅极绝缘层143、第一层间绝缘层161和第二栅极绝缘层142中。第一开口1165可以与第一存储电极1153的开口1152重叠。第一开口1165可以设置在第一存储电极1153的开口1152内部。第二开口1166可以与升压电容器cbt的至少一部分重叠。第二开口1166可以进一步形成在第三栅极绝缘层143中。
179.同时参考图12，第三开口3165可以与驱动晶体管t1的第二区域1133的至少一部分重叠。第三开口3165可以进一步形成在第三栅极绝缘层143、第一层间绝缘层161、第二栅极绝缘层142和第一栅极绝缘层141中。第四开口3166可以与第三晶体管t3的第一区域3136的至少一部分重叠。第四开口3166可以进一步形成在第三栅极绝缘层143中。
180.在第二层间绝缘层162上可以设置包括第一连接电极1175和第二连接电极3175的第一数据导体。图12示出了多晶半导体层、第一栅极导体、第二栅极导体、氧化物半导体层、第三栅极导体和第一数据导体。
181.第一连接电极1175可以与驱动晶体管t1的栅电极1151重叠。第一连接电极1175可以通过第一开口1165和第一存储电极1153的开口1152连接到驱动晶体管t1的栅电极1151。第一连接电极1175可以与升压电容器cbt重叠。第一连接电极1175可以通过第二开口1166连接到升压电容器cbt的上部升压电极3138t。因此，驱动晶体管t1的栅电极1151和升压电容器cbt的上部升压电极3138t可以通过第一连接电极1175连接。在这种情况下，驱动晶体管t1的栅电极1151可以通过第一连接电极1175连接到第三晶体管t3的第二区域3138和第四晶体管t4的第二区域4138。
182.第二连接电极3175可以与驱动晶体管t1的第二区域1133重叠。第二连接电极3175
可以通过第三开口3165连接到驱动晶体管t1的第二区域1133。第二连接电极3175可以与第三晶体管t3的第一区域3136重叠。第二连接电极3175可以通过第四开口3166连接到第三晶体管t3的第一区域3136。因此，驱动晶体管t1的第二区域1133和第三晶体管t3的第一区域3136可以通过第二连接电极3175连接。
183.第一数据导体还可以包括第二初始化电压线128。第二初始化电压线128基本上在水平方向上延伸。
184.在包括第一连接电极1175和第二连接电极3175的第一数据导体上可以设置第三层间绝缘层163。
185.在第三层间绝缘层163上可以设置包括数据线171和驱动电压线172的第二数据导体。图13示出了多晶半导体层、第一栅极导体、第二栅极导体、氧化物半导体层、第三栅极导体、第一数据导体和第二数据导体。
186.数据线171和驱动电压线172可以基本上在垂直方向上延伸。数据线171可以连接到第二晶体管t2。驱动电压线172可以连接到第五晶体管t5。另外，驱动电压线172可以连接到第一存储电极1153。如上所述，第三层间绝缘层163可以包括第一凹槽163g1和第二凹槽163g2。驱动电压线172可以设置在第三层间绝缘层163的第一凹槽163g1内，并且数据线171可以设置在第三层间绝缘层163的第二凹槽163g2内。
187.钝化层180可以设置在数据线171和驱动电压线172上。尽管在图5和图6中未示出，但是在钝化层180上可以设置像素电极。在像素电极上可以设置像素限定层，在像素限定层的像素开口内可以设置发光元件层，并且在像素限定层和发光元件层上可以设置公共电极。
188.图14示出了根据实施例的显示装置的截面图。与图14相关联的一些元件和/或特征可以与参照图1至图13中的一幅图或多幅图描述的一些元件和/或特征类似或相同。
189.如图14中所示，显示装置可以包括基板110、设置在基板110上的像素电极191以及设置在基板110和像素电极191之间的第三层间绝缘层163、数据线171、驱动电压线172和钝化层180。数据线171和驱动电压线172可以设置在第三层间绝缘层163上，并且钝化层180可以设置在数据线171和驱动电压线172上。
190.第三层间绝缘层163可以包括第一凹槽163g1和第二凹槽163g2。驱动电压线172可以设置在第三层间绝缘层163的第一凹槽163g1内。数据线171可以设置在第三层间绝缘层163的第二凹槽163g2内。
191.在实施例中，参照图3，在第三层间绝缘层163的同一第二凹槽163g2内可以设置两条数据线171。在实施例中，参照图14，在第三层间绝缘层163的一个第二凹槽163g2内可以设置恰好一条数据线171。设置在第三层间绝缘层163的每个第二凹槽163g2内的数据线171的数目可以根据实施例来配置。第三层间绝缘层163的第二凹槽163g2的宽度wg2可以大于数据线171的宽度wd。第三层间绝缘层163的第二凹槽163g2的宽度wg2可以与数据线171的宽度wd基本上相同。
192.图15示出了根据实施例的显示装置的截面图。与图15相关联的一些元件和/或特征可以与参照图1至图14中的一幅图或多幅图描述的一些元件和/或特征类似或相同。
193.如图15中所示，显示装置可以包括基板110、设置在基板110上的像素电极191以及设置在基板110和像素电极191之间的第三层间绝缘层163、数据线171、驱动电压线172和钝
化层180。数据线171和驱动电压线172可以设置在第三层间绝缘层163上，并且钝化层180可以设置在数据线171和驱动电压线172上。
194.第三层间绝缘层163可以包括第一凹槽163g1和第二凹槽163g2。驱动电压线172可以设置在第三层间绝缘层163的第一凹槽163g1内。数据线171可以设置在第三层间绝缘层163的第二凹槽163g2内。
195.第三层间绝缘层163的第一凹槽163g1的宽度wg1可以与驱动电压线172的宽度we基本上相同。驱动电压线172可以填充第三层间绝缘层163的第一凹槽163g1。
196.第三层间绝缘层163的一个第二凹槽163g2的宽度wg2可以与一条数据线171的宽度wd基本上相同。数据线171可以填充第三层间绝缘层163的第二凹槽163g2。
197.包括驱动电压线172和数据线171的第二数据导体可以通过光蚀刻工艺来形成。包括驱动电压线172和数据线171的第二数据导体可以通过化学机械抛光(cmp)工艺来形成。通过使用化学机械抛光工艺，可以容易地形成驱动电压线172和数据线171，以填充第三层间绝缘层163的凹槽内部。
198.图16示出了根据实施例的显示装置的截面图。与图16相关联的一些元件和/或特征可以与参照图1至图15中的一幅图或多幅图描述的一些元件和/或特征类似或相同。
199.如图16中所示，显示装置可以包括基板110、设置在基板110上的像素电极191以及设置在基板110和像素电极191之间的第三层间绝缘层163、数据线171、驱动电压线172和钝化层180。数据线171和驱动电压线172可以设置在第三层间绝缘层163上，并且钝化层180可以设置在数据线171和驱动电压线172上。
200.第三层间绝缘层163可以包括第一凹槽163g1和第二凹槽163g2。驱动电压线172可以设置在第三层间绝缘层163的第一凹槽163g1内。数据线171可以设置在第三层间绝缘层163的第二凹槽163g2内。
201.第三层间绝缘层163可以包括第三下部层间绝缘层163p和第三上部层间绝缘层163q。第三上部层间绝缘层163q可以设置在第三下部层间绝缘层163p上。第三下部层间绝缘层163p和第三上部层间绝缘层163q可以包括相同的材料或不同的材料。第一凹槽163g1和第二凹槽163g2的底表面可以直接接触第三下部层间绝缘层163p的上表面。第一凹槽163g1和第二凹槽163g2的侧表面可以接触第三上部层间绝缘层163q的侧表面。
202.参照图3，当第三层间绝缘层163为单层时，可以使用半色调曝光工艺在第三层间绝缘层163中形成凹槽163g1和163g2。在这种情况下，第三层间绝缘层163中的元素组成比可以根据第三层间绝缘层163中的位置而不同。第三层间绝缘层163的设置在凹槽163g1和163g2下方的第一部分163a和第二部分163b中的硫(s)的含量可能小于第三层间绝缘层163的第三部分163c中的硫(s)的含量。这是因为第三层间绝缘层163的第一部分163a和第二部分163b是执行半色调曝光工艺的部分，并且硫(s)元素被部分地分解。
203.参照图16，当第三层间绝缘层163包括第三下部层间绝缘层163p和第三上部层间绝缘层163q时，第三下部层间绝缘层163p和第三上部层间绝缘层163q可以分别通过单独的工艺形成。在这种情况下，第三层间绝缘层163中的元素组成比可以基本上是一致的。在首先将第三下部层间绝缘层163p形成为平坦之后，在第三下部层间绝缘层163p上形成第三上部层间绝缘层163q，并且将第三上部层间绝缘层163q图案化，以形成凹槽163g1和163g2。第三上部层间绝缘层163q的多个部分可以被去除，以形成凹槽163g1和163g2。
204.图17示出了图16的显示装置的第三层间绝缘层的图像，并且图18示出了图3的显示装置的第三层间绝缘层的图像。
205.参照图17，当第三层间绝缘层163包括两个层时，凹槽的倾斜的侧表面可以相对于基板以在大约40度至大约50度的范围内的角度取向。
206.参照图18，当第三层间绝缘层163为单层时，凹槽的倾斜的侧表面可以相对于基板以在大约25度至大约30度的范围内的角度取向。如果执行半色调工艺，则因为从半色调区域衍射的光使全色调区域的一部分曝光，所以倾斜表面的角度可以相对小。
207.图19示出了根据实施例的显示装置的平面图，并且图20示出了沿着图19的线xx-xx截取的显示装置的截面图。与图19和图20相关联的一些元件和/或特征可以与参照图1至图18中的一幅图或多幅图描述的一些元件和/或特征类似或相同。
208.如图19和图20中所示，显示装置可以包括基板110、设置在基板110上的像素电极191以及设置在基板110和像素电极191之间的第三层间绝缘层163、数据线171、驱动电压线172和钝化层180。数据线171和驱动电压线172可以设置在第三层间绝缘层163上，并且钝化层180可以设置在数据线171和驱动电压线172上。
209.第三层间绝缘层163可以包括第一凹槽163g1和第二凹槽163g2。驱动电压线172可以设置在第三层间绝缘层163的第一凹槽163g1内。数据线171可以设置在第三层间绝缘层163的第二凹槽163g2内。
210.彼此相邻的两条驱动电压线172可以彼此分开。在相邻的两条驱动电压线172之间可以设置开口72a，并且所述两条驱动电压线172可以通过开口72a彼此间隔开。
211.每条驱动电压线172可以包括延伸部72，并且两条相邻的驱动电压线172的延伸部72可以通过开口72a彼此分开。因为驱动电压线172包括延伸部72，所以可以防止驱动电压的信号延迟。延伸部72可以具有相对大的面积，使得如果未实现开口72a，则(在用于形成设置在驱动电压线172下方并包括有机材料的绝缘层的烘焙工艺中产生的)内部气体可能无法充分地排放到外部。因为相邻的驱动电压线172的延伸部72通过开口72a彼此分开，所以内部气体可以有效地排放到外部，使得可以实现显示装置的令人满意的可靠性和图像显示品质。
212.当相邻的驱动电压线172的延伸部72通过开口72a彼此分开时，可能出现台阶。在实施例中，驱动电压线172设置在第三层间绝缘层163的第一凹槽163g1内以防止这样的台阶。因此，设置在第三层间绝缘层163和驱动电压线172上的钝化层180可以是足够薄的且平坦的。
213.图20示出了两条相邻的驱动电压线172设置在一个第一凹槽163g1内。分开的两条驱动电压线172可以设置在一个第一凹槽163g1内。在这种情况下，第三层间绝缘层163的定位在开口图案72a中的部分的上表面和驱动电压线172的上表面可以是基本上共面的。因此，设置在第三层间绝缘层163和驱动电压线172上的钝化层180的上表面可以是足够平坦的。
214.图21示出了根据实施例的显示装置的截面图。与图21相关联的一些元件和/或特征可以与参照图1至图20中的一幅图或多幅图描述的一些元件和/或特征类似或相同。
215.如图21中所示，显示装置可以包括基板110、设置在基板110上的像素电极191以及设置在基板110和像素电极191之间的第三层间绝缘层163、数据线171、驱动电压线172和钝
化层180。数据线171和驱动电压线172可以设置在第三层间绝缘层163上，并且钝化层180可以设置在数据线171和驱动电压线172上。
216.钝化层180可以包括第一钝化层180p和第二钝化层180q。
217.第一钝化层180p可以设置在数据线171和驱动电压线172上。第一钝化层180p可以完全地覆盖基板110的面。第二钝化层180q可以设置在第一钝化层180p上。第二钝化层180q可以仅部分地覆盖基板110的面。第二钝化层180q可以与数据线171和驱动电压线172重叠。第二钝化层180q可以与像素电极191重叠。第二钝化层180q可以与像素限定层360的边缘重叠。第二钝化层180q可以不与像素限定层360的中心部分重叠。第二钝化层180q的不与数据线171和驱动电压线172重叠的部分可以被去除。
218.第一钝化层180p和/或第二钝化层180q可以包括有机绝缘材料。第一钝化层180p和第二钝化层180q可以包括相同的材料或不同的材料。
219.第二钝化层180q设置在第一钝化层180p上，并且第二钝化层180q的上表面可以是基本上平坦的。因此，设置在钝化层180上的像素电极191可以具有平坦的上表面，可以降低外部光的反射率，并且可以防止颜色溢出。
220.将第一钝化层180p形成为基本上薄的，并且将第二钝化层180q图案化以使第二钝化层180q包括开口，因此可以有效地排放在形成绝缘层的工艺中可能出现的内部气体。
221.通过在数据线171和驱动电压线172上直接形成第一钝化层180p，并且通过在第一钝化层180p上另外地形成第二钝化层180q，可以进一步改善钝化层180的上表面的平坦度。
222.在实施例中，相邻的驱动电压线172可以彼此连接和/或可以一体地形成。
223.图22示出了根据实施例的显示装置的一部分的视图/图像。图22示出了图21的显示装置的钝化层及其周边。
224.如图22中所示，钝化层180可以包括第一钝化层180p和第二钝化层180q。钝化层180可以形成为薄的且平坦的。将第二钝化层180q图案化为具有至少一个开口，并且第二钝化层180q的开口的倾斜表面可以平滑地形成。
225.图23示出了根据实施例的显示装置的截面图。与图23相关联的一些元件和/或特征可以与参照图1至图22中的一幅图或多幅图描述的一些元件和/或特征类似或相同。
226.如图23中所示，显示装置可以包括基板110、设置在基板110上的像素电极191以及设置在基板110和像素电极191之间的第三层间绝缘层163、数据线171、驱动电压线172和钝化层180。数据线171和驱动电压线172可以设置在第三层间绝缘层163上，并且钝化层180可以设置在数据线171和驱动电压线172上。
227.钝化层180可以包括第一钝化层180p、第二钝化层180q和第三钝化层180r。
228.第一钝化层180p可以直接设置在数据线171和驱动电压线172上。第一钝化层180p可以覆盖基板110的整个面。第一钝化层180p可以包括诸如氧化硅(sio
x
)、氮化硅(sin
x
)和氮氧化硅(sio
x
ny)的无机绝缘材料。第二钝化层180q可以设置在第一钝化层180p上。第二钝化层180q可以覆盖基板110的整个面。第二钝化层180q可以包括有机绝缘材料。第三钝化层180r可以设置在第二钝化层180q上。第三钝化层180r可以包括部分地暴露第二钝化层180q的开口。第三钝化层180r可以与数据线171和驱动电压线172重叠。第三钝化层180r可以与像素限定层360的边缘重叠。第三钝化层180r可以不与像素限定层360的中心部分重叠。第三钝化层180r的不与数据线171和驱动电压线172重叠的部分可以被去除。第三钝化层180r
可以包括有机绝缘材料。
229.第二钝化层180q设置在第一钝化层180p上，第三钝化层180r设置在第二钝化层180q上，并且第三钝化层180r的上表面可以是基本上平坦的。因此，设置在钝化层180上的像素电极191可以具有平坦的上表面，可以降低外部光的反射率，并且可以防止颜色溢出。
230.将第一钝化层180p和第二钝化层180q形成为基本上薄的，并且将第三钝化层180r图案化为包括开口，因此可以有效地排放在形成绝缘层的工艺中可能出现的内部气体。
231.第三层间绝缘层163可以包括一个或多个凹槽，并且数据线171和驱动电压线172可以设置在所述一个或多个凹槽中。因此，设置在数据线171和驱动电压线172上的钝化层180可以是基本上平坦的。通过在数据线171和驱动电压线172上形成第一钝化层180p和第二钝化层180q，并且通过在第二钝化层180q上另外地形成第三钝化层180r，可以进一步改善钝化层180的上表面的平坦度。
232.图23示出了相邻的驱动电压线172彼此分开的结构。相邻的驱动电压线172可以彼此连接和/或可以一体地形成。
233.图24示出了根据实施例的显示装置的截面图。与图24相关联的一些元件和/或特征可以与参照图1至图23中的一幅图或多幅图描述的一些元件和/或特征类似或相同。
234.如图24中所示，显示装置可以包括基板110、设置在基板110上的像素电极191以及设置在基板110和像素电极191之间的第三层间绝缘层163、数据线171、驱动电压线172和钝化层180。数据线171和驱动电压线172可以设置在第三层间绝缘层163上，并且钝化层180可以设置在数据线171和驱动电压线172上。钝化层180可以包括第一钝化层180p、第二钝化层180q和第三钝化层180r。
235.第二钝化层180q可以包括部分地暴露第一钝化层180p的开口。第二钝化层180q可以与数据线171和驱动电压线172重叠。第二钝化层180q可以与像素电极191重叠。第二钝化层180q可以与像素限定层360的边缘重叠。第二钝化层180q可以不与像素限定层360的中心部分重叠。第二钝化层180q的不与数据线171和驱动电压线172重叠的部分可以被去除。第二钝化层180q和第三钝化层180r可以使用相同的掩模被图案化，可以在同一工艺中同时被图案化，并且可以在显示装置的平面图中具有基本上相同的形状。
236.图25示出了根据实施例的显示装置的截面图。与图25相关联的一些元件和/或特征可以与参照图1至图24中的一幅图或多幅图描述的一些元件和/或特征类似或相同。
237.如图25中所示，显示装置可以包括基板110、设置在基板110上的像素电极191以及设置在基板110和像素电极191之间的第三层间绝缘层163、数据线171、驱动电压线172和钝化层180。数据线171和驱动电压线172可以设置在第三层间绝缘层163上，并且钝化层180可以设置在数据线171和驱动电压线172上。
238.钝化层180可以根据沿着第三层间绝缘层163的位置而具有不同的厚度。
239.钝化层180可以包括具有第一厚度thi的第一部分180i，并且可以包括具有第二厚度thj的第二部分180j。钝化层180的第一部分180i的第一厚度thi可以大于钝化层180的第二部分180j的第二厚度thj。钝化层180的第一部分180i可以与数据线171和/或驱动电压线172重叠。钝化层180的第一部分180i可以与像素限定层360的截面的边缘重叠。钝化层180的第一部分180i可以不与像素限定层360的截面的中心部分重叠。钝化层180的第二部分180j可以与像素限定层360的截面的中心部分重叠。钝化层180的第二部分180j可以不与数
据线171重叠，并且可以不与驱动电压线172重叠。钝化层180可以使用半色调曝光工艺形成，并且第二部分180j可以被图案化为比第一部分180i薄。
240.第三层间绝缘层163可以不需要包括凹槽。第三层间绝缘层163可以是基本上平坦的，并且数据线171和驱动电压线172设置在第三层间绝缘层163上(这同样适用于图21、图23和图24的实施例)。因此，如果第一部分180i不足够厚，则设置在数据线171和驱动电压线172上的钝化层180的上表面可能不是平坦的。在实施例中，钝化层180的与数据线171和/或驱动电压线172重叠的第一部分180i具有足够的厚度，并且因此，钝化层180的第一部分180i的上表面可以是基本上平坦的。因为像素电极191设置在钝化层180的第一部分180i上，所以像素电极191可以具有平坦的上表面，可以降低外部光的反射率，并且可以防止颜色溢出。
241.因为钝化层180的第二部分180j足够薄，所以可以有效地排放在形成绝缘层的工艺中可能出现的内部气体。
242.第三层间绝缘层163可以不包括凹槽。第三层间绝缘层163可以包括一个或多个凹槽，并且数据线171和/或驱动电压线172可以形成在所述一个或多个凹槽中。因此，设置在数据线171和驱动电压线172上的钝化层180可以是基本上平坦的。通过将第一部分180i(第一部分180i与数据线171和/或驱动电压线172重叠)形成为相对地厚，可以进一步改善钝化层180的上表面的平坦度。
243.图25示出了相邻的驱动电压线172彼此分开的结构。相邻的驱动电压线172可以彼此连接和/或可以一体地形成。
244.尽管已经描述了示例实施例，但是实际的实施例覆盖在所附权利要求的范围内的各种修改和等同布置。