具有栅极驱动器的显示装置的制作方法

具有栅极驱动器的显示装置
1.相关申请的交叉引用
2.本技术要求2020年9月18日提交的韩国专利申请第10-2020-0120395号的权益，其通过引用并入本文中，如同在本文中充分阐述一样。
技术领域
3.本公开涉及一种具有栅极驱动器的显示装置，其可以降低tft的漏电流和功耗。


背景技术：

4.显示装置包括用于通过像素矩阵显示图像的面板和用于驱动该面板的驱动电路。构成像素矩阵的每个像素被薄膜晶体管(tft)独立地驱动。驱动电路中的栅极驱动器驱动与每个像素的tft连接的栅极线，驱动电路中的数据驱动器驱动与tft连接的数据线。
5.栅极驱动器包括分别驱动栅极线的级，并且每个级包括多个tft。与像素矩阵的tft阵列一起在面板中形成的面板内栅极(gip)型栅极驱动器被称为栅极驱动器。
6.当应用于栅极驱动器的n型氧化物tft具有负阈值电压vth时，施加到栅极的用于截止的低电压不低于源极电压，由此漏电流增大。
7.当构成栅极驱动器的tft中的漏电流增大时，栅极驱动器的输出波形可能失真，由此可能出现可靠性劣化和功耗增大的问题。为此，需要一种用于最小化漏电流的方法。
8.上述背景技术的公开内容为发明本公开的本公开发明人所拥有，或者是通过发明本公开的过程获得的技术信息，而不能被视为在本公开被公开之前向公众公开的已知技术。


技术实现要素：

9.本公开的一个或多个实施例提供了一种具有栅极驱动器的显示装置，其可以降低tft的漏电流和功耗。
10.除了如上所述的本公开的技术效果之外，本领域技术人员还将通过本公开的以下描述清楚地理解本公开的附加技术效果和特征。
11.在根据本公开的一个方面的显示装置中，栅极驱动器可以包括多个级，每个级包括输出部、控制器和反向偏置电路。输出部可以包括上拉晶体管和下拉晶体管，上拉晶体管响应于第一节点的控制输出多个时钟的相应时钟作为栅极信号，下拉晶体管响应于第二节点的控制输出第一栅极截止电压作为栅极信号的截止电压。控制器可以使第一节点充放电，并且可以使第二节点与第一节点相反地充放电。反向偏置电路可以具有与第一节点电容耦合的反向偏置节点，并且可以在基于控制器的第一节点的截止时段期间产生低于第一栅极截止电压的第二栅极截止电压，并将第二栅极截止电压施加到反向偏置节点，其中，反向偏置电路可以通过反向偏置节点将第二栅极截止电压施加到构成输出部和控制器的晶体管中的在第一节点的截止时段期间截止的一部分晶体管的遮光层。
12.在根据本公开的一个方面的显示装置中，栅极驱动器可以包括多个级，每个级包
括输出部、充电部、放电部和反向偏置电路。输出部可以包括上拉晶体管和下拉晶体管，上拉晶体管通过第一节点的控制上拉并将多个时钟中的第一输入时钟输出到输出端子，下拉晶体管通过第二输入时钟的控制下拉并将第一栅极截止电压输出到输出端子。充电部可以包括充电晶体管，充电晶体管使用置位信号对第一节点进行预充电，其中，置位信号是起始信号和在前级的输出中的任意一个。放电部可以包括第一放电晶体管和第二放电晶体管，第一放电晶体管响应于第三输入时钟的控制使第一节点放电，第二放电晶体管响应于复位信号或在后级的输出使第一节点放电。反向偏置电路可以具有与第一节点电容耦合的反向偏置节点，并且可以在基于放电部的第一节点的截止时段期间产生低于第一栅极截止电压的第二栅极截止电压，并将第二栅极截止电压施加到反向偏置节点，其中，反向偏置电路可以通过反向偏置节点将低于上拉晶体管的源极电压的第二栅极截止电压施加到在第一节点的截止时段期间截止的上拉晶体管的遮光层。
13.除了如上所述的本公开的特征之外，本公开的附加技术效果和特征将包含在本说明书中，在本公开的范围内，并且受以下权利要求的保护。本部分的任何内容都不应视为对这些权利要求的限制。下面结合本公开的实施例讨论进一步的方面和优点。应当理解，本公开的上述大体描述和以下详细描述都是示例性和解释性的，并且旨在提供对所要求保护的发明构思的进一步解释。
附图说明
14.本公开包括附图以提供对本公开的进一步理解，并且附图被并入并构成本技术的一部分，附图说明了本公开的实施例，并且与说明书一起用于解释本公开的原理。在附图中：
15.图1是示出了根据本公开的一个实施例的显示装置的结构的框图；
16.图2是示出了根据本公开的一个实施例的栅极驱动器的数个级的示意性框图；
17.图3是示出了根据本公开的一个实施例的共面氧化物tft结构的横截面图；
18.图4是示出了根据本公开的一个实施例的每个级的结构的等效电路图；
19.图5是图4所示的级的驱动波形图；
20.图6是示出了根据本公开的一个实施例的每个级的结构的等效电路图；
21.图7是示出了根据本公开的一个实施例的每个级的结构的等效电路图；
22.图8是示出了根据本公开的一个实施例的背栅极偏置电路的工作过程的视图；
23.图9是示出了根据本公开的一个实施例的背栅极偏置电路的工作过程的视图；
24.图10是示出了根据本公开的一个实施例的背栅极偏置电路的工作过程的视图；
25.图11是示出了根据本公开的一个实施例的每个级的结构的等效电路图；
26.图12是根据本公开的一个实施例的栅极驱动器的驱动波形图；并且
27.图13是根据本公开的一个实施例的栅极驱动器的驱动波形图。
具体实施方式
28.将通过参考附图描述的以下实施例来阐明本公开的优点和特征及其实现方法。然而，本公开可以以不同的形式呈现，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将是完全和完整的，并且将向本领域技术人员充分传达本公开的范
围。此外，本公开仅由权利要求的范围限定。
29.用于描述本公开的实施例的附图中公开的形状、尺寸、比率、角度和数量仅仅是示例，因此，本公开不限于图示细节。在整个说明书中，相似的附图标记指相似的元件。在下面的描述中，当确定相关已知功能或配置的详细描述不必要地模糊本公开的要点时，将省略该详细描述。在使用本说明书中描述的“包括”、“具有”和“包含”的情况下，可以添加另一部件，除非使用了“仅
……”
。单数形式的术语可以包括复数形式，除非提及相反的意思。
30.在解释一个元件时，虽然没有明确的描述，但该元件被解释为包含误差范围。
31.在描述位置关系时，例如，当两个部件之间的位置关系被描述为“在
……
上”、“在
……
上方”、“在
……
下方”和“在
……
旁边”时，可以在两个部件之间设置一个或多个其他部件，除非使用了诸如“仅”或“直接(地)”的更限制性的术语。
32.在描述时间关系时，例如，当时间顺序被描述为“在
……
之后”、“随后”、“接着”和“在
……
之前”时，可以包括不连续的情况，除非使用了诸如“仅”、“立即(地)”或“直接(地)”的更限制性的术语。
33.应当理解，尽管术语“第一”、“第二”等可以在本文中用于描述各种元件，但这些元件不应受这些术语的限制。这些术语仅用于区分一个元件和另一个元件。例如，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件，而不偏离本公开的范围。
34.在描述本公开的元件时，可以使用术语“第一”、“第二”、“a”、“b”、“(a)”和“(b)”等。这些术语旨在区分相应元件与其他元件，并且相应元件的本质、顺序或数量不应受这些术语的限制。一个元件“连接”、“耦合”或“粘结”到另一个元件或层的表述，元件或层不仅可以直接连接或粘结到另一个元件或层，而且还可以在一个或多个中间元件或层“设置”在元件或层之间的情况下间接连接或粘结到另一个元件或层，除非另有说明。
35.术语“至少一个”应被理解为包括相关联的所列元件中的一个或多个的任意和所有组合。例如，“第一元件、第二元件和第三元件中的至少一个或多个”的意思是指从第一元件、第二元件和第三元件中的两个以上以及第一元件、第二元件或第三元件提出的所有元件组合。
36.本公开的各实施例的特征可以部分地或整体地彼此耦合或彼此结合，并且可以如本领域技术人员能够充分理解的那样不同地彼此交互操作和在技术上驱动。本公开的实施例可以彼此独立地执行，或者可以在相互依赖关系下一起执行。
37.在下文中，将参考附图描述本公开的实施例。由于附图中示出的每个元件的比例为便于描述而不同于实际比例，所以本公开不限于所示比例。
38.图1是示出了根据本公开的一个实施例的显示装置的结构的框图，图2是示出了根据本公开的一个实施例的栅极驱动器的数个级的示意性框图。
39.根据本公开的一个实施例的显示装置可以是诸如液晶显示装置、电致发光显示装置和微型发光二极管(led)显示装置的各种显示装置中的任意一种。电致发光显示装置可以是有机发光二极管(oled)显示装置、量子点发光二极管显示装置或无机发光二极管显示装置。
40.参考图1，显示装置可以包括显示面板(在下文中，称为面板)100、gip型栅极驱动器200、数据驱动器300、时序控制器400、电平移位器600、伽马电压发生器700和电力管理电路500。
41.电力管理电路500可以通过使用外部供应的输入电压产生并输出显示装置的所有元件的动作(即，面板100、栅极驱动器200、数据驱动器300、时序控制器400、电平移位器600和伽马电压发生器700的动作)所需的各种驱动电压。
42.时序控制器400可以从外部主机系统接收图像数据和同步信号。主机系统可以是计算机、tv系统、机顶盒和便携式终端系统(例如，平板电脑或蜂窝电话)中的任意一种。同步信号可以包括点时钟、数据使能信号、垂直同步信号和水平同步信号。
43.时序控制器400可以对图像数据执行各种图像处理(例如，用于降低功耗的亮度校正或者图像质量校正)，并将图像处理后的数据供应到数据驱动器300。
44.时序控制器400可以通过使用存储在其中的同步信号和时序配置信息(例如，起始时序和脉冲宽度)产生多个数据控制信号，并将产生的数据控制信号供应到数据驱动器300。时序控制器400可以产生多个控制信号并将产生的控制信号供应到电平移位器600。
45.伽马电压发生器700可以产生包含具有彼此不同的各电压电平的多个基准伽马电压的基准伽马电压组，并将基准伽马电压组供应到数据驱动器300。伽马电压发生器700可以在时序控制器400的控制下产生与显示装置的伽马特性相对应的多个基准伽马电压，并将基准伽马电压供应到数据驱动器300。伽马电压发生器700可以包括可编程伽马ic。伽马电压发生器700可以从时序控制器400接收伽马数据，根据伽马数据产生或调整基准伽马电压电平，并将基准伽马电压电平输出到数据驱动器300。
46.根据从时序控制器400供应的数据控制信号控制数据驱动器300，数据驱动器300将从时序控制器400供应的数字数据转换为模拟数据信号，并将相应数据信号供应到面板100的每一条数据线。数据驱动器300可以通过使用从伽马电压发生器700供应的多个基准伽马电压分段的分级电压(gradation voltage)将数字数据转换为模拟数据信号。
47.电平移位器600可以基于从时序控制器400供应的多个控制信号产生多个栅极控制信号，并将产生的栅极控制信号供应到栅极驱动器200。电平移位器600可以对从时序控制器400供应的起始信号和复位信号进行电平移位，并将电平移位后的起始信号和复位信号供应到栅极驱动器200。电平移位器600可以通过逻辑地处理从时序控制器400供应的导通时钟和截止时钟来产生不同相位的多个gip时钟，并将gip时钟供应到栅极驱动器200。导通时钟可以确定每个gip时钟的上升时序，截止时钟可以确定每个gip时钟的下降时序。
48.面板100通过显示区域aa显示图像和/或视频，其中，子像素sp以矩阵形式布置在显示区域aa上。每个子像素sp是用于发射红光的红色(r)子像素、用于发射绿光的绿色(g)子像素、用于发射蓝光的蓝色(b)子像素和用于发射白光的白色(w)子像素中的任意一种，并且由至少一个tft独立地驱动。可以通过具有彼此不同的各颜色的两个子像素、三个子像素或四个子像素的组合来配置单元像素。
49.面板100还可以包括用于通过与显示区域aa完全重叠来感测用户触摸的触摸传感器屏幕。触摸传感器屏幕可以嵌设在面板100中或者设置在面板100的显示区域aa上。
50.栅极驱动器200包括通过与设置在面板100的显示区域aa上的tft阵列相同的工艺形成的tft，并且可以以面板内栅极(gip)型设置在面板100的两侧或一侧的边框区域上。
51.栅极驱动器200可以被供应来自电平移位器600的多个栅极控制信号，以通过移位操作单独地驱动面板100的栅极线gl。栅极驱动器200包括移位寄存器，移位寄存器具有彼此不独立地连接的多个级，以驱动多条栅极线gl中的每一条，产生单独的栅极输出。
52.为了方便起见，图2示出了三个级stn-1、stn和stn 1(n是自然数)，它们分别产生构成栅极驱动器200的多个级的三个栅极输出outn-1、outn和outn 1。
53.每个级stn可以被供应具有彼此不同的各相位的多个时钟信号clk中的至少任意一个。每个级stn可以响应于起始信号和在前级的输出中的任意一个(置位信号)将输入时钟脉冲输出作为栅极输出outn的扫描脉冲。每个级stn可以响应于复位信号和在后级的输出中的任意一个将栅极输出outn的栅极截止电压输出。每个级stn的栅极输出outn或进位输出可以用作进位信号，并作为置位信号或复位信号供应到另一个级。在前级是指位于相应级之前(上方)的级中的任意一个，在后级是指位于相应级之后(下方)的级中的任意一个。
54.使用非晶硅半导体层的非晶tft、使用多晶硅半导体层的多晶tft或使用金属氧化物半导体层的氧化物tft中的至少一种可以应用于设置在面板100的包含栅极驱动器200的边框区域以及显示区域aa内的tft。
55.例如，氧化物tft可以应用于面板100，氧化物tft具有比非晶硅tft更高的迁移率，能够进行较低的温度处理并且比多晶硅tft更容易应用于大面积，并且具有良好tft特性的共面型氧化物tft可以应用于面板100。
56.图3是示出了根据本公开的一个实施例的共面型氧化物tft结构的横截面图。
57.参考图3，共面型氧化物tft包括：基板sub上的遮光层ls；覆盖遮光层ls的缓冲膜bf；缓冲膜bf上的半导体层act；沉积在半导体层act上的栅极绝缘膜gi和栅极ge；覆盖半导体层act、栅极绝缘膜gi和栅极ge的层间介电膜ild；分别通过层间介电膜ild的接触孔与半导体层act的第一导电化区域ca1和第二导电化区域ca2连接的第一源极/漏极sd1和第二源极/漏极sd2。第一源极/漏极sd1和第二源极/漏极sd2中的任意一个是源极，另一个是漏极。
58.半导体层act包括通过插设栅极绝缘膜gi而与栅极ge重叠的沟道区域ch，以及设置在沟道区域ch的两侧并且被导电化以分别与第一源极/漏极sd1和第二源极/漏极sd2欧姆接触的第一导电化区域ca1和第二导电化区域ca2。半导体层act包含氧化物半导体材料。例如，半导体层act可以包含基于izo(inzno)、基于igo(ingao)、基于ito(insno)、基于igzo(ingazno)、基于igzto(ingaznsno)、基于gzto(gaznsno)、基于gzo(gazno)或基于itzo(insnzno)的氧化物半导体材料中的至少一种。
59.遮光层ls由不透明金属制成，并且吸收外部光或内部光以防止光进入氧化物半导体层act。遮光层ls可以浮置，或者可以与第一源极/漏极sd1和第二源极/漏极sd2中的任意一个连接。
60.遮光层ls可以用作底部栅极，栅极ge可以用作顶部栅极，由此图3所示的共面氧化物tft可以用作双栅极tft。
61.与背沟道蚀刻型氧化物tft相比，共面氧化物tft由于栅极绝缘膜gi的薄厚度而具有大的导通电流(ion)，具有栅极电压-电流特性的陡的斜率，因此具有小的s因子(斜率的倒数)，并且具有小的寄生电容。因此，当共面氧化物tft应用于栅极驱动器200时，其优点在于其能够实现高速驱动并且可以减小tft尺寸。s因子是tft的电流-电压特性，并且是指当施加阈值电压以下的栅极电压时，将漏极电流增加多达十倍所需的栅极电压的大小。
62.根据一个实施例的栅极驱动器200可以使用n型共面氧化物tft，并且当相应tft被截止时，通常，施加到栅极ge的截止电压与施加到源极sd1的电压相同。此时，当相应tft具
有负阈值电压(vth《0)时，栅极-源极电压vgs和阈值电压vth之差变得大于0v(vgs-vth》0v)，由此漏电流可能会增大。为了避免这种情况，在相应tft被截止的同时，栅极驱动器200进一步向作为背栅极的遮光层ls施加低于源极sd1的电压的背栅极偏压，由此负阈值电压可以移位为正阈值电压。因此，可以最小化漏电流，并且可以降低功耗。
63.例如，栅极驱动器200进一步将低于源极电压的背栅极偏压施加到属于与各条栅极线gl连接的各个级的多个tft中的在相应栅极输出截止的时段期间具有大部分漏电流的相应tft的遮光层ls，由此可以最小化漏电流，并且可以为每个级提供用于最小化漏电流的反向偏置电路。关于这一点，下文将给出详细的描述。
64.图4是示出了根据本公开的一个实施例的栅极驱动器中的每个级stn的结构的等效电路图，图5是图4所示的级stn的驱动波形图。
65.参考图4，每个级stn可以包括第一充电部10、第一放电部20、第二充电部30、第二放电部40、输出部50和反向偏置电路60。第一充电部10、第一放电部20、第二充电部30和第二放电部40可以被定义为控制器。
66.如图3所示，构成每个级stn的晶体管t1、t3、t4、t5q、t6、t7和tbb中的每一个可以是包括遮光层ls的共面型氧化物tft。
67.每个级stn可以包括施加有起始信号vst和在前级的输出crn-4中的任意一个作为置位信号的设定端子2，施加有高电位电压vdd的第一电力端子4，施加有第一栅极截止电压vgl的第二电力端子6，施加有第二栅极截止电压vss的第三电力端子8，施加有时钟信号clkn的时钟端子12，施加有栅极输出outn的输出端子14，以及施加有稳定信号stb的稳定端子18。第一栅极截止电压vgl和第二栅极截止电压vss可以被定义为第一栅极低电压和第二栅极低电压。第二栅极截止电压vss可以是低于第一栅极截止电压vgl的电压。每个级stn的栅极输出outn可以作为进位信号crn输出到另一个级。
68.第一充电部10可以通过设定端子2被供应作为置位信号的起始信号vst或在前级的输出crn-4，并且可以使用置位信号对q节点进行充电。在前级的输出crn-4可以是从第n-4在前级输出的栅极输出outn-4。第一充电部10可以包括二极管型q充电晶体管t1，其中栅极和漏极连接到设定端子2，源极连接到q节点。当图5所示的在前级的起始信号vst或输出crn-4为高逻辑时，q充电晶体管t1可以导通，从而以高逻辑对q节点进行预充电。
69.第一放电部20可以响应于qb节点的控制使用第二电力端子6的第一栅极截止电压vgl使q节点放电。第一放电部20可以包括q放电晶体管t3，其中栅极连接到qb节点，源极连接到第二电力端子6，漏极连接到q节点。当qb节点为高逻辑时，q放电晶体管t3可以导通，从而使用第一栅极截止电压vgl使q节点放电。q放电晶体管t3可以防止由于时钟信号clkn的转换而出现q节点的纹波，并且通过在图5所示的q节点的截止时段qoff期间使q节点放电来防止由于纹波而出现输出缺陷。
70.第二充电部30可以响应于施加到第一电力端子4的高电位电压vdd而使用高电位电压vdd对qb节点进行充电。第二充电部30可以包括二极管型qb充电晶体管t4，其中栅极区域和漏极区域连接到第一电力端子4，源极连接到qb节点。qb充电晶体管t4可以通过在每一帧的有源时段期间施加的高电位电压vdd导通，以使用高电位电压vdd对qb节点进行充电。
71.第二放电部40可以响应于q节点的控制使用第二电力端子6的第一栅极截止电压vgl使qb节点放电。第二放电部40可以包括qb放电晶体管t5q，其中栅极连接到q节点，源极
连接到第二电力端子6，漏极连接到qb节点。当q节点为高逻辑时，qb放电晶体管t5q可以导通，从而使用第一栅极截止电压vgl使qb节点放电。因此，如图5所示，即使qb充电晶体管t4在每一帧的有源时段期间通过高电位电压vdd保持在导通状态，qb节点也可以在q节点的导通时段qon期间通过qb放电晶体管t5q放电，由此，可以以与q节点的逻辑状态相反的逻辑状态操作qb节点。
72.输出部50包括上拉晶体管t6和下拉晶体管t7，上拉晶体管t6通过q节点的控制上拉，以通过输出端子14将施加到时钟端子12的时钟信号clkn输出到栅极输出outn，下拉晶体管t7通过与q节点相反的qb节点的控制下拉，以通过输出端子14将来自第二电力端子6的第一栅极截止电压vgl输出到栅极输出outn。q节点可以被定义为第一控制节点，qb节点可以被定义为第二控制节点。
73.在上拉晶体管t6中，栅极可以连接到q节点，源极可以连接到输出端子14，漏极可以连接到时钟端子12。上拉晶体管t6可以在图5所示的q节点的导通时段qon期间导通，以通过输出端子14将来自时钟端子12的时钟信号clkn输出作为栅极输出outn的扫描信号。上拉晶体管t6可以在q节点的导通时段qon期间输出具有时钟信号clkn的栅极导通电压vgh和第一栅极截止电压vgl的栅极输出outn。
74.输出部50还包括连接在上拉晶体管t6的栅极(q节点)和源极(输出端子14)之间的第一电容器cb。当上拉晶体管t6被上拉以输出时钟信号clkn的栅极导通电压vgh时，第一电容器cb可以如图5所示通过自举放大q节点的高逻辑来减少栅极输出outn的上升时间。
75.在下拉晶体管t7中，栅极可以连接到qb节点，源极可以连接到第二电力端子6，漏极可以连接到输出端子14。下拉晶体管t7可以在与图5所示的q节点的截止时段qoff相对应的qb节点的导通时段期间导通，以通过输出端子14将来自第二电力端子6的第一栅极截止电压vgl输出作为栅极输出outn的截止电压。
76.反向偏置电路60可以设置有与q节点耦合的反向偏置节点bbn，并且可以在q节点的截止时段qoff期间产生低于第一栅极截止电压vgl的背栅极偏压(即，第二栅极截止电压vss)。反向偏置电路60可以通过反向偏置节点bbn向具有大部分漏电流的晶体管t6和t5q的遮光层ls施加低于相应源极电压的背栅极偏压vss，从而最小化相应晶体管t6和t5q的漏电流。
77.反向偏置电路60可以包括连接在q节点和反向偏置节点bbn之间的第二电容器cq，以及通过稳定信号stb控制并连接在反向偏置节点bbn和施加有第二栅极截止电压vss的第三电力端子8之间的偏置晶体管tbb。反向偏置节点bbn可以与在q节点的截止时段qoff期间具有大部分漏电流的晶体管(例如，上拉晶体管t6和qb放电晶体管t5q的遮光层ls)连接。
78.在偏置晶体管tbb中，与遮光层ls(图3)相对应的背栅极(第二栅极)可以连接到被供应稳定信号stb的稳定端子18，漏极sd2(图3)可以连接到反向偏置节点bbn，源极sd1(图3)可以连接到施加有第二栅极截止电压vss的第三电力端子8。在偏置晶体管tbb中，顶部栅极ge(图3)(第一栅极)可以与源极sd1(图3)连接或者可以浮置。
79.偏置晶体管tbb可以在每一帧的垂直空白时段期间通过高逻辑的稳定信号stb导通，以使用第二栅极低电压vss复位反向偏置节点bbn。偏置晶体管tbb可以在每一帧的有源时段期间通过低逻辑的稳定信号stb截止，以浮置反向偏置节点bbn。在每一帧的偏置晶体管tbb截止的有源时段期间，浮置的反向偏置节点bbn可以通过与第二电容器cq耦合来产生
随q节点的电压变化的背栅极偏置。
80.参考图5，在q节点的导通时段qon之前的截止时段qoff期间，浮置状态的反向偏置节点bbn保持在在前垂直空白时段期间通过偏置晶体管tbb复位的第二栅极截止电压vss的低逻辑。
81.在q节点的导通时段qon期间，浮置状态的反向偏置节点bbn可以随耦合的q节点逐渐上升到高逻辑。在q节点的导通时段qon期间，时钟信号clkn通过上拉晶体管t6输出到栅极输出outn。
82.随后，当q节点在q节点的导通时段qon期间随时钟信号clkn通过经过高逻辑从自举电压下降到低逻辑时，也就是说，当栅极输出outn从栅极导通电压vgh下降到第一栅极截止电压vgl时，反向偏置节点bbn可以随q节点从第二栅极截止电压vss的高逻辑下降到低逻辑。
83.在q节点的截止时段qoff期间，也就是说，当q节点保持低逻辑时，也就是说，当栅极输出outn通过下拉晶体管t7输出第一栅极截止电压vgl时，反向偏置节点bbn可以随q节点保持第二栅极截止电压vss的低逻辑。
84.因此，反向偏置电路60可以在q节点的截止时段qoff期间产生低于第一栅极截止电压vgl的第二栅极截止电压vss作为背栅极偏压，并且将产生的背栅极偏置施加到上拉晶体管t6和qb放电晶体管t5q的遮光层ls，以将相应晶体管t6和t5q的负阈值电压移位为正阈值电压，从而最小化漏电流并降低功耗。
85.反向偏置电路60的偏置晶体管tbb可以通过使用遮光层ls作为底部栅极来将作为相应栅极信号的稳定信号stb施加到遮光层ls(图3)以减小反向偏置节点bbn的漏电流。偏置晶体管tbb可以浮置顶部栅极ge(图3)或者可以将顶部栅极ge与源极sd1(图3)连接。
86.在这种情况下，可以减小偏置晶体管tbb的导通电流ion，并且可以通过比栅极绝缘膜gi厚的缓冲膜bf的厚度来增大s因子，由此可以减小漏电流。偏置晶体管tbb的减小的导通电流ion特性不影响栅极输出outn。
87.同时，每个级stn中的未与反向偏置节点bbn连接的晶体管t1、t3、t4和t7的遮光层ls可以浮置或与相应晶体管的顶部栅极连接。
88.图6是示出了根据本公开的一个实施例的栅极驱动器中的每个级stn的结构的等效电路图。
89.与图4所示的级stn相比，图6所示的每个级stn还可以包括稳定部70。在下文中，将描述从图4的元件修改的图6的元件，并且将省略其他重复的元件。
90.稳定部70可以包括第一稳定晶体管至第三稳定晶体管tst_q、tst_qb和tst_out，以响应于施加到稳定端子18的稳定信号stb，使用第二电力端子6的第一栅极截止电压vgl使q节点、qb节点和输出端子14放电。
91.第一稳定晶体管至第三稳定晶体管tst_q、tst_qb和tst_out基于垂直同步信号在每一帧的垂直空白时段期间通过施加到稳定端子18的稳定信号stb的高逻辑同时导通，并且在每一帧的有源时段期间通过稳定信号stb的低逻辑截止。第一稳定晶体管tst_q使用第一栅极截止电压vgl使q节点放电，第二稳定晶体管tst_qb使用第一栅极截止电压vgl使qb节点放电，第三稳定晶体管tst_out使用第一栅极截止电压vgl使输出端子14放电，由此每个级stn的主要节点可以在垂直空白时段期间全部初始化。
92.图7是示出了根据本公开的一个实施例的栅极驱动器中的每个级stn的结构的等效电路图。
93.参考图7，每个级stn可以包括第一充电部10a、第一放电部20a、第二充电部30a、第二放电部40a、输出部50a、反向偏置电路60和稳定部70a。第一充电部10a、第一放电部20a、第二充电部30a、第二放电部40a和稳定部70a可以被定义为控制器。如图3所示，构成每个级stn的晶体管t1、t3、t3n、t3no、t4、t5q、t5c、t6、t6c、t7、t7c和tbb中的每一个可以是包括遮光层ls的共面型氧化物tft。
94.在下文中，将参考图5所示的驱动波形来描述从图4的元件修改的图7的元件，并且将省略或简单地提及其他重复的元件。
95.除与输出端子14连接的第一上拉晶体管t6和第一下拉晶体管t7之外，输出部50a还可以包括与进位端子15连接的第二上拉晶体管t6c和第二下拉晶体管t7c。
96.第二上拉晶体管t6c可以通过q节点的控制在q节点的导通时段qon期间上拉，以通过进位端子15输出施加到时钟端子12的时钟信号clkn作为进位信号crn。第二下拉晶体管t7c可以在q节点的截止时段qoff期间通过qb节点的控制下拉，以通过进位端子15输出来自第二电力端子6的第一栅极截止电压vgl作为进位信号crn。
97.第一充电部10a可以包括在设定端子2和q节点之间串联连接的一对q充电晶体管t1，其栅极共同连接到设定端子2。当起始信号vst或在前级的进位信号crn-4为高逻辑时，一对q充电晶体管t1导通，从而对q节点进行预充电。在前级的进位信号crn-4是指通过第n-4在前级的进位端子输出的进位信号。
98.第一放电部20a可以包括在q节点和第三电力端子8之间串联连接的一对第一q放电晶体管t3，其栅极共同连接到qb节点。当qb节点为高逻辑时，一对第一q放电晶体管t3可以导通，从而使用第二电力端子6的第一栅极截止电压vgl使q节点放电。
99.第一放电部20a还可以包括在q节点和第三电力端子8之间串联连接的一对第二q放电晶体管t3n，其栅极共同连接到被供应在后级的进位信号crn 4或复位信号的复位端子16。在后级的进位信号crn 4是指通过第n 4在后级的进位端子输出的进位信号。当在后级的进位信号crn 4或复位信号为高逻辑时，一对第二q放电晶体管t3n可以导通，从而使用第二电力端子6的第一栅极截止电压vgl使q节点放电。
100.第一放电部20a还可以包括输出放电晶体管t3no，其中栅极连接到复位端子16，漏极连接到输出端子14，源极连接到第二电力端子6。当在后级的进位信号crn 4或复位信号为高逻辑时，输出放电晶体管t3no可以导通，从而使用第二电力端子6的第一栅极截止电压vgl使输出端子14快速放电。
101.第一放电部20a还可以包括偏移晶体管t3q，其响应于q节点的控制在q节点的导通时段qon期间在晶体管-晶体管偏移(tto)节点中产生偏移电压。在偏移晶体管t3q中，栅极连接到q节点，漏极连接到第一电力端子4，源极连接到tto节点。当q节点为高逻辑时，偏移晶体管t3q可以在导通时段qon期间导通，从而将来自第一电力端子4的高电位电压vdd作为偏移电压供应到tto节点，从而最小化与tto节点连接的晶体管t1、t3和t3n的漏电流。
102.tto节点可以与一对q充电晶体管t1之间的中间节点、一对第一q放电晶体管t3之间的中间节点以及一对第二q放电晶体管t3n之间的中间节点共同连接。
103.在q节点的导通时段qon期间通过qb节点的低逻辑截止的一对第一q放电晶体管t3
中的任意一个(其中，高电位电压vdd的偏移电压通过tto节点施加到其源极)可以在栅极-源极电压vgs变为低于阈值电压的负值时最小化漏电流。
104.在q节点的导通时段qon期间通过qb节点的低逻辑截止的一对第二q放电晶体管t3n中的任意一个(其中，高电位电压vdd的偏移电压通过tto节点施加到其源极)可以在栅极-源极电压vgs变为低于阈值电压的负值时最小化漏电流。
105.在q节点的导通时段qon期间通过设定端子2的低逻辑截止的一对q充电晶体管t1中的任意一个(其中，高电位电压vdd的偏移电压通过tto节点施加到其源极)可以在栅极-源极电压vgs变为低于阈值电压的负值时最小化漏电流。
106.第二充电部30a可以包括在第一电力端子4和qb节点之间串联连接以使用高电位电压vdd对qb节点进行充电的一对qb充电晶体管t4，其栅极共同连接到施加有高电位电压vdd的第一电力端子4。
107.第二放电部40a包括第一qb放电晶体管t5q，以响应于q节点的控制在q节点的导通时段qon期间使用第二电力端子6的第一栅极截止电压vgl使qb节点放电。
108.第二放电部40a还可以包括第二qb放电晶体管t5c，以响应于设定端子2的控制使用第二电力端子6的第一栅极截止电压vgl使qb节点放电。在第二qb放电晶体管t5c中，栅极连接到设定端子2，源极连接到第二电力端子6，漏极连接到qb节点。当设定端子2为高逻辑时，第二qb放电晶体管t5c可以导通，从而使用第一栅极截止电压vgl使qb节点放电。
109.稳定部70a可以包括第一稳定晶体管至第四稳定晶体管tst_q、tst_qb、tst_out和tst_cr，以响应于施加到稳定端子18的稳定信号stb使用第二电力端子6的第一栅极截止电压vgl使q节点、qb节点、输出端子14和进位端子15中的每一个放电。
110.第一稳定晶体管至第四稳定晶体管tst_q、tst_qb、tst_out和tst_cr基于垂直同步信号在每一帧的垂直空白时段期间通过施加到稳定端子18的稳定信号stb的高逻辑的同时导通，并且在每一帧的有源时段期间通过稳定信号stb的低逻辑截止。第一稳定晶体管tst_q使用第一栅极截止电压vgl使q节点放电，第二稳定晶体管tst_qb使用第一栅极截止电压vgl使qb节点放电，第三稳定晶体管tst_out使用第一栅极截止电压vgl使输出端子14放电，第四稳定晶体管tst_cr使用第一栅极截止电压vgl使进位端子15放电，由此每个级stn的主要节点被全部初始化。
111.第一稳定晶体管tst_q可以包括串联连接的一对稳定晶体管tst_q，并且一对第一稳定晶体管tst_q之间的中间节点可以与施加有偏移电压的tto节点连接。在q节点的导通时段qon期间通过稳定信号stb的低逻辑截止的一对第一稳定晶体管tst_q中的任意一个(其中，高电位电压vdd的偏移电压通过tto节点施加到源极)可以在栅极-源极电压vgs变为低于阈值电压的负值时最小化漏电流。
112.反向偏置电路60的反向偏置节点bbn可以在q节点的截止时段qoff期间向具有大部分漏电流的晶体管t6、t6c、t5q和t5c的遮光层ls施加低于相应源极电压的背栅极偏压，从而最小化相应晶体管t6、t6c、t5q和t5c的漏电流。反向偏置节点bbn与第一上拉晶体管t6和第二上拉晶体管t6c以及第一qb放电晶体管t5q和第二qb放电晶体管t5c的遮光层ls连接。
113.可以以使用遮光层ls(图3)作为栅极，驱动作为底栅型晶体管的反向偏置电路60的偏置晶体管tbb，从而减少漏电流。
114.在每个级stn中，未连接到反向偏置节点bbn的晶体管t1、t3、t3q、t3n、t3no、t4、t7、t7c、tst_q、tst_qb、tst_cr和tst_out中的每一个的遮光层ls可以浮置或连接到相应晶体管的顶部栅极。
115.图8至图10是示出了背栅极偏置电路的工作过程的视图。
116.参考图8，偏置晶体管tbb可以在垂直空白时段期间通过高逻辑的稳定信号stb导通，以使用第二栅极低电压vss复位反向偏置节点bbn。
117.参考图9，偏置晶体管tbb可以在有源时段期间通过低逻辑的稳定信号stb截止，由此浮置的反向偏置节点bbn可以保持低逻辑的第二栅极截止电压vss。
118.参考图9，在q节点的导通时段qon期间，浮置状态的反向偏置节点bbn可以随耦合的q节点逐渐上升到高逻辑。随后，当q节点在q节点的导通时段qon期间随时钟信号clkn通过经过高逻辑从自举电压下降到低逻辑时，也就是说，当栅极输出outn从栅极导通电压vgh下降到第二栅极截止电压vss时，反向偏置节点bbn可以随q节点从第二栅极截止电压vss的高逻辑下降到低逻辑。
119.在q节点的截止时段qoff期间，也就是说，当q节点保持低逻辑时，反向偏置节点bbn可以如图9所示随q节点保持第二栅极截止电压vss的低逻辑。
120.因此，如图8和图9所示，低于相应源极电压vgl的背栅极偏置vss可以在q节点的截止时段qoff期间通过反向偏置节点bbn施加到上拉晶体管t6和t6c以及qb放电晶体管t5q和t5c的遮光层ls，由此相应tft的负阈值电压可以移位为正阈值电压。因此，可以最小化漏电流并且可以降低功耗。
121.图11是示出了根据本公开的一个实施例的栅极驱动器中的每个级stn的结构的等效电路图。
122.参考图11，每个级stn可以包括充电部10、放电部20b、输出部50b和反向偏置电路60。充电部10和放电部20b可以被定义为控制器。如图3所示，构成每个级stn的晶体管t1、t3、t3n、t6、t7和tbb中的每一个可以是包括遮光层ls的共面型氧化物tft。
123.每个级stn可以包括施加有起始信号vst和第n-4在前级的输出crn-4中的任意一个的作为置位信号的设定端子2，施加有第n 4在后级的输出crn 4和复位信号中的任意一个的复位端子22，施加有栅极截止电压vss的电力端子8，施加有栅极输出outn的输出端子14，施加有第一时钟信号clkn的第一时钟端子12，施加有第三时钟信号clkn-2的第三时钟端子26，施加有第二时钟信号clkn 4的第二时钟端子24，施加有第n-2在前级的输出crn-2的清除端子(clear terminal)28，施加有稳定信号stb的稳定端子18，以及施加有第二栅极截止电压vss的电力端子。每个级stn的栅极输出outn可以作为进位信号crn输出到另一个级。第一时钟信号clkn和第三时钟信号clkn-2的高逻辑时段可以彼此部分重叠。第一时钟信号clkn和第二时钟信号clkn 4可以具有彼此相反的各自的相位，由此它们的高逻辑时段可以不彼此重叠。
124.在下文中，将仅描述从图4的元件修改的图11的元件，并且将省略或简单地描述其他重复元件的描述。
125.当起始信号vst和第n-4在前级的输出crn-4为高逻辑时，充电部10的充电晶体管t1可以通过设定端子2导通，从而以高逻辑对q节点进行预充电。
126.放电部20b的第一放电晶体管t3可以响应于施加到第三时钟端子26的高逻辑的第
三时钟信号clkn-2使用清除端子28的第n-2在前级的输出crn-2使q节点放电。同时，q节点的预充电时段可以与第n-2在前级的输出crn-2的高逻辑时段部分重叠。
127.当施加到复位端子22的第n 4在后级的输出crn 4或复位信号为高逻辑时，放电部20b的第二放电晶体管t3n可以导通，从而使用第一栅极截止电压vgl使q节点放电。
128.输出部50b的上拉晶体管t6可以在q节点的控制下在q节点的导通时段期间上拉，从而通过输出端子14将施加到第一时钟端子12的第一时钟信号clkn输出到栅极输出outn。
129.输出部50b的下拉晶体管t7可以在施加到第二时钟端子24的第二时钟信号clkn 4的控制下在q节点的截止时段期间周期性地下拉，从而通过输出端子14将来自电力端子6的第一栅极截止电压vgl输出到栅极输出outn。
130.反向偏置电路60的反向偏置节点bbn可以在q节点的截止时段qoff期间向上拉晶体管t6的遮光层ls施加低于相应源极电压的背栅极偏压vss，从而最小化相应晶体管6的漏电流。
131.由于第一放电晶体管t3响应于用作第n-2在前级的输出crn-2的第二时钟信号clkn-2而被驱动，所以第一放电晶体管t3的遮光层ls可以与第n-2在前级的反向偏置节点bbn-2连接，并且可以被供应来自第n-2在前级的反向偏置节点bbn-2的背栅极偏压。
132.由于第二放电晶体管t3n响应于第n 4在后级的输出crn 4而被驱动，所以第二放电晶体管t3n的遮光层ls可以与第n 4在后级的反向偏置节点bbn 4连接，并且可以被供应来自第n 4在后级的反向偏置节点bbn 4的背栅极偏压。
133.可以使用遮光层ls(图3)作为与稳定端子18连接的栅极(第二栅极)，驱动作为底栅型晶体管的反向偏置电路60的偏置晶体管tbb，从而减少漏电流。偏置晶体管tbb可以浮置顶部栅极ge(图3)(第一栅极)或可以将偏置晶体管tbb的顶部栅极ge与源极sd1(图3)连接。
134.在每个级stn中，未连接到反向偏置节点bbn、bbn-2和bbn 4的晶体管t1和t7中的每一个的遮光层ls可以浮置或连接到相应晶体管的顶部栅极。
135.图12是根据本公开的一个实施例的栅极驱动器的驱动波形图。
136.参考图12，高电位电压vdd在每一帧的有源时段期间供应栅极导通电压vgh，并且在每一帧的垂直空白时段期间供应第一栅极截止电压vgl。稳定信号stb在每一帧的垂直空白时段期间供应稳定电压stb，并且在每一帧的有源时段期间供应第二栅极截止电压vss。
137.如图12所示，根据一个实施例的栅极驱动器的每个级可以被供应八相时钟信号clk1至clk8中的至少任意一个，其中，八相时钟信号clk1至clk8的高逻辑时段彼此部分重叠，而相位按一定顺序延迟。
138.在八相时钟信号clk1至clk8中的每一个中交替地重复4h时段的高逻辑(栅极导通电压vgh)时段和4h时段的低逻辑(栅极截止电压vgl)时段。八相时钟信号clk1至clk8的高逻辑时段被依次相位延迟达1h时段，并且每个时钟信号的高逻辑时段可以和与其相邻的每个其他时钟的高逻辑时段重叠3h时段、2h时段和1h时段。八相时钟信号clk1至clk8可以依次输出到相应栅极输出out，使得每个栅极输出out可以具有4h时段的高时段，由此可以在高速驱动期间提供充足的充电时间。在八相时钟信号clk1至clk8中，具有第n相的时钟和具有第n 4相的时钟(例如，第一时钟clk1和第五时钟clk5)具有彼此反转的相位。
139.例如，第五级st5的q5节点可以在第一起始信号vst1为高逻辑时预充电，并且在第
五时钟信号clk5为高逻辑时可以自举，由此第五时钟信号clk5可以输出到相应级的栅极输出，然后使用栅极截止电压vgl放电。
140.应当注意到，第五级st5的反向偏置节点bb5在垂直空白时段期间被复位到第二栅极截止电压vss，在q5节点的导通时段期间随qb节点上升，并且在q5节点的截止时段期间保持低于第一栅极截止电压vgl的背栅极偏压vss。
141.在图12中，当栅极驱动器包括分别驱动n条栅极线的n个级时，第一起始信号vst1可以被供应到栅极驱动器的第一级和第二级的设定端子，并且第二起始信号vst2可以被供应到栅极驱动器的第三级和第四级的设定端子。第一复位信号rst2可以被供应到第n-3级和第n-2级，并且第二复位信号rst4可以被供应到第n-2级和第n级的复位端子。第二起始信号vst2的高逻辑时段可以与第一起始信号vst1的高逻辑时段部分重叠。第二复位信号rst4的高逻辑时段可以与第一复位信号rst2的高逻辑时段部分重叠。起始信号vst1和vst2以及复位信号rst2和rst4中的每一个包括栅极导通电压vgh的高逻辑时段和第一栅极截止电压vgl的低逻辑时段。
142.八相时钟clk1至clkn中的任意一个可以被供应到图4、图6和图7所示的根据一个实施例的栅极驱动器的每个级stn的时钟端子12。
143.八相时钟clk1至clk8中的任意一个的第一时钟clkn可以被供应到图11所示的根据一个实施例的栅极驱动器的每个级stn的第一时钟端子12，第三时钟clkn-2可以被供应到第三时钟端子26，其中，第三时钟clkn-2的高逻辑的2h时段与第一时钟clkn的高逻辑的2h时段重叠，并且第三时钟clkn-2的相位快于第一时钟clkn的相位，与第一时钟clkn反相的第二时钟clkn 4可以被供应到第二时钟端子24。
144.图13是根据本公开的一个实施例的栅极驱动器的驱动波形图。
145.将仅描述与图12的元件不同的图13的元件，并且将省略与图12的元件重复的图13的元件的描述。图4、图6和图7所示的根据一个实施例的栅极驱动器的每个级可以通过时钟端子12被供应第一时钟信号clk1和第二时钟信号clk2中的至少任意一个，第一时钟信号clk1和第二时钟信号clk2的高逻辑的1h时段以及低逻辑的1h时段彼此反相，如图13所示。
146.例如，当使用起始信号vst或第一时钟信号clk1的在前级的输出为高逻辑时，可以对第n级st5的qn节点进行预充电，并且当第二时钟信号clk2为高逻辑时，第n级st5的qn节点可以自举，由此，第二时钟信号clk2可以输出为相应级的栅极输出，然后使用栅极截止电压vgl放电。
147.应当注意到，第n级st5的反向偏置节点bbn在垂直空白时段期间被复位到第二栅极截止电压vss，在q5节点的导通时段期间随qb节点上升，在q5节点的截止时段期间保持低于第一栅极截止电压vgl的背栅极偏压vss。
148.如上所述，本公开的一个或多个实施例的栅极驱动器和显示装置可以包括与q节点耦合的背栅极偏置电路，从而进一步在q节点的截止时段(栅极输出的截止时段)期间将低于源极电压的背栅极偏置施加到具有大部分漏电流的tft的遮光层。
149.因此，由于本公开的一个或多个实施例的栅极驱动器和显示装置在即使使用共面型氧化物tft的情况下，可以通过进一步向相应tft施加背栅极偏压来将负阈值电压移位为正阈值电压，所以可以最小化漏电流，并且可以降低由漏电流引起的功耗。
150.本公开的一个或多个实施例的栅极驱动器和包含该栅极驱动器的显示装置可以
应用于各种电子装置。例如，根据本公开的一个实施例的栅极驱动器和包含该栅极驱动器的显示装置可以应用于移动装置、视频电话、智能手表、手表电话、可穿戴装置、可折叠装置、可卷曲装置、可弯曲装置、柔性装置、弯曲装置、电子记事本、电子书、便携式多媒体播放器(pmp)、个人数字助理(pda)、mp3播放器、移动医疗装置、台式pc、膝上型pc、上网本电脑、工作站、导航器、车辆导航器、车辆显示装置、电视、壁纸显示装置、标识装置、游戏装置、笔记本电脑、监控器、照相机、摄像机和家用电器。
151.下面将描述根据本公开的一个或多个实施例的显示装置。
152.根据本公开的一个实施例的显示装置的栅极驱动器可以包括多个级，每个级包括输出部、控制器和反向偏置电路。输出部可以包括上拉晶体管和下拉晶体管，上拉晶体管响应于q节点的控制输出多个时钟中的相应时钟作为栅极信号，下拉晶体管响应于qb节点的控制输出第一栅极截止电压作为栅极信号的截止电压。控制器可以使q节点充放电，并且可以使qb节点与q节点相反地充放电。反向偏置电路可以具有与q节点电容耦合的反向偏置节点，并且可以在基于控制器的q节点的截止时段期间产生低于第一栅极截止电压的第二栅极截止电压，并将第二栅极截止电压施加到反向偏置节点，其中，反向偏置电路可以通过反向偏置节点将第二栅极截止电压施加到构成输出部和控制器的晶体管中的在q节点的截止时段期间截止的一部分晶体管的遮光层。
153.反向偏置电路可以包括：电容器，电容器连接在q节点和反向偏置节点之间；以及偏置晶体管，偏置晶体管在通过稳定信号控制的每一帧的垂直空白时段期间将反向偏置节点复位到第二栅极截止电压，然后在每一帧的有源时段期间使反向偏置节点浮置，并且在有源时段期间，浮置的反向偏置节点的电压可以根据q节点的动作而变化。反向偏置节点的电压可以在q节点的导通时段期间随q节点上升和下降，并且反向偏置节点可以在q节点的截止时段期间保持第二栅极截止电压。
154.偏置晶体管可以包括第一栅极，通过插设在第一栅极与半导体层之间的栅极绝缘膜使第一栅极与半导体层间隔开，偏置晶体管的遮光层用作面对第一栅极的第二栅极，并且通过插设在第二栅极与半导体层之间的缓冲膜使第二栅极与半导体层间隔开，偏置晶体管的遮光层被供应稳定信号，偏置晶体管的第一栅极被浮置或与偏置晶体管的源极连接。
155.反向偏置节点可以与上拉晶体管的遮光层以及控制器中的响应于q节点的控制使qb节点放电的qb放电晶体管的遮光层连接。
156.输出部还可以包括响应于q节点的控制将输入时钟输出到进位端子的第二上拉晶体管，以及响应于qb节点的控制将第一栅极截止电压输出到进位端子的第二下拉晶体管，反向偏置节点还可以连接到第二上拉晶体管的遮光层。
157.控制器可以包括：第一充电部，第一充电部包括q充电晶体管，q充电晶体管使用置位信号对q节点进行预充电，其中，置位信号是起始信号和在前级的输出中的任意一个；第二充电部，第二充电部包括使用高电位电压对qb节点进行充电的qb充电晶体管；第一放电部，第一放电部包括通过qb节点的控制使q节点放电至第一栅极截止电压的q放电晶体管；以及第二放电部，第二放电部包括通过q节点的控制使qb节点放电至第一栅极截止电压的qb放电晶体管，并且反向偏置节点可以在q节点的截止时段期间向上拉晶体管和qb放电晶体管的遮光层施加低于相应晶体管的源极电压的第二栅极截止电压。
158.每个级还可以包括稳定部，稳定部包括第一稳定晶体管至第三稳定晶体管，第一
稳定晶体管至第三稳定晶体管在垂直空白时段期间响应于稳定信号分别将q节点、qb节点和输出端子复位到栅极截止电压。
159.第一放电部还包括：第二q放电晶体管，第二q放电晶体管响应于复位信号和在后级的输出使q节点放电至第一栅极截止电压；以及放电晶体管，放电晶体管响应于复位信号和在后级的输出使输出端子放电至第一栅极截止电压。第二放电部还可以包括第二qb放电晶体管，第二qb放电晶体管响应于置位信号使qb节点放电至第一栅极截止电压。输出部还可以包括响应于q节点的控制将输入时钟输出到进位端子的第二上拉晶体管，以及响应于qb节点的控制将第一栅极截止电压输出到进位端子的第二下拉晶体管。反向偏置节点还可以在q节点的截止时段期间向第二上拉晶体管的遮光层施加第二栅极截止电压。
160.第一放电部还可以包括偏移晶体管，偏移晶体管响应于q节点的控制在q节点的导通时段期间产生高电位电压的偏移电压并将产生的偏移电压输出到偏移节点，并且q充电晶体管、qb充电晶体管、第一q放电晶体管和第二q放电晶体管中的每一个可以包括一对串联晶体管。偏移节点可以与一对q充电晶体管之间的中间节点以及一对第一q放电晶体管之间的中间节点连接。
161.每个级还可以包括稳定部，稳定部包括第一稳定晶体管至第四稳定晶体管，第一稳定晶体管至第四稳定晶体管在垂直空白时段期间响应于稳定信号，分别将q节点、qb节点、输出端子和进位端子复位到栅极截止电压，并且第一稳定晶体管可以包括彼此串联连接的一对第一稳定晶体管，并且偏移节点可以与一对第一稳定晶体管之间的中间节点连接。
162.构成输出部和控制器的晶体管中的除与反向偏置电路连接的晶体管之外的其他晶体管中的每一个可以包括通过插设相应半导体层而面对相应栅极的相应遮光层，相应遮光层可以浮置或与相应栅极连接。
163.根据本公开的一个实施例的显示装置的栅极驱动器可以包括多个级，每个级包括输出部、充电部、放电部和反向偏置电路。输出部可以包括上拉晶体管和下拉晶体管，上拉晶体管通过q节点的控制上拉并将多个时钟中的第一输入时钟输出到输出端子，下拉晶体管通过第二输入时钟的控制下拉并将第一栅极截止电压输出到输出端子。充电部可以包括充电晶体管，充电晶体管使用置位信号对q节点进行预充电，其中，置位信号是起始信号和在前级的输出中的任意一个。放电部可以包括第一放电晶体管和第二放电晶体管，第一放电晶体管响应于第三输入时钟的控制使q节点放电，第二放电晶体管响应于复位信号或在后级的输出使q节点放电。反向偏置电路可以具有与q节点电容耦合的反向偏置节点，并且在基于放电部的q节点的截止时段期间可以产生低于第一栅极截止电压的第二栅极截止电压并将第二栅极截止电压施加到反向偏置节点，其中，反向偏置电路可以通过反向偏置节点将低于上拉晶体管的源极电压的第二栅极截止电压施加到在q节点的截止时段期间截止的上拉晶体管的遮光层。
164.第一放电晶体管可以使用将第三输入时钟输出到相应输出端子的第二在前级的输出使q节点放电，并且属于第二在前级的反向偏置节点可以连接到第一放电晶体管的遮光层，属于在后级的反向偏置节点可以连接到第二放电晶体管的遮光层。
165.属于在后级的反向偏置节点可以连接到第二放电晶体管的遮光层。
166.反向偏置电路可以包括：电容器，连接在q节点和反向偏置节点之间；以及偏置晶
体管，在通过稳定信号的控制的每一帧的垂直空白时段期间将反向偏置节点复位至第二栅极截止电压，然后在每一帧的有源时段期间使反向偏置节点浮置，并且在有源时段期间，浮置的反向偏置节点的电压根据q节点的动作而变化。
167.偏置晶体管可以包括第一栅极，通过插设在第一栅极与半导体层之间的栅极绝缘膜使第一栅极与半导体层间隔开，偏置晶体管的遮光层用作面对第一栅极的第二栅极，并且通过插设在第二栅极与半导体层之间的缓冲膜使第二栅极与半导体层间隔开，偏置晶体管的遮光层被供应稳定信号，偏置晶体管的第一栅电极被浮置或与偏置晶体管的源极连接。
168.除与反向偏置电路连接的晶体管之外的其他晶体管中的每一个可以包括通过插设相应半导体层而面对相应栅极的相应遮光层，并且相应遮光层被浮置或与相应栅极连接。
169.对于本领域技术人员来说，显然，上文描述的本公开不受上述实施例和附图的限制，并且可以在本公开中进行各种替换、修改和变化，而不偏离本公开的精神或范围。因此，本公开的范围由所附权利要求限定，并且旨在使源自权利要求的含义、范围和等同概念的所有变化或修改都落入本公开的范围内。