半导体存储器装置的制作方法

半导体存储器装置
1.相关申请案的交叉参考
2.本技术案基于且主张2020年9月18日申请的第2020-157519号日本专利申请案的优先权权益，所述申请案的全部内容以引用方式并入本文中。
技术领域
3.本文中所描述的实施例大体上涉及一种半导体存储器装置。


背景技术：

4.在其中多个存储器单元堆叠于半导体衬底上的三维非易失性存储器中，结构的稳定性是很重要的。


技术实现要素：

5.一般来说，根据一个实施例，一种半导体存储器装置包含：堆叠层体，其包含其中多个导电层及多个绝缘层在第一方向上交替堆叠的结构；多个柱状结构，其各自包含在所述第一方向上延伸穿过所述堆叠层体的半导体层；多个分区结构，其各自在所述堆叠层体中在所述第一方向及与所述第一方向相交的第二方向上延伸，且在与所述第一及第二方向相交的第三方向上将所述多个柱状结构分割成多个群组；及中间结构，其提供于在所述第三方向上彼此相邻的所述分区结构之间，所述中间结构在所述第一方向上从所述堆叠层体的上端延伸且终止于所述堆叠层体的所述上端与下端之间的位置处，其中所述分区结构包含第一分区结构，所述第一分区结构包含在所述第二方向上布置的至少两个第一部分及至少一个第二部分，所述第二部分位于在所述第二方向上彼此相邻的所述第一部分之间，所述第一部分中的每一者在所述第一方向上从所述堆叠层体的所述上端延伸到所述下端，且所述第二部分在所述第一方向上从所述堆叠层体的所述上端延伸且终止于所述堆叠层体的所述上端与所述下端之间的所述位置处。
6.根据所述实施例，可获得具有稳定结构的所述半导体存储器装置。
附图说明
7.图1a是示意性说明根据实施例的半导体存储器装置的基本配置的平面图案的视图。
8.图1b是示意性说明根据实施例的半导体存储器装置的基本配置的剖视图。
9.图1c是示意性说明根据实施例的半导体存储器装置的基本配置的剖视图。
10.图2是示意性说明根据实施例的半导体存储器装置的配置的部分的透视图。
11.图3a是示意性说明根据实施例的半导体存储器装置的存储器单元单位的详细配置的剖视图。
12.图3b是示意性说明根据实施例的半导体存储器装置的存储器单元单位的详细配置的剖视图。
13.图4a、图5a、图6a、图7a、图8a及图9a是示意性展示根据实施例的半导体存储器装置制造方法的部分的平面图案图。
14.图4b、图5b、图6b、图7b、图8b及图9b是示意性说明根据实施例的半导体存储器装置制造方法的部分的剖视图。
15.图10是示意性说明其中根据实施例的半导体存储器装置中改变用于分流的布线图案的情况中的制造方法的部分的平面图案图。
16.图11是示意性说明其中根据实施例的半导体存储器装置中改变用于分流的布线图案的情况中的制造方法的部分的平面图案图。
17.图12是示意性说明根据实施例的半导体存储器装置中集中用于分流的布线的配置的平面图案图。
18.图13a是示意性说明根据实施例的半导体存储器装置的平面图案的视图。
19.图13b是示意性说明根据实施例的半导体存储器装置的配置的剖视图。
20.图13c是示意性说明根据实施例的半导体存储器装置的配置的剖视图。
21.图13d是示意性说明根据实施例的半导体存储器装置的配置的剖视图。
22.图14a是示意性说明根据实施例的半导体存储器装置的第一修改实例的平面图案的视图。
23.图14b是示意性说明根据实施例的半导体存储器装置的第一修改实例的剖视图。
24.图14c是示意性说明根据实施例的半导体存储器装置的第一修改实例的剖视图。
25.图14d是示意性说明根据实施例的半导体存储器装置的第一修改实例的剖视图。
26.图15a是示意性说明根据实施例的半导体存储器装置的第二修改实例的平面图案的视图。
27.图15b是示意性说明根据实施例的半导体存储器装置的第二修改实例的剖视图。
28.图16a是示意性说明根据实施例的半导体存储器装置的第三修改实例的平面图案的视图。
29.图16b是示意性说明根据实施例的半导体存储器装置的第三修改实例的剖视图。
具体实施方式
30.下文将参考附图描述实施例中的一者。
31.首先，将描述根据实施例的半导体存储器装置(nand型非易失性半导体存储器装置)的基本配置。
32.图1a示意性说明根据本实施例的半导体存储器装置的基本配置的平面图案。图1b及图1c是沿图1a中的线b-b及线c-c截取的剖视图。图2是示意性说明根据本实施例的半导体存储器装置的配置的部分的透视图。然而，图2中未说明导电层11以能够容易地观看说明图。顺便提一下，x方向(第三方向)、y方向(第二方向)及z方向(第一方向)是彼此正交的方向。
33.根据本实施例的半导体存储器装置包括堆叠层体10、多个柱状结构20、多个分区结构30及多个中间结构40。堆叠层体10、柱状结构20、分区结构30及中间结构40提供于半导体衬底100上方。
34.堆叠层体10具有其中在z方向上交替堆叠多个导电层11及多个绝缘层12的结构。
顺便提一下，实际上堆叠大量导电层11及绝缘层12，且经堆叠的导电层11及绝缘层12的数目多于图式中所说明的数目。导电层11由金属材料(例如钨(w))形成且绝缘层12由绝缘材料(例如氧化硅)形成。导电层11及绝缘层12平行于垂直于z方向的xy平面提供。导电层11包括电极层的功能，更具体来说，nand串的字线或选择栅极线。绝缘层12包括使相邻导电层11彼此绝缘的功能。
35.柱状结构20中的每一者在z方向上延伸穿过堆叠层体10，包含在z方向上延伸的半导体层及包围半导体层的侧表面的电荷存储层，在与字线相交的每一部分处形成存储器单元，且在与选择栅极线相交的每一部分处形成选择晶体管。
36.图3a及图3b中的每一者是示意性说明由导电层11及柱状结构20配置的存储器单元单位的详细配置的剖视图。图3a是在平行于z方向的方向上截取的剖视图，且图3b是在垂直于z方向的方向上截取的剖视图。
37.柱状结构20包含半导体层21、穿隧绝缘层22、电荷存储层23、阻挡绝缘层24及核心绝缘层25。半导体层21、穿隧绝缘层22、电荷存储层23及阻挡绝缘层24中的每一者具有圆柱形形状，且核心绝缘层25具有柱状形状。更具体来说，半导体层21包围核心绝缘层25的侧表面，穿隧绝缘层22包围半导体层21的侧表面，电荷存储层23包围穿隧绝缘层22的侧表面，且阻挡绝缘层24包围电荷存储层23的侧表面。例如，半导体层21由硅形成，穿隧绝缘层22由氧化硅形成，电荷存储层23由氮化硅形成，阻挡绝缘层24由氧化硅形成，且核心绝缘层25由氧化硅形成。
38.包围柱状结构20的导电层11用作栅极电极，且存储器单元由用作导电层11的栅极电极的部分及由柱状结构20的导电层11包围的部分配置。
39.用于选择存储器单元单位的上选择晶体管部分(漏极侧选择晶体管部分)及下选择晶体管部分(源极侧选择晶体管部分)分别提供于存储器单元单位的上层侧及下层侧上。这些选择晶体管部分的基本配置也类似于图3a及图3b中所说明的存储器单元单位的配置。在选择晶体管部分中，穿隧绝缘层22、电荷存储层23及阻挡绝缘层24全部用作栅极绝缘层。
40.分区结构30中的每一者在堆叠层体10中在z方向及y方向上延伸，且柱状结构20在x方向上由多个分区结构30分割成多个群组。分区结构30在x方向上以大致规则间隔布置，且布置于相邻分区结构30之间的柱状结构20的列数是恒定的。在本实施例中，包含下文将描述的虚设柱状结构(布置于对应于中间结构40的位置处的柱状结构)的九行柱状结构20布置于相邻分区结构30之间。
41.分区结构30包含第一分区结构31及第二分区结构32。除下文将描述的第一分区结构31的第二部分31b之外，第一分区结构31及第二分区结构32是通过将预定材料埋入于在下文将描述的更换过程中使用的狭缝中来形成。第一分区结构31及第二分区结构32在x方向上交替提供。
42.第一分区结构31包含下文将描述的第一部分31a及第二部分31b。
43.顺便提一下，在图1a的实例中，说明一个第一分区结构31中的两个第一部分31a及一个第二部分31b，但第一分区结构31中可在y方向上交替提供多个第一部分31a及多个第二部分31b。一般来说，第一分区结构31包含在y方向上布置的至少两个第一部分31a及至少一个第二部分31b，且第二部分31b位于在y方向上相邻的第一部分31a之间。另外，在y方向上，至少两个第一部分31a的总长度大于至少一个第二部分31b的总长度。
44.如图1c中所说明，第一部分31a在z方向上从堆叠层体10的上端延伸到下端。因此，在其中提供第一部分31a的区域中，堆叠层体10在x方向上从上端划分到下端。第一部分31a包含导电部分31a1及绝缘部分31a2。导电部分31a1从堆叠层体10的上端延伸到下端，且导电部分31a1的下端连接到半导体衬底100的共同源极区域。绝缘部分31a2介入于导电部分31a1与堆叠层体10之间，且导电部分31a1通过绝缘部分31a2与堆叠层体10的导电层11电隔离。
45.第二部分31b相邻于第一部分31a提供。更具体来说，第二部分31b提供于第一部分31a之间。如图1b中所说明，第二部分31b在z方向上从堆叠层体10的上端延伸到堆叠层体10的上端与下端之间的预定位置，且由延伸到预定位置的绝缘部分形成。因此，在其中提供第二部分31b的区域中，堆叠层体10在x方向上从上端划分到预定位置。更具体来说，在z方向上从堆叠层体10的上端延伸的第二部分31b终止于预定位置处且在x方向上划分预定数目个导电层11(在所说明的实例中，三个导电层11)。预定数目个导电层11用作nand串的上选择晶体管部分的栅极电极。
46.如图1b及图1c中所说明，第二分区结构32具有整体在z方向上从堆叠层体10的上端延伸到下端的结构。因此，在其中提供第二分区结构32的区域中，堆叠层体10在x方向上从上端划分到下端。第二分区结构32包含导电部分32a1及绝缘部分32a2。导电部分32a1从堆叠层体10的上端延伸到下端，且导电部分32a1的下端连接到半导体衬底100的共同源极区域。绝缘部分32a2介入于导电部分32a1与堆叠层体10之间，且导电部分32a1通过绝缘部分32a2与堆叠层体10的导电层11电隔离。
47.中间结构40提供于在x方向上相邻的分区结构30之间。更具体来说，中间结构40提供于在x方向上相邻的分区结构30的大致中心位置处且提供于在x方向上相邻的第一分区结构31与第二分区结构32之间。另外，中间结构40提供于对应于不用作存储器单元的虚设柱状结构20d的列的位置处。即，中间结构40提供于对应于柱状结构20的中心列的位置处。
48.中间结构40在堆叠层体10中在z方向及y方向上延伸。更具体来说，中间结构40具有绝缘部分在z方向上从堆叠层体10的上端延伸且终止于堆叠层体10的上端与下端之间的预定位置处的结构。因此，在其中提供中间结构40的区域中，堆叠层体10在x方向上从上端划分到预定位置。更具体来说，中间结构40在x方向上划分预定数目个导电层11(在所说明的实例中，三个导电层11)。预定数目个导电层11用作上选择晶体管部分的栅极电极。
49.中间结构40以与第一分区结构31的第二部分31b相同的过程形成。因此，中间结构40的材料与第一分区结构31的第二部分31b的材料相同。另外，中间结构40的上端及下端在高度方向(z方向)上的位置对应于第一分区结构31的第二部分31b在高度方向(z方向)上的位置，且由中间结构40划分的导电层11的数目与由第一分区结构31的第二部分31b划分的导电层11的数目相同。
50.另外，中间结构40的线宽(x方向上的宽度)与第一分区结构31的第二部分31b的线宽大体上相同且小于第一分区结构31的第一部分31a的线宽及第二分区结构32的线宽。因此，中间结构40的占用面积(x方向上的占用面积)小于第一分区结构31及第二分区结构32的占用面积(x方向上的占用面积)。
51.顺便提一下，第一分区结构31(第一部分31a及第二部分31b)、第二分区结构32及中间结构40的上端在高度方向(z方向)上的位置可如图1b及图1c的实例中所说明般对准，
或所有位置可不对准。例如，第一分区结构31的第一部分31a及第二部分31b的上端的位置可或可不彼此对准。类似地，第一分区结构31的第二部分31b、中间结构40及第二分区结构32的上端的位置可或可不彼此对准。
52.接下来，将描述上述分区结构30及中间结构40的功能。
53.如上文所描述，分区结构30是基本上通过用预定材料填充用于下文将描述的更换过程的狭缝来形成。狭缝用于在更换过程中移除牺牲层及形成导电层11。
54.另外，如上文所描述，第一分区结构31及第二分区结构32在x方向上交替提供。一个块由在x方向上连续的第二分区结构32、第一分区结构31及第二分区结构32组成。在相同块中，除由第一分区结构31的第二部分31b及中间结构40在x方向上划分的导电层11之外，包含于堆叠层体10中的导电层11中的每一者共同电连接。即，在相同块中，每一导电层11用作共同字线或用作下选择晶体管部分的栅极电极的下选择栅极线。
55.中间结构40提供于在x方向上相邻的分区结构30之间的大致中心位置处。即，中间结构40提供于第一分区结构31与第二分区结构32之间的大致中心位置处。因此，在本实施例中，布置于中间结构40与第一分区结构31之间的柱状结构20的列数与布置于中间结构40与第二分区结构32之间的柱状结构20的列数(4列)相同。
56.另外，如上文所描述，中间结构40在x方向上划分预定数目个导电层11(在所说明的实例中，三个导电层11)。如已描述，预定数目个导电层11(三个导电层11)用作上选择晶体管部分的栅极电极。因此，位于相同层中的选择晶体管的栅极电极共有于彼此相邻的中间结构40与分区结构30之间，且预定数目个导电层11用作共同上选择栅极线。
57.如上文所描述，在本实施例中，第一分区结构31包含从堆叠层体10的上端延伸到堆叠层体10的上端与下端之间的预定位置的第二部分31b。由此可获得具有稳定结构的半导体存储器装置。特别来说，在下文将描述的更换过程中可维持稳定结构。下文将添加描述。
58.如已描述，分区结构30是通过用预定材料填充用于更换过程的狭缝来形成。更换过程是在形成堆叠层体10时执行的过程。更具体来说，堆叠层体10通过交替堆叠绝缘层及牺牲层、接着通过蚀穿狭缝移除牺牲层以形成空腔及用导电层填充空腔来形成。因此，在形成空腔的阶段中，构成堆叠层体10的绝缘层12仅由柱状结构20支撑且不稳定。
59.在本实施例中，第一分区结构31包含第一部分31a及第二部分31b。第一部分31a从堆叠层体10的上端延伸到下端，类似于第二分区结构32。为此，在对应于第一部分31a的区域中，狭缝在更换过程中形成且实际上在更换过程中起作用。第二部分31b从堆叠层体10的上端延伸到堆叠层体10的上端与下端之间的预定位置。为此，绝缘层12可在更换过程中由第二部分31b支撑，且可提高结构的稳定性。因此，根据本实施例的结构，可在不干扰更换过程的情况下达成结构的稳定性。
60.另外，在本实施例中，中间结构40的线宽(x方向上的宽度)小于第一分区结构31的第一部分31a的线宽及第二分区结构32的线宽，且中间结构40的占用面积(x方向上的占用面积)小于第一分区结构31及第二分区结构32的占用面积(x方向上的占用面积)。如果具有大线宽的部分(例如第一分区结构31的第一部分31a)提供于中间结构40中，那么中间结构40的占用面积大体上由具有大线宽的部分规定，且单元阵列区域的总面积增大。在本实施例中，由于整个中间结构40的线宽较小，所以可减小单元阵列区域的总面积。
61.另外，在本实施例中，包含导电部分31a1的第一部分31a的y方向总长度长于第二部分31b的y方向总长度。如已描述，第一部分31a的导电部分31a1从堆叠层体10的上端延伸到下端且连接到半导体衬底100的共同源极区域。因此，y方向上的电阻可通过使第一部分31a的长度相对较长来降低，且从整个单元阵列区域的角度看，可减小源极线电阻。
62.接下来，将参考图4a到图9a(平面图案图)及图4b到图9b(剖视图)描述根据本实施例的半导体存储器装置的制造方法。
63.首先，如图4a及图4b中所说明，其中多个绝缘层12及多个牺牲层13在z方向上交替堆叠的堆叠膜10x形成于半导体衬底100上。例如，绝缘层12由氧化硅形成且牺牲层13由氮化硅形成。随后，在堆叠膜10x中，狭缝从堆叠膜10x的上端形成到对应于中间结构40的下端的高度位置的位置，且绝缘结构部分51是通过用绝缘体(例如氧化硅)填充狭缝来形成。绝缘结构部分51形成于对应于第一分区结构31、第二分区结构32及中间结构40的平面位置处。
64.接着，如图5a及图5b中所说明，存储器孔形成于堆叠膜10x中，且柱状结构20形成于存储器孔中。柱状结构20也作为虚设柱状结构20d形成于对应于绝缘结构部分51的部分的位置处。
65.接下来，如图6a及图6b中所说明，绝缘层61形成于整个表面上且接着狭缝52穿过绝缘层61形成于堆叠膜10x中。更具体来说，狭缝52形成于对应于第一分区结构31的第一部分31a的位置及对应于第二分区结构32的位置处。此时，不形成狭缝52，但绝缘结构部分51留在对应于第一分区结构31的第二部分31b的位置处。此外，蚀刻溶液通过狭缝52引入且牺牲层13被选择性蚀刻。因此，空腔53形成于其中移除牺牲层13的区域中。如上文所描述，不形成狭缝52，但绝缘结构部分51留在对应于第一分区结构31的第二部分31b的位置处。为此，可提高结构的稳定性，即使形成空腔53。
66.接下来，如图7a及图7b中所说明，空腔53用金属材料(例如钨(w))填充以形成导电层11。此外，绝缘部分31a2及32a2及导电部分31a1及32a1形成于狭缝52中。导电部分31a1及32a1连接到半导体衬底100的共同源极区域以将预定电势提供到半导体衬底100的共同源极区域。因此，可获得第一分区结构31、第二分区结构32及中间结构40。
67.包括图1a、图1b及图1c中所说明的基本配置的半导体存储器装置可依上述方式获得。
68.接下来，如图8a及图8b中所说明，绝缘层61进一步形成于整个表面上，且多个插塞62a、62b及62c形成于具有增大厚度的绝缘层61的部分中。插塞62a连接到第一分区结构31的第一部分31a，且插塞62b连接到第二分区结构32。另外，插塞62c连接到柱状结构20。更具体来说，插塞62c连接到上选择晶体管的漏极。
69.接下来，如图9a及图9b中所说明，用于分流的布线63形成于绝缘层61、插塞62a及插塞62b上。即，用于分流的布线63形成于第一分区结构31、第二分区结构32及中间结构40上方。多个插头62a及62b由布线63共同连接。因此，第一分区结构31的在y方向上彼此相邻的第一部分31a通过插塞62a连接。另外，第一分区结构31的第一部分31a及第二分区结构32也通过插塞62a及62b连接。此外，在x方向上布置的第一分区结构31的第一部分31a也通过插塞62a连接。因此，预定电势可通过将预定电势供应到布线63来通过插塞62a及62b、第一分区结构31的第一部分31a及第二分区结构32供应到半导体衬底100的共同源极区域。
70.如上文所描述，根据本实施例的制造方法，当空腔53形成于图6a及图6b的过程中时，绝缘结构部分51留在对应于第一分区结构31的第二部分31b的位置处，且可由此提高形成腔体53时结构的稳定性。
71.另外，在本实施例中，第一分区结构31的第一部分31a形成于与第二分区结构32的过程共同的过程中，且第一分区结构31的第二部分31b与中间结构40形成于共同过程中。因此，可在不添加特殊过程的情况下形成具有上述优点的半导体存储器装置。
72.图10及图11是示意性展示其中改变用于分流的布线的情况中制造半导体存储器装置的方法的平面图案图。
73.在制造方法中，在图7a及图7b的过程之后，绝缘层61在图10的过程中形成于整个表面上，类似于图8a及图8b的过程。此外，多个插塞62a及62c形成于厚度增大的绝缘层61的部分中。插塞62a连接到第一分区结构31的第一部分31a，且插塞62c连接到柱状结构20。
74.接下来，如图11中所说明，用于分流的布线63形成于绝缘层61及插塞62a上。即，用于分流的布线63沿第一分区结构31形成于第一分区结构31上方。第一分区结构31的在y方向上彼此相邻的第一部分31a由布线63通过插塞62a连接。因此，预定电势可通过将预定电势供应到布线63来通过插塞62a及第一分区结构31的第一部分31a供应到半导体衬底100的共同源极区域。
75.图12是示意性展示集中用于分流的布线的半导体存储器装置的平面配置的平面图案图。如图12中所说明，其中用于分流的布线63如图9a所说明般提供的区域、其中用于分流的布线63如图11中所说明般提供的区域及其中未提供用于分流的布线63的区域可同时存在。
76.鉴于电路，第一分区结构31变成等效于第二分区结构32，且此类等效分区结构30通过由用于分流的布线63连接在y方向上彼此相邻的第一部分31a来在x方向上以小节距布置。另外，如上文所描述，第一分区结构31的第一部分31a的导电部分31a1及第二分区结构32的导电部分32a1从堆叠层体10的上端延伸到下端且连接到半导体衬底100的共同源极区域。因此，从整个单元阵列区域的观点看，可通过提供用于分流的上述布线63来减小源极线电阻。
77.此外，图13a、图13b、图13c及图13d中说明根据本实施例的半导体存储器装置的配置，且将相较于图13a、图13b、图13c及图13d而描述根据本实施例的修改实例的半导体存储器装置。
78.图13a对应于图1a且示意性说明平面图案。图13b是示意性说明沿图13a的线b-b截取的剖面的剖视图。图13c是示意性说明对应于图13b的平面c-c的位置处的配置的剖视图。图13d是示意性说明对应于图13b的平面d-d的位置处的配置的剖视图。顺便提一下，在图13a、图13b、图13c及图13d的实例中，在形成导电层11的更换过程中，当移除填充狭缝中的一部分的金属材料且在z方向上分离导电层11时，导电层11的狭缝侧端部分比绝缘层12的狭缝侧端部分更后退，且假设下文将描述的修改实例具有相同配置。
79.图14a、图14b、图14c及图14d说明根据本实施例的第一修改实例的半导体存储器装置的配置。图14a、图14b、图14c及图14d之间的相互关系相同于图13a、图13b、图13c及图13d之间的相互关系。在修改实例中，第一分区结构31的第二部分31b在y方向上的长度减小。为此，在更换过程中，金属材料仅在第二部分31b下方消失以致金属材料在y方向上从第
二部分31b的两侧后退，且导电层11仅不存在于第二部分31b下方。因此，在x方向上相邻的第一分区结构31与第二分区结构32之间的每一部分可经配置为共享字线的一个块。
80.图15a及图15b说明根据本实施例的第二修改实例的半导体存储器装置的配置。图15a与图15b之间的相互关系相同于图13a与图13b之间的相互关系。在修改实例中，第一分区结构31的第一部分31a及第二部分31b在y方向上以针迹形式交替布置。如已描述，可期望第一部分31a在y方向上的总长度长于第二部分31b在y方向上的总长度。因此，可期望每一第一部分31a在y方向上的长度长于每一第二部分31b在y方向上的长度。
81.图16a及图16b说明根据本实施例的第三修改实例的半导体存储器装置的配置。图16a与图16b之间的相互关系相同于图13a与图13b之间的相互关系。在此修改实例中，第一分区结构31的整个第一部分31a及整个第二分区结构(未说明)由绝缘材料形成。
82.上述第一、第二及第三修改实例的基本配置相同于上述实施例的配置，且上述实施例的相同优点也可从第一、第二及第三修改实例获得。
83.尽管已描述特定实施例，但这些实施例仅供例示，且不意欲限制本发明的范围。实际上，本文中所描述的新颖实施例可以各种其他形式体现；此外，可在不背离本发明的精神的情况下对本文中所描述的实施例的形式进行各种省略、替换及改变。所附权利要求书及其等效物意欲覆盖落入本发明的范围及精神内的此类形式或修改。