半导体结构及其制作方法与流程

1.本发明实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。


背景技术：

2.随着半导体集成电路特征尺寸的不断减小，对动态随机存取存储器(dynamic random access memory，dram)制程的制作工艺提出了更高的要求。
3.具体地，随着特征尺寸的不断缩小，相邻导体之间的间距越来越小，隔离相邻导体的介电层的厚度越来越薄。在介电层的介电常数不变的情况下，介电层的厚度越薄，相邻导体之间的寄生电容问题越严重。


技术实现要素：

4.本发明实施例提供一种半导体结构及其制作方法，有利于减小半导体结构的寄生电容。
5.为解决上述问题，本发明实施例提供一种半导体结构，包括：基底、位于所述基底上的位线结构以及位于所述位线结构相对两侧的电容接触孔；隔离侧墙，所述隔离侧墙位于所述位线结构与所述电容接触孔之间，且位于所述位线结构相对两侧的所述隔离侧墙之间具有空隙隔离层，所述空隙隔离层位于所述位线结构上，所述空隙隔离层内具有第一空隙，所述隔离侧墙与所述空隙隔离层之间具有第二空隙。
6.另外，所述第二空隙还位于所述隔离侧墙和所述位线结构之间。
7.另外，所述半导体结构还包括：牺牲侧墙，所述牺牲侧墙位于所述隔离侧墙与所述位线结构之间，所述牺牲侧墙覆盖所述位线结构的导电层侧壁，所述第二空隙暴露所述牺牲侧墙顶面。
8.另外，所述空隙隔离层顶面低于所述隔离侧墙顶面。
9.另外，所述第一空隙和所述第二空隙在平行于所述位线结构的延伸方向上延伸。
10.另外，在垂直于所述基底表面的方向上，所述第一空隙的厚度小于等于100nm。
11.相应地，本发明实施例还提供一种半导体结构的制作方法，包括：提供基底和位于所述基底上的位线结构，所述位线结构包括顶层介质层，所述位线结构相对两侧具有电容接触孔；形成覆盖所述顶层介质层侧壁的牺牲侧墙；去除至少部分所述顶层介质层，形成第一空隙；进行沉积工艺，以形成具有所述第一空隙的空隙隔离层；形成覆盖所述牺牲侧墙的隔离侧墙，并去除至少部分所述牺牲侧墙，以形成位于所述隔离侧墙和所述空隙隔离层之间的第二空隙。
12.另外，形成所述空隙隔离层的工艺步骤包括：形成覆盖所述顶层介质层顶面和所述牺牲侧墙侧壁的包围层，所述包围层内具有所述第一空隙；形成封堵所述第一空隙顶部开口的第一封口层，所述第一封口层与所述包围层构成所述空隙隔离层。
13.另外，形成所述第一封口层的沉积速率大于形成所述包围层的沉积速率。
14.另外，所述去除至少部分所述牺牲侧墙，包括：去除部分所述牺牲侧墙，剩余所述
牺牲侧墙覆盖所述位线结构的导电层侧壁。
15.另外，所述空隙隔离层顶面低于所述隔离侧墙顶面；在形成所述第二空隙之后，形成封堵所述第二空隙顶部开口的第二封口层，所述第二封口层覆盖所述空隙隔离层顶面。
16.与现有技术相比，本发明实施例提供的技术方案具有以下优点：
17.上述技术方案中，提供了一种新的半导体结构，空隙隔离层内具有第一空隙，空隙隔离层和隔离侧墙之间具有第二空隙，第一空隙和第二空隙的设置有利于减小相对的电容接触窗之间的介电层的介电常数，从而减小电容接触窗之间的寄生电容。
18.另外，牺牲侧墙覆盖位线结构的导电层侧壁，可对导电层起到一定的保护作用。
附图说明
19.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
20.图1至图18为本发明实施例提供的半导体结构的制作方法各步骤对应的结构示意图。
具体实施方式
21.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本技术而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本技术所要求保护的技术方案。
22.图1至图18为本发明实施例提供的半导体结构的制作方法各步骤对应的结构示意图。
23.参考图1，提供基底10、在基底10上依次堆叠的底层介质膜101、第一导电膜111a、第二导电膜112a、顶层介质膜113a、第一掩膜层121、第二掩膜层122以及第三掩膜层123。
24.底层介质膜101用于隔离第一导电膜111a和基底10内的有源区(未图示)，底层介质膜101的材料包括氮化硅；部分第一导电膜111a与有源区接触，以作为位线接触，第一导电膜111a的材料包括多晶硅；第二导电膜112a的材料包括钨；顶层介质膜113a起到介电层和保护第二导电膜112a的作用，顶层介质膜113a的材料包括氮化硅。
25.本实施例中，掩膜层包括第一掩膜层121以及第二掩膜层122，第一掩膜层121的硬度大于第二掩膜层122的硬度，以提高后续刻蚀工艺的刻蚀精度；在其他实施例中，第一掩膜层与第一牺牲膜之间还具有抗反射涂层，以减少反射和驻波等问题。
26.其中，第一掩膜层121的材料可包括氮化硅，第二掩膜层122的材料可包括多晶硅，抗反射涂层通常为碳涂层。
27.本实施例中，第三掩膜层123用于限定后续形成的位线结构的位置。
28.参考图2，形成覆盖第三掩膜层123顶面和侧壁以及覆盖第二掩膜层122顶面的第四掩膜层124，第四掩膜层124用于限定后续形成的位线结构在平行于基底10方向上的宽度。
29.参考图3，采用自对准双重成像技术(self-aligned double patterning，sadp)刻
蚀第二掩膜层122，剩余的第二掩膜层122的宽度与覆盖第三掩膜层123(参考图2)侧壁的第四掩膜层124(参考图2)的宽度相等。剩余的第二掩膜层122作为刻蚀形成位线结构的掩膜版，剩余的第二掩膜层122的宽度与后续形成的位线结构的宽度相等。
30.参考图4，通过剩余的第二掩膜层122对顶层介质膜113a、第二导电膜112a、第一导电膜111a以及底层介质膜101(参考图3)进行刻蚀，形成位线结构11。
31.本实施例中，位线结构11包括底层介质层(未图示)、导电层和顶层介质层113，导电层包括第一导电层111和第二导电层112；在其他实施例中，导电层可以包括单层或两层以上的导电层。
32.参考图5，采用沉积工艺，形成覆盖位线结构11侧壁和顶面、以及覆盖基底10表面的第一牺牲膜131a；参考图6，采用无掩膜干法刻蚀工艺去除覆盖基底10表面和覆盖位线结构11顶面的第一牺牲膜131a(参考图5)，剩余的第一牺牲膜131a作为牺牲侧墙131。
33.本实施例中，牺牲侧墙131的材料与顶层介质层113的材料不同，牺牲侧墙131的材料包括二氧化硅。
34.参照图7，在对顶层介质层113进行刻蚀之前，形成填充于相邻位线结构11之间的第一牺牲层141，第一牺牲层141暴露出顶层介质层113。
35.第一牺牲层141的材料与顶层介质层113的材料不同，如此，有利于避免针对顶层介质层113的刻蚀工艺对基底10造成损伤。具体地，第一牺牲层141的材料包括曝光后的光刻胶。
36.参考图8，对顶层介质层113进行刻蚀，以形成位于相对的牺牲侧墙131之间的第一空隙132。
37.本实施例中，仅对部分顶层介质层113进行刻蚀，保留部分厚度的顶层介质层113，剩余的顶层介质层113用于保护位线结构11的第二导电层112。
38.本实施例中，形成空隙隔离层的工艺步骤包括：参考图9，进行单次沉积工艺，形成封堵第一空隙132的空隙隔离膜133a；参考图10，对空隙隔离膜133a(参考图9)进行平坦化工艺，以使空隙隔离膜133a的顶面平齐于牺牲侧墙131的顶面，剩余的空隙隔离膜133a作为牺牲隔离层133。
39.在其他实施例中，形成空隙隔离层的工艺步骤包括：先进行沉积速率较慢的第一沉积工艺，形成覆盖顶层介质层顶面和牺牲侧墙侧壁的包围层，包围层内具有第一空隙；再进行沉积速率较快的第二沉积工艺，以实现快速封口，即形成封堵第一空隙顶部开口的第一封口层，第一封口层与包围层构成空隙隔离层。
40.在形成空隙隔离层133之后，去除第一牺牲层141(参考图9)，以暴露出牺牲侧墙131背离位线结构11的侧壁。
41.参考图11，采用沉积工艺，形成第一隔离膜134。
42.本实施例中，第一隔离膜134包括覆盖牺牲侧墙131顶面和空隙隔离层133顶面的顶层隔离层134b、覆盖牺牲侧墙131侧壁的隔离侧墙134a以及覆盖基底10表面的底部隔离层134c。
43.本实施例中，参考图12，在刻蚀去除顶层隔离层134b之前，形成填充于相邻位线结构11之间第二牺牲层142，避免针对顶层隔离层134b的刻蚀工艺刻穿底层隔离层134c以及对基底10造成损伤；在其他实施例中，在刻蚀去除顶层隔离层之后不形成第二牺牲层。
44.本实施例中，第二牺牲层142的材料包括曝光后的光刻胶。
45.参考图13，去除顶层隔离层134b(参考图12)，以及去除至少部分牺牲侧墙131，形成第二空隙135。
46.本实施例中，仅去除部分牺牲侧墙131，剩余的牺牲侧墙131覆盖第一导电层111和第二导电层112侧壁。如此，既有利于避免去除牺牲侧墙131的去除工艺对第一导电层111和第二导电层112造成损伤，还有利于保护第一导电层111和第二导电层112，避免因局部坍塌的材料损伤导电层而导致的信号传输中断，保证半导体结构整体具有较好的信号传输性能。
47.参考图14，形成封堵第二空隙135顶部开口的第二封口层136。
48.本实施例中，第二封口层136的顶面与第二牺牲层142的顶面平齐，也就是说，第二封口层136是通过平坦化工艺形成的。
49.需要说明的是，在形成封堵某一空隙顶部开口的封口层时，如果该空隙的顶部开口宽度较大，为避免封口层无法承受自重而发生坍塌，以及为保证快速封口以增大留存的空隙尺寸，通常会仅形成厚度较薄的封口层。然后，这一类封口层虽然能够承受自重，但当覆盖封口层的其他结构过重时，也会导致封口层坍塌。
50.本实施例中，在形成第二封口层136之前，调节空隙隔离层133顶面与隔离侧墙134a顶面的高度差，以使空隙隔离层133的顶面低于隔离侧墙134a顶面预设高度。如此，后续在沉积形成第二封口层时，可以以空隙隔离层133为支撑物，形成厚度较厚的第二封口层136，有利于避免第二封口层136因为自重或者覆盖物重量超出承压极限而发生坍塌，保证半导体结构具有较好的结构稳定性。
51.参考图15和图16，形成第五掩膜层143，以及通过第五掩膜层143进行干法刻蚀工艺。
52.本实施例中，在平行于位线结构11的延伸方向上，可将基底10划分为间隔排列的第一区域a和第二区域b，相邻位线结构11之间的第一区域a用于形成电容接触孔和填充电容接触窗，相邻位线结构11之间的第二区域b用于形成隔离层，隔离层用于划分电容接触孔和隔离相邻的电容接触窗。
53.本实施例中，第五掩膜层143覆盖第一区域a的第二牺牲层142顶面，并暴露出第二区域b的第二牺牲层142顶面。相应地，通过第五掩膜层143进行干法刻蚀工艺，包括：去除第二区域b的第二牺牲层142。
54.在其他实施例中，在形成第五掩膜层之前，将第二牺牲层的材料进行替换，例如将光刻胶材料替换为二氧化硅材料。
55.参考图17，进行沉积工艺和平坦化工艺。
56.本实施例中，在进行沉积工艺之前去除第五掩膜层143(参考图15)，以避免后续进行平坦化工艺的过程中，研磨装置需要与至少三种材料接触(第五掩膜层143的材料、第二牺牲层142的材料以及沉积工艺沉积的材料)，进而避免因不同材料去除速率差异较大而形成的凹凸结构对研磨装置造成影响，从而保证研磨装置具有较长的使用寿命，或者，无需因避免去除速率差异过大而中途更换研磨液或掩膜部件，从而提高工艺效率。
57.在其他实施例中，在进行沉积工艺时保留第五掩膜层，且后续采用平坦化工艺同时去除第五掩膜层和其他膜层。如此，有利于减少工艺步骤，缩短工艺周期。
58.本实施例中，沉积工艺用于沉积隔离材料，隔离材料用于形成接触隔离层15，接触隔离层15用于隔离和定义相邻电容接触孔。具体地，可先形成顶面高于第二封口层136顶面的接触隔离膜，再对接触隔离膜和第二牺牲层142进行平坦化工艺，以形成顶面平齐于第二封口层136顶面的接触隔离层15和第二牺牲层142。
59.参考图18，对剩余的第一区域a中的第二牺牲层142(参考图17)以及位于第二牺牲层142和基底10之间的底层隔离层134c进行刻蚀，以形成电容接触孔(未标示)；填充电容接触孔，以形成电容接触窗16。
60.本实施例中，电容接触窗16包括位于顶部的第一电容接触窗161以及位于底部的第二电容接触窗162，第二电容接触窗162与基底10的接触电阻小于第一电容接触窗161与基底10的接触电阻。如此，有利于提高信号传输性能。
61.其中，第一电容接触窗161的材料包括钨，第二电容接触窗162的材料包括多晶硅。
62.本实施例中，提供了一种半导体结构的制作方法，可减小位于位线结构相对两侧的电容接触窗之间的介电常数，从而减小相对的电容接触窗之间的寄生电容。
63.相应地，本发明实施例还提供一种半导体结构，可采用上述半导体结构的制作方法制成。
64.参考图18，半导体结构包括：基底10、位于基底10上的位线结构11以及位于位线结构11相对两侧的电容接触孔(未标示)；隔离侧墙134a，隔离侧墙134a位于位线结构11与电容接触孔之间，且位于位线结构11相对两侧的隔离侧墙134a之间具有空隙隔离层133，空隙隔离层133位于位线结构11上，空隙隔离层11内具有第一空隙132，隔离侧墙134a与空隙隔离层133之间具有第二空隙135。
65.本实施例中，第二空隙135还位于隔离侧墙134a和位线结构11之间。
66.本实施例中，半导体结构还包括：牺牲侧墙131，牺牲侧墙131位于隔离侧墙134a和位线结构11之间，牺牲侧墙131覆盖位线结构11的导电层侧壁，第二空隙135暴露牺牲侧墙131顶面。
67.本实施例中，空隙隔离层133顶面低于隔离侧墙134a顶面。
68.本实施例中，第一空隙132与第二空隙135在平行于位线结构11的延伸方向上延伸。
69.本实施例中，在垂直于基底10的方向上，第一空隙132的厚度小于等于100nm，例如为85nm、90nm或95nm。如此，有利于避免因空隙无法提供支撑而导致的结构崩塌，保证半导体结构具有较好的结构稳定性。
70.本实施例中，提供了一种新的半导体结构，空隙隔离层内具有第一空隙，空隙隔离层和隔离侧墙之间具有第二空隙，第一空隙和第二空隙的设置有利于减小相对的电容接触窗之间的寄生电容。
71.本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。