半导体结构及其制作方法与流程

技术特征：
1.一种半导体结构，其特征在于，包括：基底、位于所述基底上的位线结构以及位于所述位线结构相对两侧的电容接触孔；隔离侧墙，所述隔离侧墙位于所述位线结构与所述电容接触孔之间，且位于所述位线结构相对两侧的所述隔离侧墙之间具有空隙，所述空隙位于所述位线结构上。2.根据权利要求1所述的半导体结构，其特征在于，所述空隙包括位于相对的所述电容接触孔之间的第二空隙，以及在平行于所述位线结构延伸方向上，位于相邻所述第二空隙之间的第一空隙。3.根据权利要求2所述的半导体结构，其特征在于，还包括：隔离层，所述隔离层位于所述位线结构相对两侧，所述隔离层用于隔离相邻所述电容接触孔，所述第一空隙位于相对的所述隔离层之间。4.根据权利要求3所述的半导体结构，其特征在于，还包括：封口层，所述封口层包括用于封堵所述第一空隙的第一封口层和用于封堵所述第二空隙的第二封口层。5.根据权利要求2所述的半导体结构，其特征在于，在垂直于所述基底表面的方向上，所述第二空隙的顶面高于所述第一空隙的顶面。6.根据权利要求1所述的半导体结构，其特征在于，在垂直于所述基底表面的方向上，所述空隙的厚度小于等于100nm。7.一种半导体结构的制作方法，其特征在于，包括：提供基底和在所述基底上依次堆叠的位线结构和第一牺牲层，所述位线结构相对两侧具有电容接触孔；形成覆盖所述位线结构侧壁以及覆盖所述第一牺牲层侧壁的隔离侧墙；去除所述第一牺牲层，形成空隙。8.根据权利要求7所述的半导体结构的制作方法，其特征在于，所述牺牲层顶面覆盖有顶部隔离层；形成所述空隙的工艺步骤包括：在相邻所述位线结构之间填充第二牺牲层；形成第一掩膜层，且在同一刻蚀工艺中，通过所述第一掩膜层去除部分所述第一牺牲层、部分所述顶部隔离层、部分所述隔离侧墙以及部分所述第二牺牲层，形成第一空隙。9.根据权利要求8所述的半导体结构的制作方法，其特征在于，在形成所述第一空隙之后，在同一沉积工艺下，形成位于相邻位线结构之间的隔离层以及封堵所述第一空隙顶部开口的第一封口层。10.根据权利要求9所述的半导体结构的制作方法，其特征在于，在形成所述隔离层和所述第一封口层之后，去除剩余所述第二牺牲层，形成所述电容接触孔；填充所述电容接触孔，以形成电容接触窗。11.根据权利要求9所述的半导体结构的制作方法，其特征在于，在形成所述隔离层和所述第一封口层之后，去除剩余所述第一牺牲层，形成第二空隙，所述第一空隙和所述第二空隙构成所述空隙；形成封堵所述第二空隙顶部开口的第二封口层，所述第一封口层和所述第二封口层构成封口层。12.根据权利要求11所述的半导体结构的制作方法，其特征在于，去除剩余所述第一牺牲层的工艺步骤包括：采用平坦化工艺去除剩余所述顶部隔离层，以暴露剩余所述第一牺牲层。

技术总结
本发明实施例提供一种半导体结构及其制作方法，半导体结构包括：基底、位于所述基底上的位线结构以及位于所述位线结构相对两侧的电容接触孔；隔离侧墙，所述隔离侧墙位于所述位线结构与所述电容接触孔之间，且位于所述位线结构相对两侧的所述隔离侧墙之间具有空隙，所述空隙位于所述位线结构上。本发明有利于减小半导体结构的寄生电容。小半导体结构的寄生电容。小半导体结构的寄生电容。


技术研发人员：程明 金星 李冉
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2020.09.18
技术公布日：2022/3/18