信号处理电路的制作方法

1.本发明涉及集成电路技术领域，具体涉及一种用于相干检测的信号处理电路。


背景技术：

2.随机信号的特征是自相关与互相关性差异大，即两个不同时间片的随机信号之间没有相似性。伪随机码即人为构造的一种码片，这些码片与其它码片、与时间没对齐的同一个伪随机码的码片之间重叠的部分很低。用伪随机码与其中包括一个相同伪随机码的、包括大量干扰的待检测信号相乘，则可在这两个伪随机信号完全对齐时得到最大的乘积面积(内积)，即乘积值在码片持续时间内的积分。其它情况下则因随机信号的正负分布均匀，该乘积面积很小。这两个乘积积分表现出大差值的特性提供了一种在高干扰条件下提取淹没在干扰中的信号的方法，即伪随机信号的相干检测。
3.伪随机码序列一般可以利用移位寄存器网络产生。在计算机、通信系统中我们采用的随机数、随机码均为伪随机数、伪随机码。所谓“随机码”，就是无论这个码有多长都不会出现循环的现象，而“伪随机码”在码长达到一定程度时会从其第一位开始循环，由于出现的循环长度相当大，所以可以当成随机码使用。
4.目前在个人通信设备和gps定位应用中均采用对信号利用伪随机编码传输和接收，可提高其抗干扰能力。由于很难用模拟电路长时间保持电压或者电流，对伪随机信号做相干处理的方案通常需要先对信号进行采样、量化和保存，然后在数字域对码片持续时间内的采样做相干检测。对采样信号量化时，量化器的分辨率需要能在许可的干扰范围内分辨到信号的变化。比如如果信号是20mv，增加干扰后范围是2v，则量化器要看到20mv的变化需要有能力把2v量化到20mv的细分，即至少细分到2v的1/100的电压台阶。然后对由100细分以上的采样序列进行相干计算。
5.这种方案无论是产品技术还是商业应用都很成熟，可大幅度改善信噪比和提供高精度定时，但这种方案的问题在于不适合对尺寸和功耗要求严格、开销预算低的应用。如果采用滤波器和幅度甄别器，则由于滤波器对于脉冲信号的改善有限，小幅度有效信号被干扰淹没或干扰致使滤波器阻塞。
6.故现有技术在电路系统中利用伪随机码进行相干检测的有效方案过于庞大，不适合小系统使用，而简单方案则性能不足。


技术实现要素：

7.为了解决上述技术问题，本发明提供了一种信号处理电路，可以有效解决信号检测中的干扰问题。
8.根据本发明提供的一种信号处理电路，具有连接外部电路的第一输入端口、第一输出端口和第二输出端口，该信号处理电路包括：
9.检测模块，从第一输入端口接入输入信号，在采样时钟信号控制下，根据当前采样时间前的几次采样时间里输入信号的幅度变化和预设参考电压的比较结果依次生成控制
信号；
10.输出模块，与检测模块的输出端连接，对前述控制信号进行边沿提取，在前述采样时钟信号控制下，根据预设参考电压分别对前述控制信号的边沿提取结果进行修正，将生成的输出信号通过前述第二输出端口送出。
11.优选地，前述信号处理电路连接有输入电路，所述输入电路连接于信号接收端与第一输入端口之间，用于将信号接收端接收到的的输入信号传输至前述检测模块。
12.优选地，前述输入电路包括串联于信号接收端与前述第一输入端口之间的第一电阻和第一电容。
13.优选地，前述信号处理电路还连接有采样时间控制电路，该采样时间控制电路被配置为提供指定采样时间序列的前述采样时钟信号。
14.优选地，前述检测模块包括：
15.放大器，输入端连接前述第一输入端口，输出端与前述第一输出端口连接，该放大器用于将所述输入信号放大输出，并且所述第一输入端口与所述第一输出端口之间存在寄生电容；
16.比较器，反相输入端连接放大器的输出端，同相输入端通过第二电阻接入前述预设参考电压以获得比较器的比较阈值，输出端与前述输出模块连接；
17.开关元件，连接在第一输入端口与第二电阻之间，控制端接入前述采样时钟信号，该开关元件与第二电阻的连接节点用以接入前述预设参考电压，
18.该检测模块根据当前采样时间前的几次采样时间里生成的前述控制信号改变当前采样时间内比较器的比较阈值。
19.优选地，前述输出模块包括：
20.移位寄存器，接入前述采样时钟信号，连接于前述比较器的输出端与前述第二输出端口之间，并通过第三电阻连接至前述比较器的同相输入端，该移位寄存器用于存储当前采样时间前的几次采样时间中几次采样的结果；
21.修正单元，输入端通过第四电阻与比较器的同相输入端连接，输出端连接该移位寄存器，
22.该修正单元根据前述预设参考电压和更早采样时间中多次采样的结果复位寄存器以调节所述比较器的比较阈值。
23.优选地，前述移位寄存器包括：
24.多个顺序连接的寄存器，每个寄存器的时钟端均接入前述采样时钟信号，首个寄存器的数据端与前述比较器的输出端连接，且该首个寄存器的输出端通过前述第三电阻连接至比较器的同相输入端，
25.后续寄存器的复位端均与前述修正单元连接，且多个所述寄存器的输出端共同作为前述第二输出端口，用以提供前述输出信号。
26.优选地，在当前采样时间比较器的比较阈值与前述预设参考电压和当前采样时间前的采样时间中前述首个寄存器的输出信号有关。
27.优选地，如果在当前采样时间前的采样时间里检测到前述输入信号大于前述预设参考电压，则根据前述首个寄存器的输出信号为高电平状态，确定在当前采样时间比较器的比较阈值为第一比较阈值，
28.该第一比较阈值大于前述预设参考电压。
29.优选地，如果在当前采样时间前的采样时间里检测到前述输入信号小于或等于前述预设参考电压，则根据前述首个寄存器的输出信号为低电平状态，确定在当前采样时间比较器的比较阈值为第二比较阈值，
30.该第二比较阈值小于前述预设参考电压。
31.本发明的有益效果是：本发明提供了一种信号处理电路，其具有连接外部电路的第一输入端口、第一输出端口和第二输出端口，该信号处理电路通过检测模块从第一输入端口接入输入信号，在采样时钟信号控制下，根据当前采样时间前的几次采样时间里输入信号的幅度变化和预设参考电压的比较结果依次生成控制信号；利用与检测模块的输出端连接的输出模块，对该控制信号进行边沿提取，在采样时钟信号控制下，根据预设参考电压分别对控制信号的边沿提取结果进行修正，并将生成的输出信号通过第二输出端口送出。由此解决信号检测中的干扰问题，相较于现有技术中的方案，该电路简化了对电压感应的增减量甄别电路(脉冲检测的逻辑设计)，利用定期重置有输入作用的电容上的电压以改善电路的抗阻塞能力，具有较高的集成度且其功耗低。
附图说明
32.通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
33.图1示出本发明实施例提供的一种信号处理电路的示意框图；
34.图2示出图1中信号处理电路的具体电路结构图；
35.图3示出图2中信号处理电路中采样时钟信号的时序图。
具体实施方式
36.为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
37.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
38.在通信应用中，可以在各种不同的域中对信号进行处理，这些域的多样性涵盖了时间和幅度轴的连续与离散性质的可能。例如，信号可以完全在如下域中进行处理：
39.·
连续时间和连续幅度域，其在工程上通常被称为模拟域。
40.·
离散时间和连续幅度域，其通常被称为采样数据域。这里通常应用开关电容器、开关电流、电荷耦合器件等实现技术。
41.·
离散时间和离散幅度域，其通常被称为数字域。
42.当然也可以是像sigma-delta域(高精度模数转换器中应用)那样的其他域，然而这对于下面的描述可能认为是次要的。这些域中的信号可以在时间以及频率空间中表示，通过一对傅里叶变换连接起来。在这种情况下，像混叠、成像、奈奎斯特速率等概念将出现。
43.信号可以通过诸如采样器(其将时间离散化)、量化器(其将幅度离散化)、保持电路(其从离散时间信号创建连续时间信号)、模拟滤波器(创建或内插离散幅度信号来创建连续幅度信号)等之类的接口块在上述域之间进行转换。所有这些接口块可以以多种形式实现，并且全部对应于时间及频率空间中特定的且明确定义的信号转换。此外，在离散幅度或连续幅度的情况下，信号可以由时间离散域中的内插器或抽取器处理。
44.典型地，采样电路和保持电路以固定的频率工作，即假设它们按明确定义的和恒定的时间间隔离散化连续时间信号或者产生连续时间信号，这样做的其中一个好处例如可以使后续转换的数学运算通常非常简单。
45.当不使用恒定的时间间隔时，信号会失真，或者更普遍地，噪声将被添加到信号。然而，噪声通常仅在与要处理的信号共享相同的频带时、或者在时域中在其幅度和时间位置未知时是相关的。如果其幅度和时间位置已知，则可以对错误进行后消减或预校正，特别是如果已知确切的时间，则可以应用估计过程来去除信号中的噪声。
46.下面，参照附图对本发明进行详细说明。
47.图1示出本发明实施例提供的一种信号处理电路的示意框图，图2示出图1中信号处理电路的具体电路结构图。
48.参考图1和图2，本发明实施例提供了一种信号处理电路100，其具有连接外部电路的第一输入端口a、第一输出端口b和第二输出端口，该信号处理电路100包括：检测模块110和输出模块120，其中，检测模块110从第一输入端口a接入输入信号vin，在采样时钟信号clk控制下，根据当前采样时间前的几次采样时间里该输入信号vin的幅度变化和预设参考电压vref的比较结果依次生成控制信号vc；输出模块120与检测模块110的输出端连接，对前述控制信号vc进行边沿提取，在前述采样时钟信号clk控制下，根据预设参考电压vref分别对前述控制信号vc的边沿提取结果进行修正，将生成的输出信号vout通过前述第二输出端口送出，该输出信号vout例如可以用于在相干检测中提取前述输入信号vin的有效幅度变化。
49.进一步的，该信号处理电路100连接有输入电路200和采样时间控制电路300，其中，输入电路200连接于信号接收端与第一输入端口a之间，用于将信号接收端接收到的的输入信号vin通过第一输入端口a传输至前述检测模块110，该采样时间控制电路300被配置为提供指定采样时间序列的前述采样时钟信号clk。
50.具体的，输入电路200包括串联于信号接收端与第一输入端口a之间的电阻r1和电容c1。而采样时间控制电路300可以能独立地指定采样时间(如相对于预定采样网格有某些变化)，例如允许扩展干扰，或定频采样时间，以便检测模块110考虑采样时间进行处理采样信号值。在本实施例中，该采样时钟信号clk为恒定频率的周期信号。
51.可以理解的是，该采样时间控制电路300可以例如由一个或多个电路来实现。“电路”可以被理解为任何种类的逻辑实现实体，其可以是专用电路或执行存储在存储器中的软件的处理器、固件或其任何组合。例如，诸如dsp(数字信号处理器)的处理器。因此，“电路”可以是硬连线逻辑电路或诸如可编程处理器的可编程逻辑电路，例如，微处理器。“电路”还可以是执行软件的处理器，例如，任何种类的计算机程序。将在下面更详细地描述的各个功能的任何其他类型的实现方式也可以被理解为“电路”。
52.进一步应该注意的是，输入电路200中的电阻r1和电容c1可以是确定的电路结构，
也可以是电容耦合收发体系中信号源与接收电路直接的相互作用形成的等效器件。
53.进一步的，检测模块110包括：放大器111、比较器112、开关元件sw1和电阻r2，具体的，放大器111的输入端连接第一输入端口a，输出端与第一输出端口b连接，该放大器111用于将输入信号vin进行放大输出，并且该第一输入端口a与第一输出端口b之间存在寄生电容cab；比较器112的反相输入端连接放大器111的输出端，同相输入端通过电阻r2接入预设参考电压vref以获得比较器112的比较阈值vth，比较器112的输出端与输出模块120连接；开关元件sw1连接在第一输入端口a与电阻r2之间，控制端接入采样时钟信号clk，该开关元件sw1与电阻r2的连接节点用以接入预设参考电压vref，该检测模块110根据当前采样时间前的几次采样时间里生成的控制信号vc改变当前采样时间内比较器112的比较阈值vth。在实际应用中，该放大器111的输出例如可以用于心电测量时的极化电压消除。
54.参考图3，在工作时，在采样时钟信号clk的导通时间t1把开关元件sw1接通，这时会把第一输入端口a处的源耦合电容c1和与第一输出端口b之间寄生电容cab上的电荷电压平衡到与内部的预设参考电压vref相一致的程度。之后在采样时钟信号clk的关断时间t2断开开关元件sw1后，放大器111开始输出，随即第一输出端口b的电位将从vref开始跟随第一输入端口a处的耦合输入信号vin变化。
55.在本实施例中，放大器111为增益为1的模拟信号放大器，而开关元件sw1可以是但不限于继电器或开关管中的一种。
56.进一步的，输出模块120包括：移位寄存器121、修正单元122、电阻r3和电阻r4，其中，移位寄存器121接入有采样时钟信号clk，连接于比较器112的输出端与第二输出端口之间，并通过电阻r3连接至比较器112的同相输入端；修正单元122的输入端通过电阻r4与比较器112的同相输入端连接，输出端连接移位寄存器121，该移位寄存器121用于存储当前采样时间前的几次采样时间中几次采样的结果，该修正单元122根据前述的预设参考电压vref和更早采样时间中多次采样量化的结果复位寄存器以调节比较器112的比较阈值vth。
57.具体的，移位寄存器120例如包括多个顺序连接的寄存器(q1、q2、q3至qn)，每个寄存器的时钟端均接入采样时钟信号clk，首个寄存器q1的数据端与比较器112的输出端连接，且该首个寄存器q1的输出端通过电阻r3连接至比较器112的同相输入端，后续寄存器(q2、q3至qn)的复位端均与修正单元122连接，且该多个寄存器(q1、q2、q3至qn)的输出端共同作为第二输出端口，用以提供输出信号vout。当然，移位寄存器120的电路原理及连接结构为公知常识，在此就不做赘述。
58.在此需要说明的是，寄存器q1的输出信号vg是最近一次(当前采样时间的前一次采样时间)的采样量化结果，寄存器q2～寄存器qn是更早时间的n次量化的结果。寄存器q1的输出信号vg用于在当前采样时间检测到一次增量变化时，调节比较器112的比较阈值vth，有利于等待输入信号vin预期的减量变化；修正单元122则是在寄存器q2～寄存器qn的结果显示没有增减偏少或者偏多时，用于将输出提高或者降低以改变比较器112的比较阈值vth。
59.在本发明实施例的信号处理电路100中，如果预期的输入信号(以脉冲信号为例)最短持续时间是t，则采用t/3的间隔对输入信号采样，如图3所示，则可保证在两个采样点之间观察到脉冲沿前后的幅度变化。采用更长间隔则可能错过最短脉冲的峰值，而采用更短间隔则可能因为两次采样均在脉冲前沿变化期间观察不到足够的幅度变化、而需要观察
更多顺序采样来观察和判断预期脉冲的幅度变化。采用更短细分也意味着对幅度有更多细分，即目前广泛使用的高分辨率模数转换器(adc)和高速采样方案，不在本发明试图改善的方向上。
60.结合图2和图3，在一个采样时间周期t/3中，导通时间为t1，关断时间为t2，在该脉冲前沿触发移位寄存器121(q1、q2、q3至qn)，完成对比较器112输出的控制信号vc的采样和以采样时间t/3为周期时间移动所采集的状态序列；同时在t1导通时间内将预设参考电压vref传输到第一输入端口a，使输入信号vin的电平强制到预设参考电压vref，感应接收的电平与预设参考电压vref的差以τ＝r1*c1的时间常数转移到电容c1上。进一步的，通过改变积分电容c1的电容值可以改变积分时间常数，提高采样检测的精度。
61.进一步的，前述预设参考电压vref是移位寄存器121输出幅度的一半。在本实施例中，在当前采样时间下，比较器112的比较阈值vth与预设参考电压vref和前一采样时间中首个寄存器q1的输出信号vg有关。即移位寄存器121中首个寄存器q1的输出信号vg的电平变化和预设参考电压vref分别在电阻r2和电阻r3上的分压决定了该比较器112的比较阈值vth。
62.在本实施例中，第一输入端口a的输入信号vin经放大器111输出到第一输出端口b，其利用首个寄存器q1的输出信号vg达成的关系为：
63.如果在前一采样时间检测到输入信号vin的电平小于或等于预设参考电压vref，则根据首个寄存器q1的输出信号vg为低电平状态，确定在当前采样时间比较器112的比较阈值vth为第二比较阈值：
[0064][0065]
此时，该第二比较阈值vth2小于预设参考电压vref。比较器112则用来甄别输入信号vin的幅度变化，即第一输出端口b(输入信号vin的电平)出现高过预设参考电压vref的状态，如果已经甄别到出现过增量，则等待出现减量。检测到增量后如果一直没有检测到减量，又由于比较阈值vth已经调低到第二比较阈值vth2，其低于预设参考电压vref，比较器112输出的控制信号vc将一直输出检测到增量的状态(高电平状态)，直到检测到减量，反之亦然。
[0066]
类似地，如果在前一采样时间检测到输入信号vin的电平大于预设参考电压vref，则根据首个寄存器q1的输出信号vg为高电平状态，确定在当前采样时间比较器112的比较阈值vth为第一比较阈值：
[0067][0068]
此时，该第一比较阈值vth1大于预设参考电压vref。比较器112则用来甄别输入信号vin的幅度变化，即第一输出端口b(输入信号vin的电平)出现高过预设参考电压vref的状态，如果已经甄别到出现过减量，则等待出现增量。检测到减量后如果一直没有检测到增量，又由于比较阈值vth已经调高到第一比较阈值vth1，其高于预设参考电压vref，比较器112输出的控制信号vc将一直输出检测到减量的状态(低电平状态)，直到检测到增量。
[0069]
如果把感应电压按采样时间组织成v0，v-1
，
……
，v-m
的序列，其中0是当前，-1，
……
，-m为未来的电平，则在第i个采样是第一输出端口b(输入信号vin的电平)的电压与
预设参考电压vref的差值，即两次采样之间的电压变化值；之前v
i-1
－vref的值已经落在了电容c1上。也就是说，比较器112和放大器111的电路不受采样电压vi相对于电源电压的影响，利用定期重置有输入作用的电容c1上的电压改善电路的抗阻塞能力，避免了因采样电压vi幅度过大而导致的阻塞。
[0070]
在本发明实施例提供的信号处理电路中，检测模块具有一个离散时间工作的增量比较器，其用于根据最近的采样状态调整检测幅度的比较阈值vth，以跟随输入信号的幅度变化；输出模块在长期处于有特定幅度信号时能通过移位寄存器电路的复位来消除累积信号带来的影响，把第一输入端口a的输入信号vin复位到等待信号的状态。
[0071]
本发明实施例提供的信号处理电路，能根据从没有信号到开始信号首先该出现的电平变化是增还是减来判定没有信号是长期处于报告减还是增。如果没有信号对应着报告减，则长期处于输出增为异常；上述电路因干扰导致异常处于报告增时，没有检测到减会长期维持在不断报告增，这时需要由修正单元使其复位到等待状态、即报告减的状态，提高了对输入信号幅度变化的检测精度。
[0072]
而对阈值的调低程度、复位的判断均与具体应用的设计有关，如伪随机码保持一个特定状态的最大持续码长，和采用的是归零还是不归零码。
[0073]
本发明实施例提供的信号处理电路，利用采样前特定时间把输入电平转移到外部电容，使后续电路只处理之后的增量(或减量)的工作方式，简化了对电压感应的增减量甄别电路(脉冲检测的逻辑设计)；
[0074]
同时该电路利用当前采样时间前的历史采样状态调整当前采样时间使用的比较阈值的设计，即当预期的变化没有出现时调低(或调高)比较阈值，能根据前一采样时间检测到的变化、调整状态到等待检测相反变化，大幅度改善信噪比和提供高精度定时。
[0075]
进一步的，在本发明实施例提供的信号处理电路中，移位寄存器121和采样时间控制电路300均为相干检测电路的一部分，不需要单独配置。
[0076]
在本发明实施例提供的信号处理电路中，该信号处理电路通过检测模块从第一输入端口接入输入信号，在采样时钟信号控制下，根据当前采样时间前的几次采样时间里输入信号的幅度变化和预设参考电压的比较结果依次生成控制信号；利用与检测模块的输出端连接的输出模块，对该控制信号进行边沿提取，在采样时钟信号控制下，根据预设参考电压分别对控制信号的边沿提取结果进行修正，并将生成的输出信号通过第二输出端口送出，由此解决信号检测中的干扰问题，实现了在小系统中有效利用伪随机码的相干检测，解决信号检测中的干扰问题，提高电路的适用性。
[0077]
相较于现有技术中的方案，该电路简化了对电压感应的增减量甄别电路(脉冲检测的逻辑设计)，具有较高的集成度且其功耗低。
[0078]
应当说明的是，在本发明的描述中，需要理解的是，术语“上”、“下”、“内”等指示方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本发明的限制。
[0079]
此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要
素的过程、方法、物品或者设备中还存在另外的相同要素。
[0080]
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。