一种P型沟道氮化镓器件的制作方法

一种p型沟道氮化镓器件
技术领域
1.本实用新型实施例涉及半导体技术领域，尤其涉及一种p型沟道氮化镓器件。


背景技术：

2.随着半导体器件的发展，氮化镓(gan)基半导体器件因其具有宽禁带、电子漂移饱和速度高、介电常数小、导电性能好等特点在电力电子器件领域的应用越来越广泛。
3.p型沟道氮化镓器件具有成本低和性能优良的特点，在单片集成cmos器件中，可以替代硅基器件。由于栅极区域p型沟道氮化镓器件是利用p型氮化镓体材料导电，p型沟道氮化镓器件在未施加栅极电压的情况下，处于打开状态。目前亟需一种增强型的p型沟道氮化镓器件。


技术实现要素：

4.有鉴于此，本实用新型实施例提供了一种p型沟道氮化镓器件，以实现一种增强型的p型沟道氮化镓器件。
5.本实用新型实施例提供了一种p型沟道氮化镓器件，其特征在于，包括：
6.氮化镓衬底；
7.氮化镓铝缓冲层，位于所述氮化镓衬底的表面；
8.p型氮化镓层，位于所述氮化镓铝缓冲层远离所述氮化镓衬底的表面；
9.高阻掺杂区，位于所述p型氮化镓层远离所述氮化镓铝缓冲层的表面，其中，所述高阻掺杂区的电阻率大于所述p型氮化镓层的非掺杂区的电阻率，且所述高阻掺杂区的掺杂深度小于所述p型氮化镓层的厚度；
10.栅极，位于所述高阻掺杂区的p型氮化镓层远离所述氮化镓铝缓冲层的表面，所述高阻掺杂区在所述氮化镓衬底的投影位于所述栅极在所述氮化镓衬底的投影之内；
11.源极和漏极，位于所述非掺杂区的p型氮化镓层远离所述氮化镓铝缓冲层的表面。
12.可选的，所述高阻掺杂区包括氢元素高阻掺杂区和/或氧元素高阻掺杂区。
13.可选的，所述p型氮化镓层远离所述氮化镓铝缓冲层的表面设置有凹槽，所述凹槽的深度小于所述p型氮化镓层的厚度；所述高阻掺杂区位于所述凹槽的底面，其中，所述高阻掺杂区的掺杂深度小于所述凹槽的底面和所述p型氮化镓层邻近所述氮化镓铝缓冲层的表面之间的垂直距离。
14.可选的，还包括介质层，所述介质层位于所述p型氮化镓层远离所述氮化镓衬底的一侧，且所述介质层在所述氮化镓衬底的投影与所述源极和所述漏极在所述氮化镓衬底的投影无交叠，所述栅极位于介质层远离所述p型氮化镓层一侧的表面。
15.可选的，所述源极包括第一欧姆接触金属层和第一导电层；
16.所述第一欧姆接触金属层位于所述p型氮化镓层远离所述氮化镓衬底的一侧；
17.所述第一导电层位于所述第一欧姆接触金属层远离所述p型氮化镓层一侧的表面；
18.和/或，所述漏极包括第二欧姆接触金属层和第二导电层；
19.所述第二欧姆接触金属层位于所述p型氮化镓层远离所述氮化镓衬底的一侧；
20.所述第二导电层位于所述第二欧姆接触金属层远离所述p型氮化镓层一侧的表面。
21.本实用新型实施例提供的技术方案，栅极位于高阻掺杂区的p型氮化镓层远离氮化镓铝缓冲层的表面，且高阻掺杂区在氮化镓衬底的投影位于栅极在氮化镓衬底的投影之内，高阻掺杂区的电阻率大于p型氮化镓层的非掺杂区的电阻率，即高阻掺杂区中的空穴浓度小于非掺杂区的p型氮化镓层的空穴浓度，相比没有设置的高阻掺杂区的p型沟道氮化镓器件，本实用新型实施例提供的p型沟道氮化镓器件，降低了栅极在氮化镓衬底投影区域内的空穴浓度，在栅极施加正偏压时，高阻掺杂区和氮化镓铝缓冲层之间的p型氮化镓层的非掺杂区称之为p型沟道区，该p型沟道区有大量空穴流过，p型沟道氮化镓器件处于打开状态。在栅极不施加电压的情况下，p型沟道氮化镓器件处于关断状态，形成了一种增强型的p型沟道氮化镓器件，不需要额外设计负电压偏置来使器件关断，能够显示改善电路设计的复杂程度，同时降低电路关态下的静态功耗与开关损耗。
附图说明
22.图1为本实用新型实施例提供的一种p型沟道氮化镓器件的结构示意图；
23.图2为本实用新型实施例提供的另一种p型沟道氮化镓器件的结构示意图；
24.图3为本实用新型实施例提供的又一种p型沟道氮化镓器件的结构示意图；
25.图4为本实用新型实施例提供的又一种p型沟道氮化镓器件的结构示意图；
26.图5为本实用新型实施例提供的一种p型沟道氮化镓器件的制备方法的流程示意图；
27.图6-图9为本实用新型实施例提供的一种p型沟道氮化镓器件的制备方法各步骤对应的流程图；
28.图10-图12为本实用新型实施例提供的另一种p型沟道氮化镓器件的制备方法各步骤对应的剖面图；
29.图13为图5中步骤150包括的流程示意图。
具体实施方式
30.下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。
31.本实用新型实施例提供了一种p型沟道氮化镓器件，该器件可以应用在电力电子器件领域，替代cmos器件中的p型沟道硅基器件，并且是一种增强型的p型沟道氮化镓器件，不需要额外设计负电压偏置来使器件关断，能够显示改善电路设计的复杂程度，同时降低电路关态下的静态功耗与开关损耗。
32.图1为本实用新型实施例提供的一种p型沟道氮化镓器件的结构示意图。参见图1，该p型沟道氮化镓器件包括：氮化镓衬底10；氮化镓铝缓冲层20，位于氮化镓衬底10的表面；p型氮化镓层30，位于氮化镓铝缓冲层20远离氮化镓衬底10的表面；高阻掺杂区31，位于p型
氮化镓层30远离氮化镓铝缓冲层20的表面，其中，高阻掺杂区31的电阻率大于p型氮化镓层30的非掺杂区32的电阻率，且高阻掺杂区31的掺杂深度h1小于p型氮化镓层30的厚度h2；栅极40，位于高阻掺杂区31的p型氮化镓层30远离氮化镓铝缓冲层20的表面，高阻掺杂区31在氮化镓衬底10的投影位于栅极40在氮化镓衬底10的投影之内；源极50和漏极60，位于非掺杂区32的p型氮化镓层30远离氮化镓铝缓冲层20的表面。
33.可知的，增强型(e-mode)器件(通常又被称为常关操作器件)，指的是需要外加正栅压来产生沟道载流子使器件正常工作，不需要额外设计负电压偏置来使器件关断。
34.需要说明的是，高阻掺杂区31和氮化镓铝缓冲层20之间的p型氮化镓层30的非掺杂区32称之为p型沟道区32a，p型沟道区32a在氮化镓衬底10的投影和高阻掺杂区31在氮化镓衬底10的投影重合。在栅极40施加正偏压时，p型沟道区32a有大量空穴流过，p型沟道氮化镓器件处于打开状态。在栅极40不施加电压的情况下，p型沟道区32a的空穴浓度很少，p型沟道氮化镓器件处于关断状态。
35.本实用新型实施例提供的技术方案，栅极40位于高阻掺杂区31的p型氮化镓层30远离氮化镓铝缓冲层20的表面，且高阻掺杂区31在氮化镓衬底10的投影位于栅极40在氮化镓衬底10的投影之内，高阻掺杂区31的电阻率大于p型氮化镓层30的非掺杂区32的电阻率，即高阻掺杂区31中的空穴浓度小于非掺杂区32的p型氮化镓层30的空穴浓度，相比没有设置的高阻掺杂区31的p型沟道氮化镓器件，本实用新型实施例提供的p型沟道氮化镓器件，降低了栅极40在氮化镓衬底10投影区域内的空穴浓度，在栅极40施加正偏压时，高阻掺杂区31和氮化镓铝缓冲层20之间的p型氮化镓层30的非掺杂区32称之为p型沟道区32a，该p型沟道区32a有大量空穴流过，p型沟道氮化镓器件处于打开状态。在栅极40不施加电压的情况下，p型沟道氮化镓器件处于关断状态，形成了一种增强型的p型沟道氮化镓器件，不需要额外设计负电压偏置来使器件关断，能够显示改善电路设计的复杂程度，同时降低电路关态下的静态功耗与开关损耗。
36.可选的，在上述技术方案的基础上，参见图1，高阻掺杂区31包括氢元素高阻掺杂区和/或氧元素高阻掺杂区。
37.可知的，p型氮化镓层30的形成可以是在本征氮化镓材料内掺杂p型掺杂元素得到p型氮化镓层30。示例性的，本实用新型实施例中采用镁元素掺杂的p型氮化镓层30，镁原子替代镓原子和氮原子成键的数量越多，p型氮化镓层30的空穴浓度越高，氢元素掺杂在镁元素掺杂的p型氮化镓层30中，氢原子和镁原子之间可以形成镁-氢键，减少了镁原子替代镓原子和氮原子成键的数量，进而减少了镁元素掺杂的p型氮化镓层30的空穴浓度，相应的，氢元素形成的掺杂区的电阻率升高，进而形成了氢元素掺杂的高阻掺杂区31。氧元素掺杂在镁元素掺杂的p型氮化镓层30中，第一方面，氢原子和镁原子之间可以形成镁-氢键，减少了镁原子替代镓原子和氮原子成键的数量，进而减少了镁元素掺杂的p型氮化镓层30的空穴浓度；第二方面，氧原子和氮化镓发生反应形成的反应物的电阻率升高，因此氧元素形成的掺杂区的电阻率升高，进而形成了氧元素掺杂的高阻掺杂区31。因此上述技术方案，相比没有设置的高阻掺杂区31的p型沟道氮化镓器件，本实用新型实施例提供的p型沟道氮化镓器件，降低了栅极40在氮化镓衬底10投影区域内的空穴浓度，在栅极40施加正偏压时，p型沟道区32a有大量空穴流过，p型沟道氮化镓器件处于打开状态。在栅极40不施加电压的情况下，p型沟道氮化镓器件处于关断状态，形成了一种增强型的p型沟道氮化镓器件，不需要
额外设计负电压偏置来使器件关断，能够显示改善电路设计的复杂程度，同时降低电路关态下的静态功耗与开关损耗。
38.为了增加栅极40的栅极控制能力，本实用新型实施例还提供了如下技术方案：
39.图2为本实用新型实施例提供的另一种p型沟道氮化镓器件的结构示意图。参见图2，p型氮化镓层30远离氮化镓铝缓冲层20的表面设置有凹槽32b，凹槽32b的深度h3小于p型氮化镓层30的厚度h2；高阻掺杂区31位于凹槽的底面，其中，高阻掺杂区31的掺杂深度h1小于凹槽32b的底面和p型氮化镓层30邻近氮化镓铝缓冲层20的表面之间的垂直距离h4。
40.具体的，凹槽32b的设置，缩短了栅极40和p型沟道区32a之间的距离，增强了栅极40对p型沟道氮化镓器件的控制能力。
41.图3为本实用新型实施例提供的又一种p型沟道氮化镓器件的结构示意图。可选的，在上述技术方案的基础上，参见图3，p型沟道氮化镓器件还包括介质层70，介质层70位于p型氮化镓层30远离氮化镓衬底10的一侧，且介质层70在氮化镓衬底10的投影与源极50和漏极60在氮化镓衬底10的投影无交叠，栅极40位于介质层70远离p型氮化镓层30一侧的表面。
42.具体的，介质层70的引入，一方面在制作栅极40时，可以对p型氮化镓层30起到保护作用；另一方面，介质层70的引入使得p型沟道氮化镓器件的栅漏电降低。
43.图4为本实用新型实施例提供的又一种p型沟道氮化镓器件的结构示意图。可选的，在上述技术方案的基础上，参见图4，源极50包括第一欧姆接触金属层51和第一导电层52；第一欧姆接触金属层51位于p型氮化镓层30远离氮化镓衬底10的一侧；第一导电层52位于第一欧姆接触金属层51远离p型氮化镓层30一侧的表面；和/或，漏极60包括第二欧姆接触金属层61和第二导电层62；第二欧姆接触金属层61位于p型氮化镓层30远离氮化镓衬底10的一侧；第二导电层62位于第二欧姆接触金属层61远离p型氮化镓层30一侧的表面。
44.具体的，第一欧姆接触金属层51的设置是为了使得第一导电层52和p型氮化镓层30之间形成良好的欧姆接触。第二欧姆接触金属层61的设置是为了使得第二导电层62和p型氮化镓层30之间形成良好的欧姆接触。示例性的，第一欧姆接触金属层51和第二欧姆接触金属层61可以选择金属镍，金属镍和空气中的氧气反应生成氧化镍为p型半导体，且氧化镍中的空穴浓度比普通的p型氮化镓的空穴浓度高，在第一导电层52和p型氮化镓层30之间形成良好的欧姆接触，在第二导电层62和p型氮化镓层30之间形成良好的欧姆接触。第一导电层52和第二导电层62可以选择导电性能良好，且物理化学性能稳定的金属金，便于稳定的将电信号施加在源极50和漏极60。
45.本实用新型实施例还提供了一种p型沟道氮化镓器件的制备方法。图5为本实用新型实施例提供的一种p型沟道氮化镓器件的制备方法的流程示意图。
46.图6-图9为本实用新型实施例提供的一种p型沟道氮化镓器件的制备方法各步骤对应的流程图。参见图5，该p型沟道氮化镓器件的制备方法包括如下步骤：
47.步骤110、提供氮化镓衬底。
48.参见图6，提供氮化镓衬底10。
49.步骤120、在氮化镓衬底的表面形成氮化镓铝缓冲层。
50.参见图7，在氮化镓衬底10的表面形成氮化镓铝缓冲层20。
51.步骤130、在氮化镓铝缓冲层远离氮化镓衬底的表面形成p型氮化镓层。
52.参见图8，在氮化镓铝缓冲层20远离氮化镓衬底10的表面形成p型氮化镓层30。
53.氮化镓基半导体器件因其具有宽禁带、电子漂移饱和速度高、介电常数小、导电性能好等特点形成的电力电子器件的电学性能良好。
54.步骤140、在p型氮化镓层远离氮化镓铝缓冲层的表面形成高阻掺杂区，其中，高阻掺杂区的电阻率大于p型氮化镓层的非掺杂区的电阻率，且高阻掺杂区的掺杂深度小于p型氮化镓层的厚度。
55.参见图9，在p型氮化镓层30远离氮化镓铝缓冲层20的表面形成高阻掺杂区31，其中，高阻掺杂区31的电阻率大于p型氮化镓层30的非掺杂区32的电阻率，且高阻掺杂区31的掺杂深度h1小于p型氮化镓层30的厚度h2。
56.需要说明的是，高阻掺杂区31和氮化镓铝缓冲层20之间的p型氮化镓层30的非掺杂区32称之为p型沟道区32a，p型沟道区32a在氮化镓衬底10的投影和高阻掺杂区31在氮化镓衬底10的投影重合。在栅极40施加正偏压时，p型沟道区32a有大量空穴流过，p型沟道氮化镓器件处于打开状态。在栅极40不施加电压的情况下，p型沟道区32a的空穴浓度很少，p型沟道氮化镓器件处于关断状态。
57.步骤150、在高阻掺杂区的p型氮化镓层远离氮化镓铝缓冲层的表面形成栅极，其中，高阻掺杂区在氮化镓衬底的投影位于栅极在氮化镓衬底的投影之内。
58.以图1为例，在高阻掺杂区31的p型氮化镓层30远离氮化镓铝缓冲层20的表面形成栅极40，其中，高阻掺杂区31在氮化镓衬底10的投影位于栅极40在氮化镓衬底10的投影之内。高阻掺杂区31的设置降低了栅极40在氮化镓衬底10投影区域内的空穴浓度，在栅极40施加正偏压时，高阻掺杂区31和氮化镓铝缓冲层20之间的p型氮化镓层30的非掺杂区32称之为p型沟道区32a，该p型沟道区32a有大量空穴流过，p型沟道氮化镓器件处于打开状态。
59.步骤160。在非掺杂区的p型氮化镓层远离氮化镓铝缓冲层的表面形成源极和漏极。
60.以图1为例，在非掺杂区32的p型氮化镓层30远离氮化镓铝缓冲层20的表面形成源极50和漏极60。
61.本实用新型实施例提供的技术方案，栅极40位于高阻掺杂区31的p型氮化镓层30远离氮化镓铝缓冲层20的表面，且高阻掺杂区31在氮化镓衬底10的投影位于栅极40在氮化镓衬底10的投影之内，高阻掺杂区31的电阻率大于p型氮化镓层30的非掺杂区32的电阻率，即高阻掺杂区31中的空穴浓度小于非掺杂区32的p型氮化镓层30的空穴浓度，相比没有设置的高阻掺杂区31的p型沟道氮化镓器件，本实用新型实施例提供的p型沟道氮化镓器件，降低了栅极40在氮化镓衬底10投影区域内的空穴浓度，在栅极40施加正偏压时，高阻掺杂区31和氮化镓铝缓冲层20之间的p型氮化镓层30的非掺杂区32称之为p型沟道区32a，该p型沟道区32a有大量空穴流过，p型沟道氮化镓器件处于打开状态。在栅极40不施加电压的情况下，p型沟道氮化镓器件处于关断状态，形成了一种增强型的p型沟道氮化镓器件，不需要额外设计负电压偏置来使器件关断，能够显示改善电路设计的复杂程度，同时降低电路关态下的静态功耗与开关损耗。
62.可选的，在上述技术方案的基础上，步骤140在p型氮化镓层远离氮化镓铝缓冲层的表面形成高阻掺杂区包括：
63.在p型氮化镓层远离氮化镓铝缓冲层的表面形成氢元素和/或氧元素的高阻掺杂
区，其中，p型氮化镓层包括镁元素掺杂的p型氮化镓层。
64.参见图9，在p型氮化镓层30远离氮化镓铝缓冲层20的表面形成氢元素和/或氧元素的高阻掺杂区31，其中，p型氮化镓层30包括镁元素掺杂的p型氮化镓层30。
65.可知的，p型氮化镓层30的形成可以是在本征氮化镓材料内掺杂p型掺杂元素得到p型氮化镓层30。示例性的，本实用新型实施例中采用镁元素掺杂的p型氮化镓层30，镁原子替代镓原子和氮原子成键的数量越多，p型氮化镓层30的空穴浓度越高，氢元素掺杂在镁元素掺杂的p型氮化镓层30中，氢原子和镁原子之间可以形成镁-氢键，减少了镁原子替代镓原子和氮原子成键的数量，进而减少了镁元素掺杂的p型氮化镓层30的空穴浓度，相应的，氢元素形成的掺杂区的电阻率升高，进而形成了氢元素掺杂的高阻掺杂区31。氧元素掺杂在镁元素掺杂的p型氮化镓层30中，第一方面，氢原子和镁原子之间可以形成镁-氢键，减少了镁原子替代镓原子和氮原子成键的数量，进而减少了镁元素掺杂的p型氮化镓层30的空穴浓度；第二方面，氧原子和氮化镓发生反应形成的反应物的电阻率升高，因此氧元素形成的掺杂区的电阻率升高，进而形成了氧元素掺杂的高阻掺杂区31。因此上述技术方案，相比没有设置的高阻掺杂区31的p型沟道氮化镓器件，本实用新型实施例提供的p型沟道氮化镓器件，降低了栅极40在氮化镓衬底10投影区域内的空穴浓度，在栅极40施加正偏压时，p型沟道区32a有大量空穴流过，p型沟道氮化镓器件处于打开状态。在栅极40不施加电压的情况下，p型沟道氮化镓器件处于关断状态，形成了一种增强型的p型沟道氮化镓器件，不需要额外设计负电压偏置来使器件关断，能够显示改善电路设计的复杂程度，同时降低电路关态下的静态功耗与开关损耗。
66.可选的，在上述技术方案的基础上，步骤140在p型氮化镓层远离氮化镓铝缓冲层的表面形成高阻掺杂区包括：
67.通过等离子体掺杂工艺，在p型氮化镓层远离氮化镓铝缓冲层的表面形成高阻掺杂区。
68.参见图9，通过等离子体掺杂工艺，在p型氮化镓层30远离氮化镓铝缓冲层20的表面形成高阻掺杂区31，等离子体掺杂工艺的掺杂效率高，且形成的高阻掺杂区31掺杂均匀度高，形成的p型沟道氮化镓器件良率高。
69.图10-图12为本实用新型实施例提供的另一种p型沟道氮化镓器件的制备方法各步骤对应的剖面图。可选的，在上述技术方案的基础上，步骤140在p型氮化镓层远离氮化镓铝缓冲层的表面形成高阻掺杂区之前包括：
70.在p型氮化镓层远离氮化镓铝缓冲层的表面形成凹槽，凹槽的深度小于p型氮化镓层的厚度。
71.参见图10，在p型氮化镓层30远离氮化镓铝缓冲层20的表面形成凹槽32b，凹槽32b的深度h3小于p型氮化镓层30的厚度h2。
72.相应的，步骤140在p型氮化镓层远离氮化镓铝缓冲层的表面形成高阻掺杂区包括：
73.在凹槽的底面形成高阻掺杂区，其中，高阻掺杂区的掺杂深度小于凹槽的底面和p型氮化镓层邻近氮化镓铝缓冲层的表面之间的垂直距离。
74.参见图11，在凹槽32b的底面形成高阻掺杂区31，其中，高阻掺杂区31的掺杂深度h1小于凹槽32b的底面和p型氮化镓层30邻近氮化镓铝缓冲层20的表面之间的垂直距离h4。
75.具体的，凹槽32b的设置，缩短了栅极40和p型沟道区32a之间的距离，增强了栅极40对p型沟道氮化镓器件的控制能力。
76.图13为图5中步骤150包括的流程示意图。可选的，在上述技术方案的基础上，步骤150在高阻掺杂区的p型氮化镓层远离氮化镓铝缓冲层的表面形成栅极包括：
77.步骤1501、在p型氮化镓层远离氮化镓衬底的一侧形成介质层，介质层在氮化镓衬底的投影与源极和漏极在氮化镓衬底的投影无交叠。
78.参见图12，在p型氮化镓层30远离氮化镓衬底10的一侧形成介质层70，介质层70在氮化镓衬底10的投影与源极50和漏极60在氮化镓衬底10的投影无交叠。示例性的，介质层70的材料可以选择氧化硅、氮化硅或者氧化硅和氮化硅的叠层。
79.步骤1502、在介质层远离p型氮化镓层一侧的表面形成栅极。
80.以图3为例，在介质层70远离p型氮化镓层30一侧的表面形成栅极40。
81.具体的，介质层70的引入，一方面在制作栅极40时，可以对p型氮化镓层30起到保护作用；另一方面，介质层70的引入使得p型沟道氮化镓器件的栅漏电降低。
82.注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。