显示装置和制造该显示装置的方法与流程

1.本公开的一个或多个实施例的方面总体涉及显示装置和制造该显示装置的方法。


背景技术：

2.显示装置包括至少一个像素。像素包括多个金属图案以及将金属图案彼此连接的连接图案。为了减小像素的平面面积，金属图案可以被设置在彼此不同的层处。连接图案可以通过暴露金属图案的接触孔将金属图案彼此电连接。
3.由于用于形成接触孔的刻蚀工艺可以并发或同时地被执行，因此可以简化制造显示装置的方法。然而，由于金属图案可以被设置在彼此不同的层处，因此在执行刻蚀工艺时，设置在相对较高的层处的金属图案可能丢失。
4.在该背景技术部分中公开的以上信息用于增强对本公开的背景的理解，并且因此可能包含不构成现有技术的信息。


技术实现要素：

5.本公开的一个或多个实施例涉及显示装置。
6.本公开的一个或多个实施例涉及制造显示装置的方法。
7.根据一个或多个实施例，显示装置包括：在基板上的挡光图案；在挡光图案上的第一有源图案；在与第一有源图案的层相同的层处的第二有源图案；在第一有源图案上的第一绝缘图案；在第一有源图案上的第二绝缘图案，第二绝缘图案与第一绝缘图案间隔开，并且具有暴露第一有源图案的第一接触孔；在第一绝缘图案上的第一栅电极；在与第一栅电极的层相同的层处并且与第二有源图案重叠的第二栅电极；在第二绝缘图案上并且具有连接到第一接触孔的第二接触孔的第一刻蚀停止件；在第一刻蚀停止件上的第一电极，第一电极接触挡光图案，并且通过第一接触孔和第二接触孔接触第一有源图案；包括第一有源图案和第一栅电极的第一晶体管；以及被配置为响应于栅信号将数据电压提供到第一晶体管并且包括第二有源图案和第二栅电极的第二晶体管。
8.根据实施例，第一刻蚀停止件可以在与第一栅电极的层相同的层处。
9.根据实施例，第二绝缘图案可以在与第一绝缘图案的层相同的层处。
10.根据实施例，第一刻蚀停止件可以接触第二绝缘图案。
11.根据实施例，第二绝缘图案可以接触第一有源图案。
12.根据实施例，显示装置可以进一步包括：在第一有源图案上的第三绝缘图案，第三绝缘图案与第一绝缘图案和第二绝缘图案间隔开，并且具有暴露第一有源图案的第三接触孔；在第三绝缘图案上并且具有连接到第三接触孔的第四接触孔的第二刻蚀停止件；以及在第二刻蚀停止件上并且通过第三接触孔和第四接触孔接触第一有源图案的第一连接图案。
13.根据实施例，第三绝缘图案可以在与第一绝缘图案和第二绝缘图案的层相同的层处，并且第二刻蚀停止件可以在与第一刻蚀停止件的层相同的层处。
14.根据实施例，第一连接图案可以在与第一电极的层相同的层处。
15.根据实施例，第一连接图案可以被配置为将第一电力电压提供到第一有源图案。
16.根据实施例，显示装置可以进一步包括：在第二有源图案与第二栅电极之间的第四绝缘图案；在第二有源图案上的第五绝缘图案，第五绝缘图案与第四绝缘图案间隔开，并且具有暴露第二有源图案的第五接触孔；在第五绝缘图案上并且具有连接到第五接触孔的第六接触孔的第三刻蚀停止件；以及在第三刻蚀停止件上并且通过第五接触孔和第六接触孔接触第二有源图案的第二连接图案。
17.根据实施例，第四绝缘图案和第五绝缘图案可以在与第一绝缘图案和第二绝缘图案的层相同的层处，并且第三刻蚀停止件可以在与第一刻蚀停止件的层相同的层处。
18.根据实施例，第二连接图案可以在与第一电极的层相同的层处。
19.根据实施例，第二连接图案可以进一步接触第一栅电极。
20.根据实施例，显示装置可以进一步包括：在第二有源图案上的第六绝缘图案，第六绝缘图案与第四绝缘图案和第五绝缘图案间隔开，并且具有暴露第二有源图案的第七接触孔；在第六绝缘图案上并且具有连接到第七接触孔的第八接触孔的第四刻蚀停止件；以及在第四刻蚀停止件上并且通过第七接触孔和第八接触孔接触第二有源图案的第三连接图案。
21.根据实施例，显示装置可以进一步包括：在第二有源图案下方的层处并且接触第三连接图案的数据线。
22.根据实施例，数据线、第三连接图案、第二有源图案、第二连接图案和第一栅电极可以彼此电连接。
23.根据实施例，第二绝缘图案可以包括无机材料，并且第一刻蚀停止件可以包括金属。
24.根据实施例，第一有源图案可以包括氧化物半导体。
25.根据实施例，显示装置可以进一步包括：在第一电极上的发射层；以及在发射层上的第二电极。
26.根据本公开的一个或多个实施例，制造显示装置的方法包括：在基板上形成挡光图案；在挡光图案上形成有源图案；在基板上形成覆盖有源图案的初始栅绝缘层；在初始栅绝缘层上形成初始栅金属层；图案化初始栅金属层，以并发地形成栅电极和刻蚀停止件；图案化初始栅绝缘层以并发地形成第一绝缘图案和第二绝缘图案；在基板上形成覆盖栅电极和刻蚀停止件的绝缘层；形成贯穿绝缘层并暴露刻蚀停止件的第一接触孔；形成贯穿刻蚀停止件并连接到第一接触孔的第二接触孔；并发地形成第三接触孔和第四接触孔，第三接触孔暴露有源图案并连接到第二接触孔，并且第四接触孔暴露栅电极；并且在绝缘层上形成第一电极，第一电极通过第一接触孔、第二接触孔和第三接触孔接触有源图案。
27.根据实施例，制造显示装置的方法可以进一步包括：在形成第一接触孔时，形成与挡光图案重叠的第五接触孔，并且第五接触孔可以不暴露挡光图案。
28.根据实施例，制造显示装置的方法可以进一步包括：在形成第三接触孔和第四接触孔时，形成连接到第五接触孔的第六接触孔，并且第六接触孔可以暴露挡光图案。
29.根据实施例，第一电极可以进一步通过第五接触孔和第六接触孔接触挡光图案。
30.根据实施例，在第二接触孔被形成时，绝缘层可以覆盖栅电极。
31.根据实施例，第一绝缘图案可以与栅电极重叠，并且第二绝缘图案可以与刻蚀停止件重叠。
32.根据实施例，第二绝缘图案可以包括绝缘材料，并且刻蚀停止件可以包括金属。
33.根据实施例，方法可以进一步包括：在第一电极上形成发射层；并且在第一电极被形成之后，在发射层上形成第二电极。
34.根据本公开的一个或多个实施例，显示装置可以包括导电图案(例如，挡光图案和/或数据线等)、设置在导电图案上的有源图案、设置在有源图案上的绝缘图案以及设置在绝缘图案上的刻蚀停止件。当覆盖导电图案的绝缘层被刻蚀时，刻蚀停止件可以不被刻蚀。因此，当暴露导电图案和有源图案的接触孔并发地(例如，同时)形成时，有源图案可以不丢失。
35.根据本公开的一个或多个实施例，在制造显示装置的方法中，附加连接图案(例如，源电极和/或漏电极)可以不形成在中间层与通孔绝缘层之间。因此，可以不使用(例如，可以不需要或可以省略)用于形成附加连接图案的掩模。
36.然而，本公开不限于以上方面和特征，并且本公开的其他方面和特征可以在下面的描述中被描述，或者可以通过实践本公开的所呈现的实施例中的一个或多个来实现。
附图说明
37.从下面参考附图的示例实施例的详细描述，本公开的以上以及其它方面和特征对于本领域技术人员来说将变得更显而易见。
38.图1是图示根据实施例的显示装置的框图。
39.图2是图示在图1的显示装置中包括的像素的示例的电路图。
40.图3是图示在图2的像素中包括的第一晶体管、第二晶体管和发光二极管的截面图。
41.图4是图示在图2的像素中包括的第一晶体管和发光二极管的截面图。
42.图5至图15是图示根据实施例的制造显示装置的方法的各种工艺的截面图。
具体实施方式
43.下文中，将参考附图更详细地描述示例实施例，在示例实施例中相同的附图标记始终指相同或相似的元件。然而，本公开可以以各种不同的形式被体现，并且不应被理解为仅限于本文中图示的实施例。相反，这些实施例被提供为示例，使得本公开将是透彻和完整的，并且将向本领域技术人员充分地传达本公开的方面和特征。因此，可以不描述对于本领域普通技术人员完全理解本公开的方面和特征不必要的工艺、元件和技术。除非另外注明，否则在整个附图和书面描述中，相同的附图标记指代相同或相似的元件，并且因此，可以不再重复其描述。
44.在附图中，为了清楚，可能夸大和/或简化元件、层和区的相对尺寸。为了易于说明，在本文中可以使用诸如“下面”、“下方”、“下”、“之下”、“上方”和“上”等的空间相对术语来描述如附图中图示的一个元件或特征相对于另一个(些)元件或特征的关系。将理解，除了附图中描绘的方位之外，空间相对术语旨在涵盖装置在使用中或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为在其他元件或特征“下方”或“下面”或“之下”的
元件将随之被定向为在其他元件或特征“上方”。因此，示例术语“下方”和“之下”可以涵盖上方和下方两种方位。装置可以以其他方式被定向(例如，旋转90度或以其他方位被定向)，并且本文中使用的空间相对描述符应被相应的解释。
45.将理解，虽然术语“第一”、“第二”、“第三”等可以在本文中用来描述各种元件、部件、区、层和/或部分，但是这些元件、部件、区、层和/或部分不应受这些术语的限制。这些术语用于将一个元件、部件、区、层或部分与另一元件、部件、区、层或部分相区分。因此，下面描述的第一元件、第一部件、第一区、第一层或第一部分可以被称为第二元件、第二部件、第二区、第二层或第二部分，而不脱离本公开的精神和范围。
46.将理解，当元件或层被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，该元件或层可以直接在另一元件或层上，直接连接到或联接到另一元件或层，或者可以存在一个或多个居间元件或层。另外，还将理解，当元件或层被称为在两个元件或层“之间”时，该元件或层可以是该两个元件或层之间的唯一的元件或层，或者也可以存在一个或多个居间元件或层。
47.本文中使用的术语用于描述具体实施例的目的，并且不旨在限制本公开。如本文中使用的，单数形式的“一”旨在也包括复数形式，除非上下文另有明确指示。将进一步理解，当在本说明书中使用时，术语“包括”、“包含”和“具有”指明所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或附加。如本文中使用的，术语“和/或”包括关联列出的项目中的一个或多个的任意和所有组合。例如，表述“a和/或b”指代a、b、或者a和b。当在元件的列表之后时，诸如
“…
中的至少一个”的表述修饰整个元件的列表并且不修饰列表的个别元件。例如，表述“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或者它们的变体。
48.如本文中使用的，术语“基本上”、“大约”以及类似术语被用作近似术语并且不用作程度术语，并且旨在考虑将被本领域普通技术人员公认的、在测量或计算的值中的固有偏差。进一步，当描述本公开的实施例时，“可以”的使用涉及“本公开的一个或多个实施例”。如本文中使用的，术语“使用”可以被认为与术语“利用”同义。此外，术语“示例性”旨在涉及示例或例示。
49.除非另有限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属的领域中的普通技术人员所通常理解的含义相同的含义。将进一步理解，诸如那些在常用字典中定义的术语应被解释为具有与它们在相关领域和/或本说明书的上下文中的含义一致的含义，并且不应以理想化的或过于正式的意义来解释，除非本文中明确地如此限定。
50.图1是图示根据实施例的显示装置的框图。
51.参考图1，根据实施例的显示装置10可以包括显示面板pnl、数据驱动器ddv、栅驱动器gdv和控制器con。
52.显示面板pnl可以包括多个像素px。像素px中的每个像素px可以被提供有数据电压data、第一栅信号gc、第二栅信号gs、第一电力电压elvdd、第二电力电压elvss和初始化电压int。
53.数据驱动器ddv可以基于输出图像数据odat和数据控制信号dctrl产生数据电压
data。例如，数据驱动器ddv可以产生与输出图像数据odat相对应的数据电压data，并且可以响应于数据控制信号dctrl输出数据电压data。数据控制信号dctrl可以包括输出数据使能信号、水平开始信号和负载信号。在实施例中，数据驱动器ddv可以被实现为一个或多个集成电路(ic)，并且可以电连接到显示面板pnl。在另一实施例中，数据驱动器ddv可以被安装在显示面板pnl上，或者可以被集成到显示面板pnl的外围部分中。
54.栅驱动器gdv可以基于栅控制信号gctrl产生第一栅信号gc和第二栅信号gs。例如，第一栅信号gc和第二栅信号gs中的每个可以包括用于导通晶体管的栅导通电压和用于截止晶体管的栅截止电压。栅控制信号gctrl可以包括垂直开始信号和时钟信号等。在实施例中，栅驱动器gdv可以被安装在显示面板pnl上。在另一实施例中，栅驱动器gdv可以用一个或多个集成电路来实现，并且可以电连接到显示面板pnl。
55.控制器con(例如，时序控制器t-con)可以从外部主机处理器(例如，从图像处理单元(gpu))接收输入图像数据idat和控制信号ctrl。例如，输入图像数据idat可以包括(例如，可以是)包括红色图像数据、绿色图像数据和蓝色图像数据的rgb数据。控制信号ctrl可以包括垂直同步信号、水平同步信号、输入数据使能信号和主时钟信号等。控制器con可以基于输入图像数据idat和控制信号ctrl产生栅控制信号gctrl、数据控制信号dctrl和输出图像数据odat。
56.图2是图示在图1的显示装置中包括的像素的示例的电路图。
57.参考图1和图2，像素px可以包括像素电路pc和至少一个发光二极管led。像素电路pc可以产生驱动电流，并且发光二极管led可以基于驱动电流发光。例如，发光二极管led可以被实现为有机发光二极管或量子纳米发光二极管等。
58.像素电路pc可以包括第一晶体管t1、第二晶体管t2、第三晶体管t3和存储电容器cst。像素电路pc可以电连接到发光二极管led，以将驱动电流提供到发光二极管led。
59.第一晶体管t1可以包括栅端子g1、第一端子s1、第二端子d1和第三端子bd1。第一晶体管t1的栅端子g1可以连接到第二晶体管t2的第二端子d2。第一晶体管t1的第一端子s1可以接收第一电力电压elvdd。第一晶体管t1的第二端子d1可以连接到第一节点n1。第一晶体管t1的第三端子bd1可以连接到第一晶体管t1的第二端子d1。第一晶体管t1可以基于第一电力电压elvdd和数据电压data产生驱动电流。驱动电流可以通过第一节点n1被提供到发光二极管led。例如，第一晶体管t1可以被称为驱动晶体管。
60.第二晶体管t2可以包括栅端子g2、第一端子s2和第二端子d2。第二晶体管t2可以响应于第一栅信号gc将数据电压data提供到第一晶体管t1。例如，第二晶体管t2的栅端子g2可以接收第一栅信号gc。第二晶体管t2的第一端子s2可以接收数据电压data。第二晶体管t2的第二端子d2可以将数据电压data提供到第一晶体管t1的栅端子g1。
61.第二晶体管t2可以响应于第一栅信号gc被导通或截止。例如，当第二晶体管t2是nmos晶体管时，第二晶体管t2可以在第一栅信号gc具有低电压电平(例如，负电压电平)时被截止，并且可以在第一栅信号gc具有高电压电平(例如，正电压电平)时被导通。例如，第二晶体管t2可以被称为开关晶体管。
62.第三晶体管t3可以包括栅端子g3、第一端子s3和第二端子d3。第三晶体管t3的栅端子g3可以接收第二栅信号gs。第三晶体管t3的第一端子s3可以连接到发光二极管led。第三晶体管t3的第二端子d3可以接收初始化电压int。
63.第三晶体管t3可以响应于第二栅信号gs被导通或截止。例如，当第三晶体管t3是nmos晶体管时，第三晶体管t3可以在第二栅信号gs具有高电压电平(例如，正电压电平)时被导通，并且可以在第二栅信号gs具有低电压电平(例如，负电压电平)时被截止。
64.在第三晶体管t3响应于第二栅信号gs被导通的时段期间，初始化电压int可以被施加到发光二极管led。例如，第三晶体管t3可以被称为初始化晶体管。
65.存储电容器cst可以电连接到第一晶体管t1的栅端子g1和第一晶体管t1的第二端子d1。
66.发光二极管led可以包括第一端子(例如，阳极端子)和第二端子(例如，阴极端子)。第一端子可以连接到第一节点n1，并且第二端子可以接收第二电力电压elvss。发光二极管led可以产生具有与驱动电流相对应的亮度的光。
67.图2中示出的像素电路pc与发光二极管led的连接结构被提供为示例，并且因此，可以根据需要或期望进行不同的修改，如本领域的普通技术人员将理解的。
68.图3是图示在图2的像素中包括的第一晶体管、第二晶体管和发光二极管的截面图。图4是图示在图2的像素中包括的第一晶体管和发光二极管的截面图。例如，图3可以是沿图2的线i-i'截取的截面图，并且图4可以是沿图2的线ii-ii'截取的截面图。
69.参考图1、图2、图3和图4，显示装置10可以包括基板sub、阻挡层brr、挡光图案lsp、数据线dl、缓冲层bfr、第一有源图案act1、第二有源图案act2、第一绝缘图案gi1、第二绝缘图案gi2、第三绝缘图案gi3、第四绝缘图案gi4、第五绝缘图案gi5、第六绝缘图案gi6、第一栅电极gat1、第二栅电极gat2、第一刻蚀停止件est1、第二刻蚀停止件est2、第三刻蚀停止件est3、第四刻蚀停止件est4、中间层pvx、通孔绝缘层via、第一电极ade、第一连接图案cp1、第二连接图案cp2、第三连接图案cp3、像素限定层pdl、发射层el和第二电极cte。例如，挡光图案lsp、第一有源图案act1和第一栅电极gat1可以构成第一晶体管t1(例如，可以包括在第一晶体管t1中或可以形成第一晶体管t1)。另外，第二有源图案act2和第二栅电极gat2可以构成第二晶体管t2(例如，可以包括在第二晶体管t2中或可以形成第二晶体管t2)。
70.在实施例中，为了制造显示装置10，附加连接图案可以不形成在中间层pvx与通孔绝缘层via之间。换句话说，比较的显示装置可以包括在中间层pvx与通孔绝缘层via之间的附加连接图案。另一方面，根据本实施例的显示装置10可以不包括附加连接图案。因此，在显示装置10的制造工艺中，可以不使用(例如，可以不需要或可以省略)用于形成附加连接图案的掩模。
71.基板sub可以包括玻璃、石英或塑料等。在实施例中，基板sub可以包括玻璃。因此，显示装置10可以是刚性显示装置。在另一实施例中，基板sub可以包括塑料。因此，显示装置10可以是柔性显示装置。
72.阻挡层brr可以被设置在基板sub上。阻挡层brr可以包括无机材料。例如，阻挡层brr可以包括氧化硅、氮化硅、氧氮化硅或氧化铝等。阻挡层brr可以防止或基本防止金属原子和/或杂质从基板sub扩散到基板sub的上表面。
73.挡光图案lsp可以被设置在阻挡层brr上。例如，挡光图案lsp可以包括金属、掺杂的氧化物半导体或掺杂的硅半导体等。挡光图案lsp可以防止或基本防止外部光到达第一有源图案act1。因此，可以减小第一晶体管t1的泄漏电流，并且可以改善第一晶体管t1的电
气特性。
74.数据线dl可以被设置在阻挡层brr上。在实施例中，数据线dl可以与挡光图案lsp设置在同一层中。
75.数据线dl可以包括导电材料。例如，数据线dl可以包括金属、掺杂的氧化物半导体或掺杂的硅半导体等。数据线dl可以通过第三连接图案cp3将数据电压data提供到第二晶体管t2。
76.缓冲层bfr可以被设置在阻挡层brr上。缓冲层bfr可以覆盖挡光图案lsp和数据线dl。缓冲层bfr可以包括无机材料。例如，缓冲层bfr可以包括氧化硅、氮化硅、氧氮化硅或氧化铝等。
77.第一有源图案act1可以被设置在缓冲层bfr上。例如，第一有源图案act1可以与挡光图案lsp重叠。
78.在实施例中，第一有源图案act1可以包括氧化物半导体。例如，第一有源图案act1可以包括锌(“zn”)、铟(“in”)、镓(“ga”)、锡(“sn”)、铝(“al”)、氧化锌(“zno”)、氧化铟(“ino”)、氧化铟镓锌(“in-ga-zn-o”)和/或氧化锌锡(“zn-sn-o”)等。另外，第一有源图案act1可以包括源区sr1、漏区dr1以及设置在源区sr1与漏区dr1之间的沟道区c1。源区sr1和漏区dr1可以是掺杂区。在另一实施例中，第一有源图案act1可以包括硅半导体。例如，第一有源图案act1可以包括非晶硅或多晶硅等。
79.第二有源图案act2可以被设置在缓冲层bfr上。在实施例中，第二有源图案act2可以被设置在与第一有源图案act1的层相同的层处(例如，在与第一有源图案act1的层相同的层中或在与第一有源图案act1的层相同的层上)。例如，第二有源图案act2可以在平面上(例如，在平面图中)连接到第一有源图案act1。
80.在实施例中，第二有源图案act2可以包括氧化物半导体。例如，第二有源图案act2可以包括锌(“zn”)、铟(“in”)、镓(“ga”)、锡(“sn”)、铝(“al”)、氧化锌(“zno”)、氧化铟(“ino”)、氧化铟镓锌(“in-ga-zn-o”)和/或氧化锌锡(“zn-sn-o”)等。另外，第二有源图案act2可以包括源区sr2、漏区dr2以及设置在源区sr2与漏区dr2之间的沟道区c2。源区sr2和漏区dr2可以是掺杂区。在另一实施例中，第二有源图案act2可以包括硅半导体。例如，第二有源图案act2可以包括非晶硅或多晶硅等。
81.第一绝缘图案gi1可以被设置在第一有源图案act1的沟道区c1上。第一绝缘图案gi1可以包括无机材料。例如，第一绝缘图案gi1可以包括氧化硅、氮化硅、氧氮化硅或氧化铝等。第一绝缘图案gi1可以使第一有源图案act1和第一栅电极gat1彼此电绝缘。
82.第二绝缘图案gi2可以被设置在第一有源图案act1的漏区dr1上。第二绝缘图案gi2可以包括无机材料。例如，第二绝缘图案gi2可以包括氧化硅、氮化硅、氧氮化硅或氧化铝等。
83.在实施例中，第一接触孔cnt1可以形成在第二绝缘图案gi2中。第一接触孔cnt1可以贯穿第二绝缘图案gi2，并且可以暴露第一有源图案act1。
84.第三绝缘图案gi3可以被设置在第一有源图案act1的源区sr1上。第三绝缘图案gi3可以包括无机材料。例如，第三绝缘图案gi3可以包括氧化硅、氮化硅、氧氮化硅或氧化铝等。
85.在实施例中，第三接触孔cnt3可以形成在第三绝缘图案gi3中。第三接触孔cnt3可
以贯穿第三绝缘图案gi3，并且可以暴露第一有源图案act1。
86.在实施例中，第一至第三绝缘图案gi1、gi2和gi3可以接触第一有源图案act1。
87.第四绝缘图案gi4可以被设置在第二有源图案act2的沟道区c2上。第四绝缘图案gi4可以包括无机材料。例如，第四绝缘图案gi4可以包括氧化硅、氮化硅、氧氮化硅或氧化铝等。第四绝缘图案gi4可以使第二有源图案act2和第二栅电极gat2彼此电绝缘。
88.第五绝缘图案gi5可以被设置在第二有源图案act2的漏区dr2上。第五绝缘图案gi5可以包括无机材料。例如，第五绝缘图案gi5可以包括氧化硅、氮化硅、氧氮化硅或氧化铝等。
89.在实施例中，第五接触孔cnt5可以形成在第五绝缘图案gi5中。第五接触孔cnt5可以贯穿第五绝缘图案gi5，并且可以暴露第二有源图案act2。
90.第六绝缘图案gi6可以被设置在第二有源图案act2的源区sr2上。第六绝缘图案gi6可以包括无机材料。例如，第六绝缘图案gi6可以包括氧化硅、氮化硅、氧氮化硅或氧化铝等。
91.在实施例中，第七接触孔cnt7可以形成在第六绝缘图案gi6中。第七接触孔cnt7可以贯穿第六绝缘图案gi6，并且可以暴露第二有源图案act2。
92.在实施例中，第四至第六绝缘图案gi4、gi5和gi6可以接触第二有源图案act2。
93.在实施例中，第一至第六绝缘图案gi1、gi2、gi3、gi4、gi5和gi6可以被设置在彼此相同的层处(例如，在彼此相同的层中或在彼此相同的层上)，并且可以彼此间隔开。例如，第一至第六绝缘图案gi1、gi2、gi3、gi4、gi5和gi6可以包括彼此相同的材料，并且可以一起形成。
94.第一栅电极gat1可以被设置在第一绝缘图案gi1上。在实施例中，第一栅电极gat1可以与第一有源图案act1的沟道区c1以及第一绝缘图案gi1重叠。例如，第一栅电极gat1可以对应于以上参考图2描述的第一晶体管t1的栅端子g1。
95.第一栅电极gat1可以包括导电材料。例如，第一栅电极gat1可以包括银(“ag”)、包含银的合金、钼(“mo”)、包含钼的合金、铝(“al”)、包含铝的合金、氮化铝(“aln”)、钨(“w”)、氮化钨(“wn”)、铜(“cu”)、镍(“ni”)、铬(“cr”)、氮化铬(“crn”)、钛(“ti”)、钽(“ta”)、铂(“pt”)、钪(“sc”)、氧化铟锡(“ito”)和/或氧化铟锌(“izo”)等。例如，第一栅电极gat1可以包括铜(“cu”)。
96.在实施例中，挡光图案lsp、第一有源图案act1和第一栅电极gat1可以构成第一晶体管t1(例如，可以包括在第一晶体管t1中或可以形成第一晶体管t1)。
97.第一刻蚀停止件est1可以被设置在第二绝缘图案gi2上，并且可以接触第二绝缘图案gi2。在实施例中，第一刻蚀停止件est1可以与第一有源图案act1的漏区dr1以及第二绝缘图案gi2重叠。第一刻蚀停止件est1可以包括导电材料。例如，第一刻蚀停止件est1可以包括银(“ag”)、包含银的合金、钼(“mo”)、包含钼的合金、铝(“al”)、包含铝的合金、氮化铝(“aln”)、钨(“w”)、氮化钨(“wn”)、铜(“cu”)、镍(“ni”)、铬(“cr”)、氮化铬(“crn”)、钛(“ti”)、钽(“ta”)、铂(“pt”)、钪(“sc”)、氧化铟锡(“ito”)和/或氧化铟锌(“izo”)等。
98.在实施例中，第二接触孔cnt2可以形成在第一刻蚀停止件est1中。第二接触孔cnt2可以贯穿第一刻蚀停止件est1，并且可以连接到第一接触孔cnt1。
99.第二刻蚀停止件est2可以被设置在第三绝缘图案gi3上，并且可以接触第三绝缘
图案gi3。在实施例中，第二刻蚀停止件est2可以与第一有源图案act1的源区sr1以及第三绝缘图案gi3重叠。第二刻蚀停止件est2可以包括导电材料。例如，第二刻蚀停止件est2可以包括银(“ag”)、包含银的合金、钼(“mo”)、包含钼的合金、铝(“al”)、包含铝的合金、氮化铝(“aln”)、钨(“w”)、氮化钨(“wn”)、铜(“cu”)、镍(“ni”)、铬(“cr”)、氮化铬(“crn”)、钛(“ti”)、钽(“ta”)、铂(“pt”)、钪(“sc”)、氧化铟锡(“ito”)和/或氧化铟锌(“izo”)等。
100.在实施例中，第四接触孔cnt4可以形成在第二刻蚀停止件est2中。第四接触孔cnt4可以贯穿第二刻蚀停止件est2，并且可以连接到第三接触孔cnt3。
101.第二栅电极gat2可以被设置在第四绝缘图案gi4上，并且可以接触第四绝缘图案gi4。在实施例中，第二栅电极gat2可以与第二有源图案act2的沟道区c2以及第四绝缘图案gi4重叠。例如，第二栅电极gat2可以对应于与以上参考图2描述的第二晶体管t2的栅端子g2。
102.在实施例中，第二栅电极gat2可以包括导电材料。例如，第二栅电极gat2可以包括银(“ag”)、包含银的合金、钼(“mo”)、包含钼的合金、铝(“al”)、包含铝的合金、氮化铝(“aln”)、钨(“w”)、氮化钨(“wn”)、铜(“cu”)、镍(“ni”)、铬(“cr”)、氮化铬(“crn”)、钛(“ti”)、钽(“ta”)、铂(“pt”)、钪(“sc”)、氧化铟锡(“ito”)和/或氧化铟锌(“izo”)等。
103.在实施例中，第二有源图案act2和第二栅电极gat2可以构成第二晶体管t2(例如，可以包括在第二晶体管t2中或可以形成第二晶体管t2)，用于响应于第一栅信号gc将数据电压data提供到第一晶体管t1。
104.第三刻蚀停止件est3可以被设置在第五绝缘图案gi5上，并且可以接触第五绝缘图案gi5。在实施例中，第三刻蚀停止件est3可以与第二有源图案act2的漏区dr2以及第五绝缘图案gi5重叠。第三刻蚀停止件est3可以包括导电材料。例如，第三刻蚀停止件est3可以包括银(“ag”)、包含银的合金、钼(“mo”)、包含钼的合金、铝(“al”)、包含铝的合金、氮化铝(“aln”)、钨(“w”)、氮化钨(“wn”)、铜(“cu”)、镍(“ni”)、铬(“cr”)、氮化铬(“crn”)、钛(“ti”)、钽(“ta”)、铂(“pt”)、钪(“sc”)、氧化铟锡(“ito”)和/或氧化铟锌(“izo”)等。
105.在实施例中，第六接触孔cnt6可以形成在第三刻蚀停止件est3中。第六接触孔cnt6可以贯穿第三刻蚀停止件est3，并且可以连接到第五接触孔cnt5。
106.第四刻蚀停止件est4可以被设置在第六绝缘图案gi6上，并且可以接触第六绝缘图案gi6。在实施例中，第四刻蚀停止件est4可以与第二有源图案act2的源区sr2以及第六绝缘图案gi6重叠。第四刻蚀停止件est4可以包括导电材料。例如，第四刻蚀停止件est4可以包括银(“ag”)、包含银的合金、钼(“mo”)、包含钼的合金、铝(“al”)、包含铝的合金、氮化铝(“aln”)、钨(“w”)、氮化钨(“wn”)、铜(“cu”)、镍(“ni”)、铬(“cr”)、氮化铬(“crn”)、钛(“ti”)、钽(“ta”)、铂(“pt”)、钪(“sc”)、氧化铟锡(“ito”)和/或氧化铟锌(“izo”)等。
107.在实施例中，第八接触孔cnt8可以形成在第四刻蚀停止件est4中。第八接触孔cnt8可以贯穿第四刻蚀停止件est4，并且可以连接到第七接触孔cnt7。
108.在实施例中，第一栅电极gat1、第二栅电极gat2、第一刻蚀停止件est1、第二刻蚀停止件est2、第三刻蚀停止件est3和第四刻蚀停止件est4可以被设置在彼此相同的层处(例如，在彼此相同的层中或在彼此相同的层上)，并且可以彼此间隔开。例如，第一栅电极gat1、第二栅电极gat2、第一刻蚀停止件est1、第二刻蚀停止件est2、第三刻蚀停止件est3和第四刻蚀停止件est4可以包括彼此相同的材料，并且可以一起形成。
109.中间层pvx可以被设置在缓冲层bfr上。中间层pvx可以覆盖被暴露的第一有源图案act1和被暴露的第二有源图案act2。中间层pvx可以包括无机材料。例如，中间层pvx可以包括氧化硅、氮化硅、氧氮化硅或氧化铝等。
110.通孔绝缘层via可以被设置在中间层pvx上。通孔绝缘层via可以包括有机材料。例如，通孔绝缘层via可以包括光刻胶、聚丙烯酸树脂、聚酰亚胺树脂或丙烯酸树脂等。通孔绝缘层via可以具有平坦或基本平坦的顶表面。
111.在实施例中，第一电极ade、发射层el和第二电极cte可以构成发光结构les(例如，可以包括在发光结构les中或可以形成发光结构les)(例如，发光二极管led)。
112.第一电极ade可以被设置在通孔绝缘层via上。第一电极ade可以包括金属、合金、导电金属氧化物或透明导电材料等。例如，第一电极ade可以包括银(“ag”)、包含银的合金、钼(“mo”)、包含钼的合金、铝(“al”)、包含铝的合金、氮化铝(“aln”)、钨(“w”)、氮化钨(“wn”)、铜(“cu”)、镍(“ni”)、铬(“cr”)、氮化铬(“crn”)、钛(“ti”)、钽(“ta”)、铂(“pt”)、钪(“sc”)、氧化铟锡(“ito”)和/或氧化铟锌(“izo”)等。例如，第一电极ade可以具有ag/ito/ag的堆叠结构。
113.在实施例中，第一电极ade可以通过第一接触孔cnt1和第二接触孔cnt2接触第一有源图案act1。另外，第一电极ade可以接触挡光图案lsp。因此，第一电极ade可以将第一有源图案act1和挡光图案lsp彼此电连接。
114.像素限定层pdl可以被设置在通孔绝缘层via上。像素限定层pdl可以暴露第一电极ade的上表面。像素限定层pdl可以包括有机材料。例如，像素限定层pdl可以包括光刻胶、聚丙烯酸树脂、聚酰亚胺树脂或丙烯酸树脂等。
115.发射层el可以被设置在第一电极ade上。例如，发射层el可以包括有机发光材料或纳米发光材料等。发射层el可以通过接收驱动电流来发光。
116.第二电极cte可以被设置在发射层el上。在实施例中，第二电极cte可以被布置成板形状。第二电极cte可以包括金属、合金、导电金属氧化物或透明导电材料等。例如，第二电极cte可以包括银(“ag”)、包含银的合金、钼(“mo”)、包含钼的合金、铝(“al”)、包含铝的合金、氮化铝(“aln”)、钨(“w”)、氮化钨(“wn”)、铜(“cu”)、镍(“ni”)、铬(“cr”)、氮化铬(“crn”)、钛(“ti”)、钽(“ta”)、铂(“pt”)、钪(“sc”)、氧化铟锡(“ito”)和/或氧化铟锌(“izo”)等。
117.第一连接图案cp1可以被设置在通孔绝缘层via上。第一连接图案cp1可以包括金属、合金、导电金属氧化物和/或透明导电材料等。例如，第一连接图案cp1可以包括银(“ag”)、包含银的合金、钼(“mo”)、包含钼的合金、铝(“al”)、包含铝的合金、氮化铝(“aln”)、钨(“w”)、氮化钨(“wn”)、铜(“cu”)、镍(“ni”)、铬(“cr”)、氮化铬(“crn”)、钛(“ti”)、钽(“ta”)、铂(“pt”)、钪(“sc”)、氧化铟锡(“ito”)和/或氧化铟锌(“izo”)等。例如，第一连接图案cp1可以具有ag/ito/ag的堆叠结构。
118.在实施例中，第一连接图案cp1可以通过第三接触孔cnt3和第四接触孔cnt4接触第一有源图案act1。因此，第一连接图案cp1可以将第一电力电压elvdd提供到第一有源图案act1。
119.第二连接图案cp2可以被设置在通孔绝缘层via上。第二连接图案cp2可以包括金属、合金、导电金属氧化物和/或透明导电材料等。例如，第二连接图案cp2可以包括银
(“ag”)、包含银的合金、钼(“mo”)、包含钼的合金、铝(“al”)、包含铝的合金、氮化铝(“aln”)、钨(“w”)、氮化钨(“wn”)、铜(“cu”)、镍(“ni”)、铬(“cr”)、氮化铬(“crn”)、钛(“ti”)、钽(“ta”)、铂(“pt”)、钪(“sc”)、氧化铟锡(“ito”)和/或氧化铟锌(“izo”)等。例如，第二连接图案cp2可以具有ag/ito/ag的堆叠结构。
120.在实施例中，第二连接图案cp2可以通过第五接触孔cnt5和第六接触孔cnt6接触第二有源图案act2。因此，第二连接图案cp2可以将数据电压data提供到第一栅电极gat1。
121.第三连接图案cp3可以被设置在通孔绝缘层via上。第三连接图案cp3可以包括金属、合金、导电金属氧化物和/或透明导电材料等。例如，第三连接图案cp3可以包括银(“ag”)、包含银的合金、钼(“mo”)、包含钼的合金、铝(“al”)、包含铝的合金、氮化铝(“aln”)、钨(“w”)、氮化钨(“wn”)、铜(“cu”)、镍(“ni”)、铬(“cr”)、氮化铬(“crn”)、钛(“ti”)、钽(“ta”)、铂(“pt”)、钪(“sc”)、氧化铟锡(“ito”)和/或氧化铟锌(“izo”)等。例如，第三连接图案cp3可以具有ag/ito/ag的堆叠结构。
122.在实施例中，第三连接图案cp3可以通过第七接触孔cnt7和第八接触孔cnt8接触第二有源图案act2。另外，第三连接图案cp3可以接触数据线dl。因此，第三连接图案cp3可以将数据电压data提供到第二有源图案act2。
123.在实施例中，第一电极ade、第一连接图案cp1、第二连接图案cp2和第三连接图案cp3可以被设置在彼此相同的层处(例如，在彼此相同的层中或在彼此相同的层上)，并且可以彼此间隔开。例如，第一电极ade、第一连接图案cp1、第二连接图案cp2和第三连接图案cp3可以包括彼此相同的材料，并且可以一起形成。
124.图5、图6、图7、图8、图9、图10、图11、图12、图13、图14和图15是图示根据实施例的制造显示装置的方法的各种工艺的截面图。
125.参考图5，在根据实施例的制造显示装置10的方法中，阻挡层brr可以形成在基板sub上，并且挡光图案lsp和数据线dl可以形成在阻挡层brr上。缓冲层bfr可以形成在阻挡层brr上，并且第一有源图案act1和第二有源图案act2可以形成在缓冲层bfr上。
126.参考图6，初始栅绝缘层gi'可以形成在缓冲层bfr上。初始栅绝缘层gi'可以覆盖第一有源图案act1和第二有源图案act2。例如，初始栅绝缘层gi'可以包括氧化硅、氮化硅、氧氮化硅或氧化铝等。
127.另外，初始栅金属层gat'可以形成在初始栅绝缘层gi'上。例如，初始栅金属层gat'可以包括银(“ag”)、包含银的合金、钼(“mo”)、包含钼的合金、铝(“al”)、包含铝的合金、氮化铝(“aln”)、钨(“w”)、氮化钨(“wn”)、铜(“cu”)、镍(“ni”)、铬(“cr”)、氮化铬(“crn”)、钛(“ti”)、钽(“ta”)、铂(“pt”)、钪(“sc”)、氧化铟锡(“ito”)和/或氧化铟锌(“izo”)等。
128.参考图7和图8，光刻胶图案pr可以形成在初始栅金属层gat'上。可以使用光刻胶图案pr图案化初始栅金属层gat'。因此，可以形成第一栅电极gat1、第二栅电极gat2、第一刻蚀停止件est1、第二刻蚀停止件est2、第三刻蚀停止件est3和第四刻蚀停止件est4。
129.参考图9，可以形成第一至第六绝缘图案gi1、gi2、gi3、gi4、gi5和gi6。更具体地，与第一栅电极gat1重叠的第一绝缘图案gi1可以通过使用第一栅电极gat1作为掩模来形成。与第一刻蚀停止件est1重叠的第二绝缘图案gi2可以使用第一刻蚀停止件est1作为掩模来形成。第三至第六绝缘图案gi3、gi4、gi5和gi6也可以通过相同或基本相同的方法(例
如，通过分别使用第二刻蚀停止件est2、第二栅电极gat2、第三刻蚀停止件est3和第四刻蚀停止件est4作为掩模)来形成。其后，光刻胶图案pr可以被移除。
130.参考图10，可以形成绝缘层。例如，绝缘层可以包括中间层pvx和通孔绝缘层via。中间层pvx可以覆盖被暴露的第一有源图案act1和被暴露的第二有源图案act2。另外，中间层pvx可以包括无机材料。例如，中间层pvx可以包括氧化硅、氮化硅、氧氮化硅或氧化铝等。另外，通孔绝缘层via可以包括有机材料。例如，通孔绝缘层via可以包括光刻胶、聚丙烯酸树脂、聚酰亚胺树脂或丙烯酸树脂等。
131.参考图11，可以形成第一接触孔cnt1、初始第四接触孔cnt4'、第五接触孔cnt5和多个接触孔cnt。
132.第一接触孔cnt1可以贯穿通孔绝缘层via和中间层pvx，并且可以暴露第一刻蚀停止件est1。
133.初始第四接触孔cnt4'可以穿入通孔绝缘层via，并且可以与第一栅电极gat1重叠。初始第四接触孔cnt4'可以不暴露第一栅电极gat1。
134.第五接触孔cnt5可以穿入通孔绝缘层via、中间层pvx和缓冲层bfr，并且可以与第一有源图案act1重叠。第五接触孔cnt5可以不暴露挡光图案lsp。
135.接触孔cnt可以以与形成第一接触孔cnt1和第五接触孔cnt5的方法相同或基本相同的方法来形成。
136.在实施例中，第一接触孔cnt1、初始第四接触孔cnt4'、第五接触孔cnt5和接触孔cnt可以通过第一刻蚀工艺来形成。例如，第一刻蚀工艺可以是用于移除无机材料的干法刻蚀工艺。
137.在实施例中，初始第四接触孔cnt4'的深度可以小于第五接触孔cnt5的深度。例如，可以使用半色调掩模100来执行第一刻蚀工艺。半色调掩模100可以包括透射区101、遮挡区102和半透反射区103。透射区101可以透射光(例如，用于移除无机材料的紫外线)，并且遮挡区102可以遮挡光。半透反射区103可以透射比透射区101透射的光量相对小的光量，并且可以透射比遮挡区102透射的光量相对大的光量。
138.半色调掩模100可以被设置成使得透射区101与第一接触孔cnt1、第五接触孔cnt5和接触孔cnt重叠。另外，半色调掩模100可以被设置成使得半透反射区103与初始第四接触孔cnt4'重叠。因此，当第五接触孔cnt5贯穿通孔绝缘层via、中间层pvx并且穿入缓冲层bfr时，初始第四接触孔cnt4'可以穿入通孔绝缘层via。
139.参考图12，可以形成第二接触孔cnt2。第二接触孔cnt2可以贯穿第一刻蚀停止件est1，并且可以暴露第二绝缘图案gi2。
140.在实施例中，第二接触孔cnt2可以通过第二刻蚀工艺来形成。在实施例中，第二刻蚀工艺可以是用于移除金属的干法刻蚀工艺。在另一实施例中，第二刻蚀工艺可以是用于移除金属的湿法刻蚀工艺。例如，可以使用在金属与无机材料之间具有高刻蚀选择性的刻蚀材料来执行第二刻蚀工艺。因此，在形成第二接触孔cnt2的同时，初始第四接触孔cnt4'的深度和第五接触孔cnt5的深度可以是(例如，可以保持)恒定的或基本恒定的。
141.参考图13，可以形成第三接触孔cnt3、第四接触孔cnt4和第六接触孔cnt6。第三接触孔cnt3可以贯穿第二绝缘图案gi2，可以连接到第二接触孔cnt2，并且可以暴露第一有源图案act1。第四接触孔cnt4可以贯穿中间层pvx，可以连接到初始第四接触孔cnt4'，并且可
以暴露第一栅电极gat1。第六接触孔cnt6可以贯穿缓冲层bfr，可以连接到第五接触孔cnt5，并且可以暴露挡光图案lsp。
142.在实施例中，第三接触孔cnt3、第四接触孔cnt4和第六接触孔cnt6可以通过第三刻蚀工艺来形成。例如，第三刻蚀工艺可以是用于移除无机材料的干法刻蚀工艺。
143.在根据本实施例的制造显示装置10的方法中，在形成第一至第三接触孔cnt1、cnt2和cnt3时，可以形成第五接触孔cnt5和第六接触孔cnt6。更具体地，第三接触孔cnt3和第六接触孔cnt6可以一起形成。因此，在形成第五接触孔cnt5和第六接触孔cnt6时，第一有源图案act1可以不丢失。
144.比较的显示装置不包括第一刻蚀停止件est1。结果，当暴露设置在彼此不同的层处(例如，在彼此不同的层中或在彼此不同的层上)的挡光图案lsp和第一有源图案act1时，第一有源图案act1可能丢失。
145.另一方面，根据本实施例的显示装置10可以包括第一刻蚀停止件est1和第二绝缘图案gi2。第一刻蚀停止件est1可以包括金属，并且中间层pvx和缓冲层bfr可以包括无机材料。因此，在形成第五接触孔cnt5时，第一刻蚀停止件est1可以不被刻蚀。因此，当形成暴露形成在彼此不同的层处(例如，在彼此不同的层中或在彼此不同的层上)的挡光图案lsp和第一有源图案act1的接触孔时，第一有源图案act1可以不丢失。
146.请注意，在图11至图13与图3和图4中，用于描述接触孔的相同术语和附图标记可以表示不同的接触孔。
147.参考图14，第一电极ade、第一连接图案cp1(例如，参见图4)、第二连接图案cp2和第三连接图案cp3可以形成在通孔绝缘层via上。
148.参考图15，暴露第一电极ade的像素限定层pdl可以形成在通孔绝缘层via上。发射层el可以形成在第一电极ade上，并且第二电极cte可以形成在发射层el上。
149.根据本公开的一个或多个实施例的显示装置可以包括导电图案(例如，挡光图案和/或数据线等)、设置在导电图案上的有源图案、设置在有源图案上的绝缘图案以及设置在绝缘图案上的刻蚀停止件。当覆盖导电图案的绝缘层被刻蚀时，刻蚀停止件可以不被刻蚀。因此，当形成连接到不同层的导电图案和暴露有源图案的接触孔时，有源图案可以不丢失。
150.另外，在制造显示装置的方法中，附加连接图案(例如，源电极和/或漏电极)可以不形成在中间层与通孔绝缘层之间。因此，可以不使用(例如，可以不需要或可以省略)用于形成附加连接图案的掩模。
151.尽管已经描述了一些示例实施例，但是本领域的技术人员将容易理解，在示例实施例中各种修改是可能的，而不脱离本公开的精神和范围。将理解，除非另有描述，否则每个实施例内的特征或方面的描述应典型地被认为是可用于其它实施例中的其它相似特征或方面。因此，如对本领域普通技术人员来说将是显而易见的，结合具体实施例描述的特征、特性和/或元件可以单独使用，也可以与结合其他实施例描述的特征、特性和/或元件组合使用，除非另外特别指示。因此，要理解的是，前述是各个示例实施例的例示，而不应被解释为限于本文中公开的特定示例实施例，并且对所公开的示例实施例以及其它示例实施例的各种修改旨在被包括在所附权利要求及其等同物限定的本公开的精神和范围内。