一种基于FPGA实现光电CCD信号高速采集与处理的系统的制作方法

一种基于fpga实现光电ccd信号高速采集与处理的系统
技术领域
1.本发明涉及模拟数据高速采集与处理技术领域，尤其涉及一种基于fpga实现光电ccd信号高速采集与处理的系统


背景技术：

2.线阵电荷耦合器件广泛应用于航空，军事及民用工业领域，研发高效率的ccd数据采集与处理方法是发展的新方向。在传统模拟信号数据采集与处理方法中，通常采用积分型ad转换芯片等作为模数转换芯片，但这些类型的芯片都存在或多或少的问题，比如积分型ad转换芯片转换精度依赖于积分时间，转换速率较低。在传统模拟信号数据采集与处理方法中，通常采用单片机(mcu)作为控制器，存在采样精度不够，时序不够准确，数据处理速度慢等问题，这成为急需解决的技术问题。


技术实现要素：

3.本发明的目的是针对传统ccd数据采集与处理速度慢以及控制时序不准确的问题，提供了一种基于现场可编程逻辑门阵列(fpga)实现光电ccd信号高速采集与处理的系统，使用fpga与vfc器件，充分利用fpga的数据处理能力以及精确的时序控制能力，提高数据采集与处理的速度。
4.为达到上述目的，本发明的构思是：
5.本发明提出一种利用fpga数据并行处理的特性来实现光电ccd信号高速采集与处理的方法。它由设置于所述fpga内部的控制模块，线性ccd，vfc器件，数据缓冲区以及存储芯片组成，通过线性ccd将光电ccd信号转换为模拟电压信号，转换后的模拟电压信号经过vfc器件转换为频率信号，由fpga芯片对频率信号进行并行信号处理，输出一个完整采样周期内频率最低点及其索引值。该发明属于模拟数据高速采集与处理领域。
6.该构思中由现场可编程逻辑门阵列(fpga)为各个模块提供时序控制，采样精度与频率更高，
7.根据上述发明构思，本发明采用下述技术方案：
8.一种基于fpga实现光电ccd信号高速采集与处理的系统，
9.包括一个fpga芯片、ccd传感器、压频转换器和存储芯片；所述fpga芯片连接ccd传感器、压频转换器和存储芯片，ccd传感器连接压频转换器；所述fpga芯片为ccd传感器和压频转换器提供时钟频率，保证时钟同步；fpga芯片中的数据缓冲区，用于由压频转换器输入fpga芯片的数据处理前的数据缓存；fpga芯片将接收到的数据存入数据缓冲区；fpga芯片利用数据并行处理的特性，完成对压频转换器输出数据的处理；存储芯片用于存储程序，程序掉电不丢失。
10.优选地，所述数据缓冲区由所述现场可编程门阵列(fpga)内部的嵌入式存储资源构成。
11.优选地，所述fpga芯片与pc机通过以太网或rs232进行通信。
12.优选地，所述ccd传感器通过fpga芯片可编程输入/输出(i/o)口与fpga芯片相连。
13.优选地，所述压频转换器通过fpga芯片可编程输入/输出(i/o)口与fpga芯片相连。
14.优选地，所述压频转换器通过数据总线与ccd传感器相连。
15.优选地，所述存储芯片通过数据总线与fpga芯片相连。
16.优选地，所述fpga芯片包括如下模块：
17.ccd控制模块，用于生成ccd传感器所需的时钟频率，产生ccd传感器所需的控制信号；
18.所述压频转换器为vfc芯片。ad7741控制模块，用于生成vfc芯片ad7741所需的时钟频率，产生相应控制信号驱动vfc芯片ad7741工作；
19.数据缓存读写控制模块，利用fpga芯片内部ram资源生成fifo数据缓存器，管理读写指针和空满状态，对vfc芯片ad7741输出数据进行缓存或读取的控制，完成数据读取与写入的时序控制；
20.数据处理模块，对数据缓存区读出的数据进行并行处理，将处理结果送至数据发送模块；
21.数据发送模块，接收数据处理模块的处理结果，将其通过串行接口发至pc端；
22.控制模块，将ccd控制模块、ad7741控制模块、数据缓存读写控制模块、数据处理模块、数据发送模块通过内部总线连接例化与信号引出。
23.优选地，所述数据处理模块输出结果包括一个采样周期内频率最小值及其索引，其中，所述一个采样周期内频率最小值为所述ccd传感器输出模拟信号最小值，索引为所述fpga芯片内部逻辑单元组成的计数器对应值。
24.本发明与现有技术相比较，具有如下显而易见的突出实质性特点和显著优点：
25.1.本发明通过在fpga内部设置ccd控制模块，ad7741控制模块，数据缓存读写控制模块，数据处理模块，数据发送模块以及控制模块对线性ccd采集到的光电信号进行采集与处理，利用fpga精确的时序控制能力及并行数据处理能力，实现光电ccd信号高速采集与处理，另外，通过外接存储芯片，实现程序掉电不丢失；
26.2.本发明解决了传统ccd数据采集与处理速度慢以及控制程序不精确问题，充分利用fpga的数据处理能力，提高了数据采集与处理速度。
附图说明
27.图1为本发明优选实施例整体结构框图。
28.图2为本发明优选实施例的fpga内部模块方框图。
29.图3为本发明优选实施例的数据处理算法整体流程图。
30.图4为本发明优选实施例的数据处理算法中流程1流程图。
具体实施方式
31.本发明的优选实施例结合附图详述如下：
32.实施例一
33.参见图1，一种基于fpga实现光电ccd信号高速采集与处理的系统，包括一个fpga
芯片1、ccd传感器2、压频转换器3和存储芯片5；所述fpga芯片1连接ccd传感器2、压频转换器3和存储芯片5，ccd传感器2连接压频转换器3；所述fpga芯片1为ccd传感器2和压频转换器3提供时钟频率，保证时钟同步；fpga芯片1中的数据缓冲区4，用于由压频转换器3输入fpga芯片1的数据处理前的数据缓存；fpga芯片1将接收到的数据存入数据缓冲区4；fpga芯片1利用数据并行处理的特性，完成对压频转换器3输出数据的处理；存储芯片5用于存储程序，程序掉电不丢失。
34.本实施例使用fpga，充分利用fpga的数据处理能力以及精确的时序控制能力，提高数据采集与处理的速度。
35.实施例二：
36.本实施例与实施例一基本相同，特别之处如下：
37.所述数据缓冲区4由所述fpga芯片1内部的嵌入式存储资源构成。
38.所述fpga芯片1与pc机通过以太网或rs232进行通信。
39.所述ccd传感器2通过fpga芯片可编程输入/输出(i/o)口与fpga芯片1相连。
40.所述压频转换器3通过fpga芯片可编程输入/输出(i/o)口与fpga芯片1相连。
41.所述压频转换器3通过数据总线与ccd传感器2相连。
42.所述存储芯片5通过数据总线与fpga芯片1相连。
43.所述fpga芯片1包括如下模块：ccd控制模块，用于生成ccd传感器2所需的时钟频率，产生ccd传感器2所需的控制信号；压频转换器3为vfc芯片ad7741，ad7741控制模块，用于生成压频转换器3所需的时钟频率，产生相应控制信号驱动压频转换器3工作；数据缓存读写控制模块：利用fpga芯片1内部ram资源生成fifo数据缓存器，管理读写指针和空满状态，对压频转换器3输出数据进行缓存或读取的控制，完成数据读取与写入的时序控制；数据处理模块，对数据缓存区读出的数据进行并行处理，将处理结果送至数据发送模块；数据发送模块，接收数据处理模块的处理结果，将其通过串行接口发至pc端；控制模块，将ccd控制模块、ad7741控制模块、数据缓存读写控制模块、数据处理模块、数据发送模块通过内部总线连接例化与信号引出。
44.所述数据处理模块输出结果包括一个采样周期内频率最小值及其索引，其中，所述一个采样周期内频率最小值为所述ccd传感器2输出模拟信号最小值，索引为所述fpga芯片1内部逻辑单元组成的计数器对应值。
45.本实施例通过在fpga内部设置ccd控制模块，ad7741控制模块，数据缓存读写控制模块，数据处理模块，数据发送模块以及控制模块对线性ccd采集到的光电信号进行采集与处理，利用fpga精确的时序控制能力及并行数据处理能力，实现光电ccd信号高速采集与处理，另外，通过外接存储芯片，实现程序掉电不丢失；本实施例使用fpga与vfc器件，充分利用fpga的数据处理能力以及精确的时序控制能力，提高数据采集与处理的速度。
46.实施例三：
47.在本实施例中，基于fpga实现光电ccd信号高速采集与处理的系统，其主要原理是：在fpga内部设置用于控制外设和数据传送的控制模块，将程序存储在外载存储芯片中，当fpga上电后程序自启动，fpga内部的控制模块输出控制线性ccd和vfc芯片的时钟信号及控制信号，开始采集光电ccd信号，利用fpga内部嵌入式存储资源生成数据缓冲区，fpga对vfc芯片输出频率进行计数，计数结果存入数据缓冲区，最后输出一个采样周期内频率最小
值及其索引，通过串口实现fpga与pc机的数据传送。一方面，fpga作为控制器输出的时钟频率与控制信号更准确；另一方面，使用vfc芯片进行模数转换，转换效率更高，可以实现更高频率的采样。
48.整个方案的实现共分为以下几个功能部分实现：
49.ccd控制模块，用于生成ccd传感器所需的时钟频率，产生ccd传感器所需的控制信号；
50.ad7741控制模块，用于生成vfc芯片ad7741所需的时钟频率，产生相应控制信号驱动压频转换芯片ad7741工作；
51.数据缓存读写控制模块，利用fpga内部ram资源生成fifo数据缓存器，管理读写指针和空满状态，对vfc芯片ad7741输出数据进行缓存或读取的控制，完成数据读取与写入的时序控制；
52.数据处理模块，对数据缓存区读出的数据进行并行处理，将处理结果送至数据发送模块；
53.数据发送模块，接收数据处理模块的处理结果，将其通过串行接口发至pc端；
54.控制模块，将ccd控制模块、ad7741控制模块、数据缓存读写控制模块、数据处理模块、数据发送模块通过内部总线连接例化与信号引出。
55.下面结合附图和实施例对本发明作进一步详细说明。此处描述的具体实施例仅用于解释本发明，而非对本发明的限定。
56.本实施例基于fpga实现光电ccd信号高速采集与处理的方法的实现步骤如下：
57.1.构建各个功能模块
58.功能模块框图如图2所示，功能模块包括以下几个部分：ccd控制模块，ad7741控制模块，数据缓存读写控制模块，数据处理模块，数据发送模块，控制模块。fpga系统时钟频率为50mhz，线性ccd工作频率为2mhz，ad7741工作频率为6mhz，使用pll分频。使用fpga内部的嵌入式存储资源生成数据缓冲区。
59.本实施例中，数据处理完进入数据发送阶段时不使用存储资源，而是仅使用移位寄存器(shift reg)来存储需要通过串口发送的实时处理结果，这样对存储器及乘法器的要求最低，控制逻辑也相对简单，在fpga上的资源占用及复杂性得到降低。
60.2.构建数据处理算法及硬件实现
61.数据处理算法流程如图3与图4所示，本实施例中的数据处理算法需要在每两个毫秒对fpga接收到的频率信号进行计数，每两个毫秒对应一个索引值，将这两个数存储到数据缓冲区中，设置移位寄存器，取数据缓冲区中的数据进行比较，保留频率信号计数值最小的值以及它对应的索引值。
62.硬件实现如图1所示，fpga作为控制器，外接ccd传感器，ad7741压频转换器，flash芯片以及pc机。其中ccd传感器为tcd1304ap，用于采集光电信号并输出相应的模拟量；压频转换器为ad7741，用于将ccd传感器输出的模拟量转换为频率输出；flash芯片主要用于存储程序，实现程序掉电不丢失；pc机接收最后的处理结果。
63.可以看出，本实施例使用的基于fpga与vfc芯片结合的光电ccd信号采集与处理方法提高了采样频率，数据处理速度也得到了很大的提升。
64.本发明上述实施例基于fpga实现光电ccd信号高速采集与处理的系统，由设置于
所述fpga内部的控制模块，线性ccd以及vfc器件组成，通过线性ccd将光学信号转换为模拟电压信号，转换后的模拟电压信号经过vfc器件转换为频率信号，由fpga芯片对频率信号进行并行信号处理，找出模拟信号数值最低点。本发明上述实施例解决传统ccd数据采集与处理速度慢以及控制时序不精确的问题，充分利用fpga的数据处理能力，提高了数据采集与处理的速度。该发明属于模拟数据高速采集与处理领域。
65.以上所述仅是本发明的优选实施方式，应当指出的是，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。