显示面板和显示装置的制作方法

1.本发明涉及显示领域，特别涉及一种显示面板和显示装置。


背景技术：

2.随着显示产品的更新迭代的加快，柔性显示面板的出现给显示产品提供了一种新的产品形态——折叠屏，伴随而来的是对柔性显示面板更高的品质要求：屏幕经过20万次的折叠保持不坏。然而，在对柔性显示面板进行弯折信赖测试或者在实际使用过程中发现，随着弯折次数的增加，显示面板中容易产生异常亮点。
3.柔性显示面板通常是由柔性基底以及位于柔性基底上的多个功能膜层堆叠而成；在对柔性显示面板进行弯折信赖测试或者在实际使用过程中发现，随着弯折次数的增加，显示面板中容易产生异常亮点。


技术实现要素：

4.本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种显示面板和显示装置。
5.第一方面，本公开实施例提供了一种显示面板，包括：
6.基底；
7.驱动功能层，位于所述基底的一侧，包括多条栅线、多条数据线和多个像素驱动电路，所述栅线沿第一方向延伸，所述数据线沿第二方向延伸，所述第一方向与所述第二方向相交，所述像素驱动电路包括：数据写入晶体管，所述数据写入晶体管的控制极与对应的栅线电连接，所述数据写入晶体管的第一极与对应的数据线电连接，所述数据写入晶体管与所述像素驱动电路内的预设节点电连接，所述驱动功能层包括第一导电层，所述第一导电层包括多个导电图形，所述数据线位于所述第一导电层；
8.平坦化层，位于所述驱动功能层远离所述基底的一侧；
9.第二导电层，位于所述平坦化层远离所述驱动功能层的一侧，所述第二导电层包括多个导电图形；
10.其中，所述第一导电层中且位于至少一个像素驱动电路所限定区域内的任意一个沿所述第二方向延伸的导电图形在所述基底上的正投影，与所述数据写入晶体管的有源区图形在所述基底上的正投影不存在交叠；
11.和/或，所述第二导电层中且位于至少一个像素驱动电路所限定区域内的任意一个沿所述第二方向延伸的导电图形在所述基底上的正投影，与所述数据写入晶体管的有源区图形在所述基底上的正投影不存在交叠。
12.在一些实施例中，所述第一导电层中且位于至少一个像素驱动电路所限定区域内的任意一个导电图形在所述基底上的正投影，与所述数据写入晶体管的有源区图形在所述基底上的正投影不存在交叠；
13.和/或，所述第二导电层中且位于至少一个像素驱动电路所限定区域内的任意一
个导电图形在所述基底上的正投影，与所述数据写入晶体管的有源区图形在所述基底上的正投影不存在交叠。
14.在一些实施例中，所述像素驱动电路还包括：驱动晶体管和阈值补偿晶体管；
15.所述驱动晶体管的控制极与所述阈值补偿晶体管的第一极电连接，所述驱动晶体管的第一极与所述预设节点电连接，所述驱动晶体管的第二极与所述阈值补偿晶体管的第二极电连接，所述阈值补偿晶体管的控制极与对应的所述栅线电连接；
16.所述第一导电层中且位于至少一个像素驱动电路所限定区域内的任意一个沿所述第二方向延伸的导电图形在所述基底上的正投影，与所述阈值补偿晶体管的有源区图形在所述基底上的正投影不存在交叠；
17.和/或，所述第二导电层中且位于至少一个像素驱动电路所限定区域内的任意一个沿所述第二方向延伸的导电图形在所述基底上的正投影，与所述阈值补偿晶体管的有源区图形在所述基底上的正投影不存在交叠。
18.在一些实施例中，所述第一导电层中且位于至少一个像素驱动电路所限定区域内的任意一个导电图形在所述基底上的正投影，与所述阈值补偿晶体管的有源区图形在所述基底上的正投影不存在交叠；
19.和/或，所述第二导电层中且位于至少一个像素驱动电路所限定区域内的任意一个导电图形在所述基底上的正投影，与所述阈值补偿晶体管的有源区图形在所述基底上的正投影不存在交叠。
20.在一些实施例中，所述像素驱动电路还包括：第一发光控制晶体管；
21.所述第一发光控制晶体管的控制极与对应的发光控制信号线电电连接，所述第一发光控制晶体管的第一极与工作电压传输线电连接，所述第一发光控制晶体管的第二极与所述预设节点电连接。
22.在一些实施例中，所述工作电压传输线位于所述第二导电层，所述工作电压传输线沿所述第二方向延伸。
23.在一些实施例中，所述数据线在所述基底上的正投影位于所对应的所述数据写入晶体管的有源区图形在所述基底上的正投影的第三侧；
24.所述工作电压传输线在所述基底上的正投影位于所对应的所述数据写入晶体管的有源区图形在所述基底上的正投影的第四侧；
25.所述第三侧和所述第四侧为在所述第一方向上的相对两侧。
26.在一些实施例中，所述工作电压传输线位于所述第一导电层，所述工作电压传输线沿所述第二方向延伸。
27.在一些实施例中，所述数据线在所述基底上的正投影位于所对应的所述数据写入晶体管的有源区图形在所述基底上的正投影的第三侧；
28.所述工作电压传输线在所述基底上的正投影位于所对应的所述数据写入晶体管的有源区图形在所述基底上的正投影的第四侧；
29.所述第三侧和所述第四侧为在所述第一方向上的相对两侧。
30.在一些实施例中，所述第二导电层内的多个导电图形包括：多条第一工作电压连接线和多条第二工作电压连接线，所述第一工作电压连接线沿所述第二方向延伸，所述第二工作电压连接线沿第三方向延伸，所述第三方向与所述第二方向相交；
31.每条所述第二工作电压连接线与至少两条所述第一工作电压传输线电连接，任意一条所述第一工作电压连接线与其他第一工作电压连接线电连接；
32.所述工作电压传输线与所述第一工作电压连接线电连接。
33.在一些实施例中，所述第一工作电压连接线与所述工作电压传输线一一对应；
34.所述数据线在所述基底上的正投影位于所对应的所述数据写入晶体管的有源区图形在所述基底上的正投影的第三侧；
35.所述工作电压传输线在所述基底上的正投影位于所对应的所述数据写入晶体管的有源区图形在所述基底上的正投影的第四侧；
36.所述第一工作电压连接线在所述基底上的正投影位于所对应的所述数据写入晶体管的有源区图形在所述基底上的正投影的第四侧；
37.所述第三侧和所述第四侧为在所述第一方向上的相对两侧。
38.在一些实施例中，所述显示面板还包括：发光元件，所述发光元件包括：沿远离所述基底方向依次设置的第一电极、发光层和第二电极；
39.所述像素驱动电路还包括：第一复位晶体管、第二复位晶体管、第二发光控制晶体管和存储电容；
40.所述第一复位晶体管的控制极与对应的复位控制信号线电连接，所述第一复位晶体管的第一极与复位电压传输线电连接，所述第一复位晶体管的第二极与所述驱动晶体管的控制极电连接；
41.所述第二复位晶体管的控制极与对应的复位控制信号线电连接，所述第二复位晶体管的第一极与复位电压传输线电连接，所述第二复位晶体管的第二极与所述第一电极电连接；
42.所述第二发光控制晶体管的控制极与所述发光控制信号线电连接，所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极连接，所述第二发光控制晶体管的第二极与所述第一电极电连接；
43.所述存储电容的第一端板与所述工作电压传输线连接，所述存储电容的第二端板与所述驱动晶体管的控制极电连接。
44.在一些实施例中，所述驱动功能层还包括：沿着远离基底方向依次设置的有源半导体层、第一绝缘层、第三导电层、第二绝缘层、第四导电层和第三绝缘层，所述第一导电层位于所述第三绝缘层远离所述基底的一侧；
45.所述有源半导体层包括：所述像素驱动电路中各晶体管的有源区图形和源漏掺杂区；
46.所述第三导电层包括：所述像素驱动电路中各晶体管的控制极、所述复位控制信号线、所述栅线、所述存储电容的第二端板和所述发光控制信号线；
47.所述第四导电层包括：所述复位电压传输线和所述存储电容的第一端板。
48.在一些实施例中，所述数据写入晶体管的控制极、阈值补偿晶体管的控制极、第一复位晶体管的控制极和第二复位晶体管的控制极均位于驱动晶体管的控制极的第一侧，第一发光控制晶体管的控制极、第二发光控制晶体管的控制极均位于驱动晶体管的控制极的第二侧，所述第一侧和所述第二侧为在所述第二方向上的相对两侧；
49.数据写入晶体管的控制极和第一发光控制晶体管的控制极均位于驱动晶体管的
控制极的第三侧，阈值补偿晶体管的第一个控制极、第二发光控制晶体管的控制极和第二复位晶体管的控制极均位于驱动晶体管的控制极的第四侧，所述第三侧和所述第四侧为在所述第一方向上的相对两侧。
50.第二方面，本公开实施例还提供了一种显示装置，包括：如上述第一方面中提供的所述显示面板。
附图说明
51.图1为本公开实施提供的一种显示面板的俯视示意图；
52.图2a为本公开实施例中一个像素驱动电路的一种电路结构示意图；
53.图2b为图2a所示像素驱动电路的一种工作时序图；
54.图3为本公开实施例中图2a所示像素驱动电路的一种版图；
55.图4为图3中a-a'向的一种截面示意图；
56.图5为本公开实施例中第二发光控制晶体管与所连接发光器件的一种截面示意图；
57.图6为图3中有源半导体层的一种版图；
58.图7为图3中第三导电层的一种版图；
59.图8为图3中第四导电层的一种版图；
60.图9为图3中第一导电层的一种版图；
61.图10为图3中第二导电层的一种版图；
62.图11为本公开实施例中图2a所示像素驱动电路的另一种版图；
63.图12为图11中b-b'向的一种截面示意图；
64.图13为图11中第一导电层的一种版图；
65.图14为图11中第二导电层的一种版图。
具体实施方式
66.为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种显示面板和显示装置进行详细描述。
67.显示面板通常是由基底以及位于基底上的多个功能膜层堆叠而成；在对在相关技术中所涉及的显示面板进行弯折信赖测试以及在实际使用过程中发现，随着弯折次数的增加，显示面板中容易产生异常像素点(例如，异常亮点)。
68.通过研究发现，相关技术中产生异常亮点的主要原因之一在于：显示面板经过多次弯折(一般是沿数据线的延伸方向上进行弯折)后，部分的功能膜层在弯折位置处因应力集中而产生微裂纹，尤其是微裂纹容易产生在像素驱动电路内数据写入晶体管的有源区图形所在区域处；位于数据写入晶体管的有源区图形所在区域处的微裂纹，会导致数据写入晶体管的性能异常，从而在数据写入晶体管将数据线内所加载的数据电压写入至像素驱动电路内部的过程中，会出现数据电压vdata写入异常(例如，数据电压vdata写入不足)的情况，进而导致发光元件发光异常(例如，在数据电压写入不足的情况下发光元件的发光亮度偏亮)，即形成异常像素点。
69.为有效解决相关技术中存在的上述技术问题，本公开实施例提供了一种显示面
板，下面将结合具体实施例来对本公开所提供的显示面板进行详细描述。
70.需要说明的是，在本公开实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他具有相同、类似特性的器件，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本公开实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极；晶体管的栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为n型和p型，当采用p型晶体管时，第一极为p型晶体管的漏极，第二极为p型晶体管的源极，n型相反。n型晶体管在其控制极施加有高电平信号时而导通且在其控制极施加有低电平信号时而截止，p型晶体管在其控制极施加有低电平信号时而导通且在其控制极施加有高电平信号时而截止。
71.本公开实施例中的发光元件具体为电致发光(electroluminescent)元件，例如发光二极管(lightemittingdiodes，简称led)、有机发光二极管(organiclightemittingdiodes，简称oled)、量子点发光二极管(quantumdotlightemittingdiodes，简称qled)等。本公开实施例中，以发光元件为有机发光二极管
72.图1为本公开实施提供的一种显示面板的俯视示意图，图2a为本公开实施例中一个像素驱动电路的一种电路结构示意图，图2b为图2a所示像素驱动电路的一种工作时序图，图3为本公开实施例中图2a所示像素驱动电路的一种版图，图4为图3中a-a'向的一种截面示意图，图5为本公开实施例中第二发光控制晶体管与所连接发光器件的一种截面示意图，图6为图3中有源半导体层的一种版图，图7为图3中第三导电层的一种版图，图8为图3中第四导电层的一种版图，图9为图3中第一导电层的一种版图，图10为图3中第二导电层的一种版图。如图1至图10所示，显示面板包括基底10以及沿远离基底10方向依次设置的驱动功能层1、平坦化层17、第二导电层9。
73.基底10为柔性基底10，基底10的材料包括聚酰亚胺(polyimide，简称pi)或环烯烃共聚物(cyclo-olefinpolymer，简称cop)。
74.驱动功能层2位于基底10的一侧，驱动功能层2包括多条栅线gate、多条数据线data和多个像素驱动电路1；其中，栅线gate沿第一方向x延伸，数据线data沿第二方向y延伸，第一方向x与第二方向y相交；像素驱动电路1用于驱动相应的发光元件e进行发光，像素驱动电路1包括：数据写入晶体管t2，数据写入晶体管t2的控制极与对应的栅线gate电连接，数据写入晶体管t2的第一极与对应的数据线data电连接，数据写入晶体管t2与像素驱动电路1内的预设节点w电连接，数据写入晶体管t2配置为响应于栅线gate所提供的栅扫描信号的控制将数据线data所提供的数据电压写入至像素驱动电路1内的预设节点w。驱动功能层2包括第一导电层8，第一导电层8包括多个导电图形，数据线data位于第一导电层8；也就是说，数据线data为第一导电层8中的导电图形。
75.平坦化层17位于驱动功能层2远离基底10的一侧，平坦化层17远离驱动功能层2的一侧表面为平坦化表面，以便于后续膜层结构的制备。
76.第二导电层9位于平坦化层17远离驱动功能层2的一侧，第二导电层9包括多个导电图形。
77.在本公开实施例中，第一导电层8中且位于至少一个像素驱动电路1所限定区域内的任意一个沿第二方向y延伸的导电图形在基底10上的正投影与数据写入晶体管t2的有源区图形t2a在基底10上的正投影不存在交叠；和/或，第二导电层9中且位于至少一个像素驱
动电路1所限定区域内的任意一个沿第二方向y延伸的导电图形在基底10上的正投影与数据写入晶体管t2的有源区图形t2a在基底10上的正投影不存在交叠。
78.在本公开实施例中，在至少部分像素驱动电路所限定的区域(为方便描述，将该区域称为“弯折应力减小区域”；“弯折应力减小区域”的具体位置可根据实际需要来进行预先设定；例如，“弯折应力减小区域”可以为某一行或多行像素驱动电路所处区域，或者是显示面板中会被频繁进行弯折的部分像素驱动电路所处区域，又或者是全部像素驱动电路所处区域；此处不一一举例描述)内，在第一导电层8中且位于“弯折应力减小区域”内的任意一个沿第二方向y延伸的导电图形在基底10上的正投影与数据写入晶体管t2的有源区图形t2a在基底10上的正投影不存在交叠，也就是说，第一导电层8中且在“弯折应力减小区域”内不存在延伸方向为第二方向y且穿过数据写入晶体管t2的有源区图形t2a的导电图形，因此在沿着第二方向y(即，数据线data的延伸方向)对显示面板进行弯折且弯折位置位于“弯折应力减小区域”时，第一导电层8在数据写入晶体管t2的有源区图形t2a所处区域不会产生弯折应力，故能够在一定程度上减小位于“弯折应力减小区域”内数据写入晶体管t2的有源区图形t2a 所处区域处的弯折应力，从而能够有效避免各功能膜层在数据写入晶体管t2的有源区图形t2a所处区域处产生微裂纹，有利于保证数据写入晶体管t2的性能正常，像素驱动电路1能够输出相应的驱动电流，进而使得发光元件e能够正常发光。
79.基于上述内容可见，通过对第一导电层8进行上述设计，可在一定程度上减小位于“弯折应力减小区域”内数据写入晶体管t2的有源区图形t2a所处区域的弯折应力，有利于改善因弯折应力而导致发光元件e发光异常的问题。
80.同理，第二导电层9中且在“弯折应力减小区域”内的任意一个沿第二方向y延伸的导电图形在基底10上的正投影与数据写入晶体管t2的有源区图形 t2a在基底10上的正投影不存在交叠，也就是说，第二导电层9中且在“弯折应力减小区域”内不存在延伸方向为第二方向y且穿过数据写入晶体管t2的有源区图形t2a的导电图形，因此在沿着第二方向y(即，数据线data的延伸方向)对显示面板进行弯折且弯折位置位于“弯折应力减小区域”时，第二导电层9在数据写入晶体管t2的有源区图形t2a所处区域不会产生弯折应力，故能够在一定程度上减小位于“弯折应力减小区域”内数据写入晶体管t2的有源区图形t2a所处区域处的弯折应力，从而能够有效避免各功能膜层在数据写入晶体管t2的有源区图形t2a所处区域处产生微裂纹，有利于保证数据写入晶体管 t2的性能正常，像素驱动电路1能够输出相应的驱动电流，进而使得发光元件e能够正常发光。
81.基于上述内容可见，通过对第二导电层9进行上述设计，可在一定程度上减小位于“弯折应力减小区域”内数据写入晶体管t2的有源区图形t2a所处区域的弯折应力，有利于改善因弯折应力而导致发光元件e发光异常的问题。
82.需要说明的是，附图3和图4中仅示例性画出了在第一导电层8中且位于一个像素驱动电路所限定区域内的任意一个沿第二方向y延伸的导电图形在基底10上的正投影与数据写入晶体管t2的有源区图形t2a在基底10上的正投影不存在交叠，且在第二导电层9中且位于一个像素驱动电路所限定区域内的任意一个沿第二方向y延伸的导电图形在基底10上的正投影与数据写入晶体管t2 的有源区图形t2a在基底10上的正投影不存在交叠的情况，这种情况仅起到示例性作用。
83.本领域技术人员应该知晓的是，仅对第一导电层8进行前述设计(即，第一导电层8
中且位于一个像素驱动电路所限定区域内的任意一个沿第二方向y 延伸的导电图形在基底10上的正投影与数据写入晶体管t2的有源区图形t2a 在基底10上的正投影不存在交叠，而在第二导电层9中且位于同一个像素驱动电路所限定区域内存在沿第二方向y延伸且在基底10上的正投影与数据写入晶体管t2的有源区图形t2a在基底10上的正投影相交叠的导电图形；此种情况未给出相应附图)，或者仅对第二导电层9进行前述设计(即，第二导电层9中且位于同一个像素驱动电路所限定区域内的任意一个沿第二方向y延伸的导电图形在基底10上的正投影与数据写入晶体管t2的有源区图形t2a在基底10上的正投影不存在交叠，而第一导电层8且位于同一像素驱动电路所限定区域内存在沿第二方向y延伸且在基底10上的正投影与数据写入晶体管t2的有源区图形t2a在基底10上的正投影相交叠的导电图形；此种情况未给出相应附图)，该两种情况均可在一定程度上减小数据写入晶体管t2的有源区图形t2a所处区域的弯折应力，有利于改善因弯折应力而导致发光元件e发光异常的问题。
84.在一些实施例中，第一导电层8中且位于至少一个像素驱动电路1所限定区域(即前述的“弯折应力减小区域”)内的任意一个导电图形在基底10上的正投影，与数据写入晶体管t2的有源区图形t2a在基底10上的正投影不存在交叠；和/或，第二导电层9中且位于至少一个像素驱动电路所限定区域内(即前述的“弯折应力减小区域”)的任意一个导电图形在基底10上的正投影，与数据写入晶体管t2的有源区图形t2a在基底10上的正投影不存在交叠。
85.由于第一导电层8中且位于至少一个像素驱动电路所限定区域内的任意一个导电图形在基底10上的正投影与数据写入晶体管t2的有源区图形t2a在基底10上的正投影不存在交叠(第一导电层8在位于“弯折应力减小区域”内的数据写入晶体管t2的有源区图形t2a所在区域形成避让)，故在任意方向上对柔性基板进行弯折且弯折位置位于“弯折应力减小区域”时，第一导电层8在位于“弯折应力减小区域”内的数据写入晶体管t2的有源区图形t2a所处区域均不会产生弯折应力，故能够在一定程度上减小数据写入晶体管t2的有源区图形t2a所处区域处的弯折应力，从而能够有效避免各功能膜层在数据写入晶体管t2的有源区图形t2a所处区域处产生微裂纹。
86.同理，由于第二导电层9中且位于至少一个像素驱动电路所限定区域内的任意一个导电图形在基底10上的正投影与数据写入晶体管t2的有源区图形t2a 在基底10上的正投影不存在交叠(第一导电层8在位于“弯折应力减小区域”内的数据写入晶体管t2的有源区图形t2a所在区域形成避让)，故在任意方向上对柔性基板进行弯折时，第二导电层9在位于“弯折应力减小区域”内的数据写入晶体管t2的有源区图形t2a所处区域均不会产生弯折应力故能够在一定程度上减小数据写入晶体管t2的有源区图形t2a所处区域处的弯折应力，从而能够有效避免各功能膜层在数据写入晶体管t2的有源区图形t2a所处区域处产生微裂纹。
87.在一些实施例中，像素驱动电路1还包括：驱动晶体管t1和阈值补偿晶体管t3；驱动晶体管t1的控制极与阈值补偿晶体管t3的第一极电连接，驱动晶体管t1的第一极与预设节点w电连接，驱动晶体管t1的第二极与阈值补偿晶体管t3的第二极电连接，阈值补偿晶体管t3的控制极与对应的栅线gate电连接。
88.在本公开实施例中，数据电压通过数据写入晶体管t2写入像素驱动电路1 内的预
设节点w后，还需通过阈值补偿晶体管t3将进行了阈值补偿的数据电压写入至驱动晶体管t1的控制极，阈值补偿晶体管t3的性能也决定了经过阈值补偿的数据电压是否能够正常写入至驱动晶体管t1的控制极。
89.为避免各功能膜层在阈值补偿晶体管t3的有源区图形t3a所处区域处产生微裂纹而导致阈值补偿晶体管t3的性能异常的问题；在本公开实施例中，第一导电层8中且位于至少一个像素驱动电路所限定区域(即前述的“弯折应力减小区域”)内的任意一个沿第二方向y延伸的导电图形在基底10上的正投影，与阈值补偿晶体管t3的有源区图形t3a在基底10上的正投影不存在交叠；和/ 或，第二导电层9中且位于至少一个像素驱动电路所限定区域(即前述的“弯折应力减小区域”)内的任意一个沿第二方向y延伸的导电图形在基底10上的正投影，与阈值补偿晶体管t3的有源区图形t3a在基底10上的正投影不存在交叠。
90.在本公开实施例中，由于第一导电层8中且位于“弯折应力减小区域”内的任意一个沿第二方向y延伸的导电图形在基底10上的正投影与阈值补偿晶体管t3的有源区图形t3a在基底10上的正投影不存在交叠，也就是说，第一导电层8中且位于即前述的“弯折应力减小区域”内不存在延伸方向为第二方向y 且穿过阈值补偿晶体管t3的有源区图形t3a的导电图形，因此在沿着第二方向 y(即，数据线data的延伸方向)对显示面板进行弯折且弯折位置位于“弯折应力减小区域”时，第一导电层8在阈值补偿晶体管t3的有源区图形t3a所处区域不会产生弯折应力，故能够在一定程度上减小位于“弯折应力减小区域”内阈值补偿晶体管t3的有源区图形t3a所处区域处的弯折应力，从而能够有效避免各功能膜层在阈值补偿晶体管t3的有源区图形t3a所处区域处产生微裂纹，有利于保证阈值补偿晶体管t3的性能正常，像素驱动电路1能够输出相应的驱动电流，进而使得发光元件e能够正常发光。
91.基于上述内容可见，通过对第一导电层8进行上述设计，可在一定程度上减小位于“弯折应力减小区域”内阈值补偿晶体管t3的有源区图形t3a所处区域的弯折应力，有利于改善因弯折应力而导致发光元件e发光异常的问题。
92.同理，由于第二导电层9中且位于“弯折应力减小区域”内的任意一个沿第二方向y延伸的导电图形在基底10上的正投影与阈值补偿晶体管t3的有源区图形t3a在基底10上的正投影不存在交叠，也就是说，第二导电层9中且位于位于“弯折应力减小区域”内不存在延伸方向为第二方向y且穿过阈值补偿晶体管t3的有源区图形t3a的导电图形，因此在沿着第二方向y(即，数据线 data的延伸方向)对显示面板进行弯折时，第二导电层9在阈值补偿晶体管t3 的有源区图形t3a所处区域不会产生弯折应力，故能够在一定程度上减小位于“弯折应力减小区域”内阈值补偿晶体管t3的有源区图形t3a所处区域处的弯折应力，从而能够有效避免各功能膜层在阈值补偿晶体管t3的有源区图形t3a 所处区域处产生微裂纹，有利于保证阈值补偿晶体管t3的性能正常，像素驱动电路1能够输出相应的驱动电流，进而使得发光元件e能够正常发光。
93.基于上述内容可见，通过对第二导电层9进行上述设计，可在一定程度上减小位于“弯折应力减小区域”内阈值补偿晶体管t3的有源区图形t3a所处区域的弯折应力，有利于改善因弯折应力而导致发光元件e发光异常的问题。
94.需要说明的是，附图3和附图4中仅示例性画出了在第一导电层8中且位于一个像素驱动电路所限定区域内的任意一个沿第二方向y延伸的导电图形在基底10上的正投影与阈值补偿晶体管t3的有源区图形t3a在基底10上的正投影不存在交叠，且在第二导电层9中
且位于一个像素驱动电路所限定区域内的任意一个沿第二方向y延伸的导电图形在基底10上的正投影与阈值补偿晶体管 t3的有源区图形t3a在基底10上的正投影不存在交叠的情况，这种情况仅起到示例性作用。本领域技术人员应该知晓的是，仅对第一导电层8进行前述设计 (即，第一导电层8中且位于一个像素驱动电路所限定区域内的任意一个沿第二方向y延伸的导电图形在基底10上的正投影与阈值补偿晶体管t3的有源区图形t3a在基底10上的正投影不存在交叠，而在第二导电层9中且位于同一个像素驱动电路所限定区域内存在沿第二方向y延伸且在基底10上的正投影与阈值补偿晶体管t3的有源区图形t3a在基底10上的正投影相交叠的导电图形；此种情况未给出相应附图)，或者仅对第二导电层9进行前述设计(即，第二导电层9中且位于同一个像素驱动电路所限定区域内的任意一个沿第二方向y延伸的导电图形在基底10上的正投影与阈值补偿晶体管t3的有源区图形t3a在基底10上的正投影不存在交叠，而第一导电层8内存在沿第二方向y延伸且在基底10上的正投影与阈值补偿晶体管t3的有源区图形t3a在基底10上的正投影相交叠的导电图形；此种情况未给出相应附图)，该两种情况均可在一定程度上减小阈值补偿晶体管t3的有源区图形t3a所处区域的弯折应力，有利于改善因弯折应力而导致发光元件e发光异常的问题。
95.在一些实施例中，第一导电层8中且位于至少一个像素驱动电路1所限定区域(即前述的“弯折应力减小区域”)内的任意一个导电图形在基底10上的正投影，与阈值补偿晶体管t3的有源区图形t3a在基底10上的正投影不存在交叠；和/或，第二导电层9内任意一个导电图形在基底10上的正投影，与阈值补偿晶体管t3的有源区图形t3a在基底10上的正投影不存在交叠。
96.由于第一导电层8中且位于至少一个像素驱动电路所限定区域内的任意一个导电图形在基底10上的正投影与阈值补偿晶体管t3的有源区图形t3a在基底10上的正投影不存在交叠(第一导电层8在位于“弯折应力减小区域”内的阈值补偿晶体管t3的有源区图形t3a所在区域形成避让)，故在任意方向上对柔性基板进行弯折且弯折位置位于“弯折应力减小区域”时，第一导电层8在位于“弯折应力减小区域”内的阈值补偿晶体管t3的有源区图形t3a所处区域均不会产生弯折应力故能够在一定程度上减小阈值补偿晶体管t3的有源区图形 t3a所处区域处的弯折应力，从而能够有效避免各功能膜层在阈值补偿晶体管 t3的有源区图形t3a所处区域处产生微裂纹。
97.同理，由于第二导电层9中且位于至少一个像素驱动电路所限定区域内的任意一个导电图形在基底10上的正投影与阈值补偿晶体管t3的有源区图形t3a 在基底10上的正投影不存在交叠(第一导电层8在位于“弯折应力减小区域”内的阈值补偿晶体管t3的有源区图形t3a所在区域形成避让)，故在任意方向上对柔性基板进行弯折时，第二导电层9在位于“弯折应力减小区域”内的阈值补偿晶体管t3的有源区图形t3a所处区域均不会产生弯折应力故能够在一定程度上减小阈值补偿晶体管t3的有源区图形t3a所处区域处的弯折应力，从而能够有效避免各功能膜层在阈值补偿晶体管t3的有源区图形t3a所处区域处产生微裂纹。
98.在一些实施例中，像素驱动电路1还包括：第一发光控制晶体管t4；第一发光控制晶体管t4的控制极与对应的发光控制信号线em电电连接，第一发光控制晶体管t4的第一极与工作电压传输线dd电连接，第一发光控制晶体管t4 的第二极与预设节点w电连接。工作电压传输线dd提供工作电压vdd。
99.在一些实施例中，工作电压传输线dd位于第二导电层9，工作电压传输线 dd沿第二方向y延伸。也就是说，工作电压传输线dd为第二导电层9中的导电图形。
100.在一些实施例中，数据线data在基底10上的正投影位于所对应的数据写入晶体管t2的有源区图形t2a在基底10上的正投影的第三侧；工作电压传输线dd在基底10上的正投影位于所对应的数据写入晶体管t2的有源区图形t2a 在基底10上的正投影的第四侧；第三侧和第四侧为在第一方向x上的相对两侧。
101.参见图2a所示，在一些实施例中，显示面板还包括：发光元件e，发光元件e包括：沿远离基底10方向依次设置的第一电极16、发光层和第二电极；
102.像素驱动电路1还包括：第一复位晶体管t6、第二复位晶体管t7、第二发光控制晶体管t5和存储电容。
103.其中，第一复位晶体管t6的控制极与对应的复位控制信号线rst电连接，第一复位晶体管t6的第一极与复位电压传输线电连接，第一复位晶体管t6的第二极与驱动晶体管t1的控制极电连接。复位电压传输线提供复位电压vinit。
104.第二复位晶体管t7的控制极与对应的复位控制信号线rst电连接，第二复位晶体管t7的第一极与复位电压传输线电连接，第二复位晶体管t7的第二极与第一电极16电连接。
105.第二发光控制晶体管t5的控制极与发光控制信号线em电连接，第二发光控制晶体管t5的第一极与驱动晶体管t1的第二极连接，第二发光控制晶体管t5的第二极与第一电极16电连接。
106.存储电容的第一端板与工作电压传输线dd连接，存储电容的第二端板与驱动晶体管t1的控制极电连接。
107.以图2a中各晶体管均为p型晶体管为例，图2a所示像素驱动电路1的工作过程可划分为3个工作阶段t1～t3，像素驱动电路1内各晶体管在各工作阶段的具体工作过程可对照图2b中所示时序进行，具体过程此处不再详细描述。
108.需要说明的是，本公开实施例中像素驱动电路1采用图2a中所示7t1c的情况(7个晶体管和1个电容)的情况，仅起到示例性作用，其不会对本公开的技术方案产生限制。在本公开实施例中，仅需保证像素驱动电路1至少包括上述数据写入晶体管t2、驱动晶体管t1、第一发光控制晶体管t4和阈值补偿晶体管t3即可，像素驱动电路1还可以采用其他数量的晶体管的结构，如7t2c 结构、6t1c结构、6t2c结构或者9t2c结构，本公开实施例对此不作限定。
109.参见图2a、图2、图6至图10所示，驱动功能层2还包括：沿着远离基底 10方向依次设置的有源半导体层7、第一绝缘层11、第三导电层6、第二绝缘层12、第四导电层5和第三绝缘层13，第一导电层8位于第三绝缘层13远离基底10的一侧。
110.参见图6所示，有源半导体层7包括：像素驱动电路1中各晶体管的有源区图形(也称为沟道区)和源漏掺杂区图形(包括源极区和漏极区)；在图6中，有源半导体层7在tna所指虚线矩形框内的部分表示晶体管tn的有源区图形， tns表示晶体管tna的源极区域，tnd表示晶体管tna的漏极区域，1≤n≤7且 n为正整数；示例性地，有源半导体层7在t1a所指虚线矩形框内的部分表示驱动晶体管t1的有源区图形，t1s表示驱动晶体管t1的源极区域，t1d表示驱动晶体管t1的漏极区域t1d；有源半导体层7在t7a所指虚线矩形框内的部分表示
第二复位晶体管t7的有源区图形，t7s表示第二复位晶体管t7的源极区域， t7d表示第二复位晶体管t7的漏极区域t7d。同一像素驱动电路1中的各晶体管的有源区图形和源漏掺杂区一体设置。
111.需要说明的是，有源半导体层7可以包括一体形成的低温多晶硅层，其中各晶体管的源极区域和漏极区域可以通过掺杂等进行导体化实现各结构的电连接。也就是每个像素驱动电路1内各晶体管的有源区图形和源漏掺杂区图形为由p-硅形成的整体图案，且不同晶体管的有源层图形之间可由掺杂结构隔开。
112.例如，有源半导体层7可采用非晶硅、多晶硅、氧化物半导体材料等制作。上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域。
113.参见图7所示，第三导电层6包括：像素驱动电路1中各晶体管的控制极、复位控制信号线rst、栅线gate、存储电容c的第二端板c_2和发光控制信号线em。
114.数据写入晶体管t2的控制极可以为栅线gate与有源半导体层7交叠的部分；第一发光控制晶体管t4的控制极可以为发光控制信号线em与有源半导体层7交叠的第一部分，第二发光控制晶体管t5的控制极可以为发光控制信号线 em与有源半导体层7交叠的第二部分；第一复位晶体管t6的控制极为复位控制信号线rst与有源半导体层7交叠的第一部分，第二复位晶体管t7的控制极为复位控制信号线rst与有源半导体层7交叠的第二部分；阈值补偿晶体管t3可为双栅结构的薄膜晶体管，阈值补偿晶体管t3的第一个控制极可为栅线gate 与有源半导体层7交叠的部分，阈值补偿晶体管t3的第二个控制极可为从栅线 gate突出的突出部p与有源半导体层7交叠的部分，驱动晶体管t1的控制极可为存储电容c的第二端板c_2。需要说明的是，图6中的各虚线矩形框也示出了第一导电层8与有源半导体层7交叠的各个部分。
115.在一些实施例中，数据写入晶体管t2的控制极、阈值补偿晶体管t3的控制极、第一复位晶体管t6的控制极和第二复位晶体管t7的控制极均位于驱动晶体管t1的控制极的第一侧，第一发光控制晶体管t4的控制极、第二发光控制晶体管t5的控制极均位于驱动晶体管t1的控制极的第二侧，第一侧和第二侧为在第二方向y上的相对两侧；例如，第一侧为附图6～图10中的上侧、第二侧为附图6～图10中的下侧；数据写入晶体管t2的控制极和第一发光控制晶体管t4的控制极均位于驱动晶体管t1的控制极的第三侧，阈值补偿晶体管t3 的第一个控制极、第二发光控制晶体管t5的控制极和第二复位晶体管t7的控制极均位于驱动晶体管t1的控制极的第四侧，第三侧和第四侧为在第一方向x 上的相对两侧；例如，第三侧为附图6～图10中的左侧、第二侧为附图6～图 10中的右侧。
116.继续参见图7所示，复位控制信号线rst、栅线gate和发光控制信号线em 均沿第一方向x延伸。在同一像素驱动电路1内，该像素驱动电路1所配置的复位控制信号线rst位于所配置的栅线gate的第一侧，该像素驱动电路1所配置的栅线gate位于存储电容c的第二端板c_2的第一侧，该像素驱动电路1所配置的发光控制信号线em位于存储电容c的第二端板c_2的第二侧。也就是说，在同一像素驱动电路1内，像素驱动电路1所配置的复位控制信号线rst、所配置的栅线gate、存储电容c的第二端板c_2和所配置的发光控制信号线em从上至下依次排布。
117.参见图8所示，第四导电层5包括：复位电压传输线init和存储电容c的第一端板c_1。其中，复位电压传输线init沿第一方向x延伸；存储电容c的第一端板c_1与存储电容c的
第二端板c_2相交叠的部分可形成电容。
118.参见图9所示，第一导电层8包括：数据线data，数据线data沿第二方向 y延伸；对于任意一个像素驱动电路1，该像素驱动电路1所对应的数据线data (即通过过孔与像素驱动电路1内数据写入晶体管t2的第一极直接相接触的一条数据线data)在基底10上的正投影位于该像素驱动电路1内数据写入晶体管 t2的有源区图形t2a在基底10上的正投影的第三侧；例如，附图3和图4中所示像素驱动电路1所对应的数据线data在基底10上的正投影位于该像素驱动电路1内数据写入晶体管t2的有源区图形t2a在基底10上的正投影的左侧。
119.另外，第三导电层6结构中还设置有第一连接部q1、第二连接部q2和第三连接部15，第一连接部q1、第二连接部q2和第三连接部15均沿第二方向y延伸；其中，第一连接部q1被配置为连接阈值补偿晶体管t3的第二极和驱动晶体管t1的控制极，第二连接部q2被配置为连接复位电压传输线rst和第二复位晶体管t7的第一极，第三连接部15被配置为连接发光元件e的第一电极16 与第二发光控制晶体管t5的第二极。
120.参见图10所示，第二导电层9包括：工作电压传输线dd，工作电压传输线 dd沿第二方向y延伸；对于任意一个像素驱动电路1，该像素驱动电路1所对应的工作电压传输线dd(即通过过孔与像素驱动电路1内第一发光控制晶体管 t4的第一极直接相接触的一条工作电压传输线dd)在基底10上的正投影位于该像素驱动电路1内第一发光控制晶体管t4的有源区图形t4a在基底10上的正投影的第四侧；例如，附图3和图4中所示像素驱动电路1所对应的工作电压传输线dd在基底10上的正投影位于该像素驱动电路1内第一发光控制晶体管t4的有源区图形t2a在基底10上的正投影的右侧。
121.在一些实施例中，发光元件e中的第一电极16也可以位于第二导电层9，也就是说第二导电层9包括第一电极16。需要说明的是，附图10中未示意出第一电极16。
122.图11为本公开实施例中图2a所示像素驱动电路的另一种版图，图12为图 11中b-b'向的一种截面示意图，图13为图11中第一导电层的一种版图，图14 为图11中第二导电层的一种版图。如图11至图14所示，与前面实施例中所示工作电压传输线dd位于第二导电层9中的情况不同，本实施例中工作电压传输线dd位于第一导电层8。也就是说，本实施例中的工作电压传输线dd与数据线 data同层设置且均位于第一导电层8。
123.图11中所示像素驱动电路1内有源半导体层7、第三导电层6、第四导电层5的版图结构可参见图6～图8中所示。
124.参见图11和图12所示，在一些实施例中，数据线data在基底10上的正投影位于所对应的数据写入晶体管t2的有源区图形t2a在基底10上的正投影的第三侧；工作电压传输线dd在基底10上的正投影位于所对应的数据写入晶体管t2的有源区图形t2a在基底10上的正投影的第四侧；第三侧和第四侧为在第一方向x上的相对两侧。例如，第三侧和第四侧分别为附图11中的左侧和右侧。
125.在一些实施例中，第二导电层9内的多个导电图形包括：多条第一工作电压连接线18和多条第二工作电压连接线19，第一工作电压连接线18沿第二方向y延伸，第二工作电压连接线19沿第三方向延伸，第三方向与第二方向y相交。
126.在一些实施例中，第三方向与第一方向x为同一方向。参见图11所示，在一些实施例中，第二工作电压连接线19沿第一方向x延伸且第二工作电压连接线19在基底10上的正投影与栅线gate在基底10上的正投影存在交叠。当然，本公开实施例中的第三方向还可以
与第一方向x和第二方向y均相交，此种情况未给出相应附图。
127.每条第二工作电压连接线19与至少两条第一工作电压传输线dd电连接，任意一条第一工作电压连接线18与其他第一工作电压连接线18电连接；工作电压传输线dd与第一工作电压连接线18电连接。
128.在本公开实施例中，多条第一工作电压连接线18和多条第二工作电压连接线19形成网状结构且与每条工作电压传输线dd均构成并列，可使得每条工作电压传输线dd上所加载的工作电压保持一致，同时还能有效降每条工作电压传输线dd上的等效电阻，以保证每条工作电压传输线dd提供给对应的像素驱动电路1的工作电压保持一致。
129.需要说明的是，即便在一些实施例中第二工作电压连接线19在基底10上的正投影会与数据写入晶体管t2的有源区图形t2a在基底10上的正投影存在交叠，但由于第二工作电压连接线19的线宽一般较窄且第二工作电压连接线19 的延伸方向不为第二方向y，因此在对显示面板沿第二方向y进行弯折时，第二工作电压连接线19位于数据写入晶体管t2的有源区图形t2a所处区域的部分基本不会产生弯折或产生极小程度的弯折，即不会产生弯折应力或产生极小程度的弯折应力；因此，不会对数据写入晶体管t2的有源区图形t2a所处区域处的弯折应力产生实质影响。
130.在一些实施例中，第一工作电压连接线18与工作电压传输线dd一一对应；数据线data在基底10上的正投影位于所对应的数据写入晶体管t2的有源区图形t2a在基底10上的正投影的第三侧；工作电压传输线dd在基底10上的正投影位于所对应的数据写入晶体管t2的有源区图形t2a在基底10上的正投影的第四侧；第一工作电压连接线18在基底10上的正投影位于所对应的数据写入晶体管t2的有源区图形t2a在基底10上的正投影的第四侧。
131.在一些实施例中，第一工作电压连接线18与其所对应的工作电压传输线dd，二者在基底10上的正投影存在交叠。进一步可选地，第一工作电压连接线18 与其所对应的工作电压传输线dd，二者在基底10上的正投影完全重叠。
132.基于同一发明构思，本公开实施例还提供了一种显示装置，该显示装置包括前面实施例中的显示面板；对于该显示面板的描述可参见前面实施例中的内容，此处不再赘述。
133.需要说明的是，本公开实施例中显示装置可以为柔性可穿戴设备、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
134.进一步地，显示装置还可以包括多种类型的显示装置，例如液晶显示装置 (前述显示面板用作液晶盒的光源)、有机电致发光显示装置(例如，oled显示装置、qled显示装置)、迷你二极管(mini led)显示装置，在此不做限定。
135.可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。