显示装置和制造该显示装置的方法与流程

1.本公开总体涉及具有改善的显示质量的显示装置，并且涉及制造该显示装置的方法。


背景技术：

2.显示装置包括多个像素，并且像素中的每个包括多个晶体管、至少一个存储电容器和至少一个发光二极管。电容可以存储在存储电容器中，并且发光二极管可以基于电容产生恒定亮度的光。因此，为了使发光二极管产生具有期望亮度的光，电容必须被充分地存储。
3.在该背景技术部分中公开的上述信息仅用于理解所公开的构思的背景，并且因此可能包含不构成现有技术的信息。


技术实现要素：

4.一些实施例提供具有改善的显示质量的显示装置。
5.一些实施例提供制造具有改善的显示质量的显示装置的方法。
6.根据一些实施例的显示装置可以包括：第一晶体管，包括位于基板上的遮光图案、位于遮光图案上的有源图案以及位于有源图案上的栅电极；第二晶体管，被配置为响应于栅信号而将数据电压提供到第一晶体管；以及存储电容器，电连接到栅电极和遮光图案，并且包括：与遮光图案位于同一层中的第一导电图案；位于第一导电图案上并且与第一导电图案重叠的第二导电图案；与栅电极位于同一层中、与第二导电图案重叠并且电连接到第一导电图案的第三导电图案；以及位于第三导电图案上、与第三导电图案重叠并且电连接到第二导电图案的第四导电图案。
7.第一导电图案和第二导电图案可以形成第一电容。
8.第二导电图案和第三导电图案可以形成第二电容。
9.第三导电图案和第四导电图案可以形成第三电容。
10.第一导电图案、第二导电图案和第三导电图案可以彼此重叠。
11.第一导电图案、第二导电图案和第四导电图案可以彼此重叠。
12.第一导电图案、第三导电图案和第四导电图案可以彼此重叠。
13.第二导电图案、第三导电图案和第四导电图案可以彼此重叠。
14.显示装置可以进一步包括与有源图案位于同一层中并且接触第二导电图案的半导体图案。
15.显示装置可以进一步包括位于栅电极上的第一电极、位于第一电极上的发射层以及位于发射层上的第二电极，其中第四导电图案与第一电极位于同一层中。
16.显示装置可以进一步包括与第一电极位于同一层中并且电连接第一导电图案和第三导电图案的桥接图案。
17.第一导电图案、第三导电图案和栅电极可以被配置为接收第一信号，并且第二导
电图案、第四导电图案和遮光图案可以被配置为接收第二信号。
18.第一导电图案和第三导电图案可以包括相同的材料。
19.根据一些实施例的制造显示装置的方法可以包括：在基板上形成遮光图案和第一导电图案；在第一导电图案上形成初始有源图案；在初始有源图案上形成初始第二导电图案；通过第一刻蚀工艺形成有源图案和第二导电图案，其中第二导电图案与第一导电图案重叠；形成栅电极和第三导电图案，其中栅电极位于有源图案上，并且第三导电图案位于第二导电图案上并且与第二导电图案重叠；以及在第三导电图案上形成与第三导电图案重叠的第四导电图案，其中第一导电图案和第三导电图案彼此电连接，并且其中第二导电图案和第四导电图案彼此电连接。
20.该方法可以进一步包括：在第三导电图案上形成通孔绝缘层；在通孔绝缘层中形成暴露第一导电图案的第一部分、第二导电图案的第二部分和第三导电图案的第三部分的接触孔；以及在通孔绝缘层上形成接触第一部分和第三部分的桥接图案，其中第四导电图案接触第二部分。
21.形成有源图案和第二导电图案可以包括：在初始第二导电图案上形成第一光刻胶图案和第二光刻胶图案；通过第一刻蚀工艺形成与第二光刻胶图案重叠的第二导电图案；通过第一刻蚀工艺形成与第一光刻胶图案重叠的有源图案；移除第一光刻胶图案；以及通过第二刻蚀工艺移除初始第二导电图案的与第二光刻胶图案不重叠的至少一部分。
22.在初始第二导电图案上形成第一光刻胶图案和第二光刻胶图案可以包括：在初始第二导电图案上形成初始光刻胶图案；以及通过使用半色调掩模形成具有第一厚度的第一光刻胶图案以及具有大于第一厚度的第二厚度的第二光刻胶图案。
23.第一刻蚀工艺可以使用用于刻蚀初始有源图案和初始第二导电图案的第一刻蚀剂来执行，并且第二刻蚀工艺使用用于刻蚀初始第二导电图案的第二刻蚀剂来执行。
24.初始有源图案可以包括氧化物半导体，其中初始第二导电图案包括氧化铟锡，其中第一刻蚀剂包括过硫酸钠，并且其中第二刻蚀剂包括硫酸化合物或硝酸化合物。
25.该方法可以进一步包括：在第二导电图案上形成与第二导电图案重叠的第三导电图案之后，对有源图案执行等离子体处理。
26.因此，根据一些实施例的显示装置可以包括顺序堆叠的第一导电图案至第四导电图案。第一导电图案和第三导电图案可以彼此电连接，并且第二导电图案和第四导电图案可以彼此电连接。因此，第一导电图案和第二导电图案可以构成第一存储电容器，第二导电图案和第三导电图案可以构成第二存储电容器，并且第三导电图案和第四导电图案可以构成第三存储电容器。第一存储电容器至第三存储电容器可以彼此并联连接。因此，电容可以被充分地存储在显示装置中，并且可以改善显示装置的显示质量。
27.另外，在根据实施例的制造显示装置的方法中，第二导电图案可以与晶体管的有源图案一起形成，并且第三导电图案可以与晶体管的栅电极一起形成，并且第四导电图案可以与发光二极管的第一电极一起形成。因此，可以在不添加用于形成第二导电图案、第三导电图案和第四导电图案的掩模的情况下执行该方法。
28.应当理解，前述概括描述和下面的具体实施方式两者都仅仅是说明性的，而不进行限制，并且旨在提供所要求保护的实施例的进一步说明。
附图说明
29.包含附图来提供本公开的进一步理解并且附图被并入本说明书中且构成本说明书的一部分，附图图示本公开的实施例，并且与描述一起用来解释所公开的构思。
30.图1是图示根据一些实施例的显示装置的框图。
31.图2是图示包含在图1的显示装置中的像素的示例的电路图。
32.图3是图示包含在图2的像素中的第一晶体管、第一存储电容器、第二存储电容器和第三存储电容器的截面图。
33.图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15和图16是图示根据一些实施例的制造显示装置的方法的截面图。
具体实施方式
34.通过参考实施例的详细描述和附图，可以更容易地理解本公开的一些实施例的方面以及其实现方法。在下文中，将参考附图更详细地描述实施例。然而，所描述的实施例可以以各种不同的形式体现，并且不应当被理解为只限于本文中的例示实施例。相反，提供这些实施例作为示例，使得本公开将是全面和完整的，并且将向本领域技术人员完全传达本公开的方面。因此，可以不描述对于本领域普通技术人员完全理解本公开的方面并非必要的工艺、元件和技术。
35.除非另被注明，否则在整个附图和书面描述中，相同的附图标记、字符或它们的组合表示相同的元件，并且因此，将不再重复其描述。此外，可以不示出与实施例的描述无关的部件，以使描述清楚。
36.在附图中，为了清楚起见，可夸大元件、层和区域的相对尺寸。另外，附图中交叉影线和/或阴影的使用通常被提供为使邻近元件之间的边界变得清楚。因此，除非规定，否则无论是交叉影线或阴影的存在还是不存在均不传达或者指示对特定材料、材料性质、尺寸、比例、示出元件之间的共性和/或元件的任何其他特征、属性、性质等的任何偏好或需求。
37.在本文中参考截面图示描述了各种实施例，该截面图示是实施例和/或中间结构的示意性图示。因此，应预期到由于例如制造技术和/或公差而导致的图示的形状的变化。此外，本文中公开的具体结构或功能描述仅仅是例示性的，为了描述根据本公开的构思的实施例的目的。因此，本文公开的实施例不应该被解释为限于特定示出的区域的形状，而是包括由例如制造引起的形状偏差。
38.例如，被示出为矩形的注入区域通常将具有圆形或者弯曲特征和/或在其边缘具有注入浓度的梯度而不是从注入区域到非注入区域的二元变化。同样，通过注入形成的掩埋区域可导致在掩埋区域与通过其进行注入的表面之间的区域中的一些注入。因此，图中示出的区域实质上是示意性的，并且这些区域的形状并非旨在示出装置的区域的实际形状，且并非旨在是限制性的。另外，如本领域技术人员将认识到的，可以以各种不同的方式来修改所描述的实施例，所有这些都不背离本公开的精神或范围。
39.在具体实施方式中，为了说明的目的，阐述许多具体细节以提供各个实施例的全面理解。然而，显而易见的，各个实施例可以在没有这些具体细节的情况下或在一个或多个等同布置下实践。在其他实例中，以框图的形式示出众所周知的结构和装置，以便避免不必要地模糊各个实施例。
40.出于易于说明的目的，在本文中可以使用诸如“下面”、“下方”、“下”、“之下”、“上方”和“上”等的空间相对术语来描述如附图中所示的一个元件或特征相对于另一(些)元件或特征的关系。应当理解，空间相对术语旨在包含除附图中描绘的方位之外的装置在使用中或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为在其他元件或特征“下方”或“下面”或“之下”的元件将随之被定向为在其他元件或特征“上方”。因此，示例术语“下方”和“之下”可包含上方和下方两个方位。装置可以以其他方式定向(例如，旋转90度或以其他方位)，并且应当对本文使用的空间相对描述符进行相应地解释。类似地，当第一部件被描述为设置在第二部件“上”时，这指示第一部件被设置在第二部件的上侧或下侧，而不限于第二部件的基于重力方向的上侧。
41.将理解，当一元件、层、区域或部件被称为“形成在”另一元件、层、区域或部件“上”、位于另一元件、层、区域或部件“上”、“连接到”或“耦接到”另一元件、层、区域或部件时，该元件、层、区域或部件可以直接形成在另一元件、层、区域或部件上，直接位于另一元件、层、区域或部件上，直接连接到或耦接到另一元件、层、区域或部件，或者间接形成在另一元件、层、区域或部件上，间接位于另一元件、层、区域或部件上，间接连接到或耦接到另一元件、层、区域或部件，使得可以存在一个或多个居间元件、层、区域或部件。例如，当一层、区域或部件被称为“电连接”或“电耦接”到另一层、区域或部件时，其可以直接电连接或耦接到另一层、区域和/或部件，或可以存在居间层、区域或部件。然而，“直接连接/直接耦接”是指一个部件直接连接或耦接到另一部件而没有中间部件。同时，诸如“在
……
之间”、“直接在
……
之间”或“邻近”以及“直接邻近”的描述部件之间的关系的其他表达可以被类似地解释。另外，还将理解，当一元件或层被称为在两个元件或层“之间”时，其可以是这两个元件或层之间的唯一元件或层，或者也可以存在一个或多个居间元件或层。
42.将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文中用来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应该受这些术语的限制。这些术语用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分相区分。因此，下面描述的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不脱离本公开的精神和范围。
43.本文中使用的术语仅是为了描述特定实施例的目的并且并非意在限制本公开。如本文中使用的，单数形式“一”旨在也包括复数形式，除非上下文另有明确指示。将进一步理解，术语“包括”、“具有”和“包含”及其变体在本说明书中使用时指明存在所陈述的特征、整体、步骤、操作、元件和/或部件，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或附加。
44.如本文中使用的，术语“基本上”、“大约”、“近似”以及类似术语被用作近似的术语并且不用作程度的术语，并且旨在考虑会被本领域普通技术人员所认识到的测量或计算的值中的固有偏差。考虑到所讨论的测量以及与特定量的测量值相关联的误差(即，测量系统的限制)，本文所用的“大约”或“近似”包括陈述的值，并且意味在由本领域普通技术人员确定的该特定值的可接受的偏差范围内。例如，“大约”可能意味在一个或多个标准偏差内，或者在陈述的值的
±
30％、
±
20％、
±
10％、
±
5％内。进一步，当描述本公开的实施例时，“可以”的使用是指“本公开的一个或多个实施例”。
45.当一个或多个实施例可以被不同地实现时，可以以与所描述的顺序不同的顺序执
行特定工艺顺序。例如，两个连续描述的工艺可以基本上同时执行或以与所描述的顺序相反的顺序执行。
46.根据本文中描述的本公开的实施例的电子或电设备和/或任何其他相关设备或部件可以利用任何合适的硬件、固件(例如专用集成电路)、软件、或软件、固件和硬件的组合来实现。例如，这些设备的各种部件可以被形成在一个集成电路(ic)芯片上或单独的ic芯片上。此外，这些设备的各种部件可以在柔性印刷电路膜、带载封装(tcp)、印刷电路板(pcb)上实现，或者被形成在一个基板上。
47.此外，这些设备的各种部件可以是在一个或多个计算设备中一个或多个处理器上运行的、执行计算机程序指令并与其他系统部件交互以执行本文所述各功能的进程或线程。计算机程序指令被存储在可被实现在利用标准存储设备的计算设备中的存储器(例如以随机存取存储器(ram)为例)中。计算机程序指令还可以被存储在诸如例如cd-rom、闪存驱动器等的其他非暂时性计算机可读介质中。此外，本领域技术人员应认识到各种计算设备的功能可以被结合或集成到单个计算设备，或特定计算设备的功能可以分布在一个或多个其他计算设备上，而不脱离本公开的实施例的精神和范围。
48.除非另有限定，否则本文中使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常所理解的含义相同的含义。还将理解的是，除非在本文中明确如此限定，否则诸如在常用字典中限定的那些术语的术语应被解释为具有与其在相关领域和/或本说明书的上下文中的含义一致的含义，并且不应以理想化或过于正式的意义进行解释。
49.图1是图示根据一些实施例的显示装置的框图。
50.参考图1，根据一些实施例的显示装置10可以包括显示面板pnl、数据驱动器ddv、栅驱动器gdv和控制器con。
51.显示面板pnl可以包括多个像素px。像素px中的每个可以被提供有数据电压data、第一栅信号gc、第二栅信号gs、第一电源电压elvdd、第二电源电压elvss和初始化电压int。
52.数据驱动器ddv可以基于输出图像数据odat和数据控制信号dctrl产生数据电压data。例如，数据驱动器ddv可以响应于数据控制信号dctrl而产生与输出图像数据odat相对应的数据电压data，并且可以输出数据电压data。数据控制信号dctrl可以包括输出数据使能信号、水平开始信号和负载信号。在一些实施例中，数据驱动器ddv可以被实现为一个或多个集成电路(ic)，并且可以电连接到显示面板pnl。在其他实施例中，数据驱动器ddv可以被安装在显示面板pnl上，或者可以被集成到显示面板pnl的外围部分中。
53.栅驱动器gdv可以基于栅控制信号gctrl产生第一栅信号gc和第二栅信号gs。例如，第一栅信号gc和第二栅信号gs中的每个可以包括用于使晶体管导通的栅导通电压以及用于使晶体管截止的栅截止电压。栅控制信号gctrl可以包括垂直开始信号和/或时钟信号等。在一些实施例中，栅驱动器gdv可以被安装在显示面板pnl上。在其他实施例中，栅驱动器gdv可以用一个或多个集成电路来实现，并且可以电连接到显示面板pnl。
54.控制器con(例如，时序控制器t-con)可以从外部主机处理器(例如，图像处理单元(gpu))接收输入图像数据idat和控制信号ctrl。例如，输入图像数据idat可以是包括红色图像数据、绿色图像数据和蓝色图像数据的rgb数据。控制信号ctrl可以包括垂直同步信号、水平同步信号、输入数据使能信号和/或主时钟信号等。控制器con可以基于输入图像数
据idat和控制信号ctrl产生栅控制信号gctrl、数据控制信号dctrl和输出图像数据odat。
55.图2是图示包含在图1的显示装置中的像素的示例的电路图。
56.参考图1和图2，像素px可以包括像素电路pc和至少一个发光二极管led。像素电路pc可以产生驱动电流，并且发光二极管led可以基于驱动电流发光。例如，发光二极管led可以被实现为有机发光二极管或量子纳米发光二极管等。
57.像素电路pc可以包括第一晶体管t1、第二晶体管t2、第三晶体管t3和存储电容器。存储电容器可以包括第一存储电容器cst1、第二存储电容器cst2和第三存储电容器cst3。像素电路pc可以电连接到发光二极管led，以将驱动电流提供到发光二极管led。
58.第一晶体管t1可以包括栅极端子g1、第一端子s1、第二端子d1和第三端子bd1。第一晶体管t1的栅极端子g1可以连接到第一至第三存储电容器cst1、cst2和cst3的第一电容器端子c11、c21和c31。第一晶体管t1的第一端子s1可以接收第一电源电压elvdd。第一晶体管t1的第二端子d1可以连接到第一节点n1。第一晶体管t1的第三端子bd1可以连接到第二端子d1。第一晶体管t1可以基于第一电源电压elvdd和数据电压data产生驱动电流。驱动电流可以通过第一节点n1被提供到发光二极管led。例如，第一晶体管t1可以被称为驱动晶体管。
59.第二晶体管t2可以包括栅极端子g2、第一端子s2和第二端子d2。第二晶体管t2的栅极端子g2可以接收第一栅信号gc。第二晶体管t2的第一端子s2可以接收数据电压data。第二晶体管t2可以响应于第一栅信号gc而将数据电压data提供到第一晶体管t1。例如，在第二晶体管t2被导通的时段期间，第二晶体管t2的第二端子d2可以将数据电压data提供到第一晶体管t1的栅极端子g1。
60.第二晶体管t2可以响应于第一栅信号gc而被导通或截止。例如，当第二晶体管t2是nmos晶体管时，第二晶体管t2可以在第一栅信号gc具有负电压电平或低电压电平时被截止，并且可以在第一栅信号gc具有正电压电平或高电压电平时被导通。例如，第二晶体管t2可以被称为开关晶体管。
61.第三晶体管t3可以包括栅极端子g3、第一端子s3和第二端子d3。第三晶体管t3的栅极端子g3可以接收第二栅信号gs。第三晶体管t3的第一端子s3可以接收初始化电压int。第三晶体管t3的第二端子d3可以连接到第一至第三存储电容器cst1、cst2和cst3的第二电容器端子c12、c22和c32。
62.第三晶体管t3可以响应于第二栅信号gs而被导通或截止。例如，当第三晶体管t3是nmos晶体管时，第三晶体管t3可以在第二栅信号gs具有正电压电平或高电压电平时被导通，并且可以在第二栅信号gs具有负电压电平或低电压电平时被截止。
63.在第三晶体管t3响应于第二栅信号gs而被导通的时段期间，初始化电压int可以被施加到第二电容器端子c12、c22和c32以及第一节点n1。例如，第三晶体管t3可以被称为初始化晶体管。
64.第一至第三存储电容器cst1、cst2和cst3可以电连接到第一晶体管t1的栅极端子g1和第一节点n1。第一至第三存储电容器cst1、cst2和cst3可以彼此并联连接。例如，第一电容器端子c11、c21和c31可以电连接到栅极端子g1，并且第二电容器端子c12、c22和c32可以电连接到第一节点n1。因此，第一信号可以被提供到第一电容器端子c11、c21和c31，并且与第一信号不同的第二信号可以被提供到第二电容器端子c12、c22和c32。
65.具体地，第一存储电容器cst1可以包括第一电容器端子c11和第二电容器端子c12。第一存储电容器cst1的第一电容器端子c11可以连接到第一晶体管t1的栅极端子g1，并且第一存储电容器cst1的第二电容器端子c12可以连接到第一节点n1。
66.第二存储电容器cst2可以包括第一电容器端子c21和第二电容器端子c22。第二存储电容器cst2的第一电容器端子c21可以连接到第一晶体管t1的栅极端子g1，并且第二存储电容器cst2的第二电容器端子c22可以连接到第一节点n1。
67.第三存储电容器cst3可以包括第一电容器端子c31和第二电容器端子c32。第三存储电容器cst3的第一电容器端子c31可以连接到第一晶体管t1的栅极端子g1，并且第三存储电容器cst3的第二电容器端子c32可以连接到第一节点n1。
68.发光二极管led可以包括第一端子(例如，阳极端子)和第二端子(例如，阴极端子)，第一端子可以连接到第一节点n1，并且第二端子可以接收第二电源电压elvss。发光二极管led可以产生具有与驱动电流相对应的亮度的光。
69.同时，图2中所示的像素电路pc与发光二极管led之间的连接结构仅仅是一个示例，并且可以进行各种改变。
70.图3是图示包含在图2的像素中的第一晶体管、第一存储电容器、第二存储电容器和第三存储电容器的截面图。例如，图3可以是沿图2的线i-i’截取的截面图。
71.参考图1、图2和图3，显示装置10可以包括基板sub、阻挡层brr、遮光图案1110、第一导电图案1120、缓冲层bfr、有源图案1210、半导体图案1220、第一栅绝缘图案gi1、第二栅绝缘图案gi2、第二导电图案1300、栅电极1410、第三导电图案1420、中间层pvx、通孔绝缘层via、第一电极1510、第一电源电压线1520、桥接图案1530、第四导电图案1540、像素限定层pdl、发射层el和第二电极1600。
72.例如，遮光图案1110、有源图案1210和栅电极1410可以构成第一晶体管t1。另外，第一导电图案1120和第二导电图案1300可以构成第一存储电容器cst1。第二导电图案1300和第三导电图案1420可以构成第二存储电容器cst2。第三导电图案1420和第四导电图案1540可以构成第三存储电容器cst3。
73.在一些实施例中，为了制造显示装置10，在中间层pvx与通孔绝缘层via之间可以不形成附加导电图案。换句话说，传统显示装置在中间层pvx与通孔绝缘层via之间包括附加导电图案。另一方面，显示装置10可以不包括附加导电图案。因此，在显示装置10的制造工艺中，用于形成附加导电图案的掩模可以被省略。
74.基板sub可以包括玻璃、石英或塑料等。在一些实施例中，基板sub可以包括玻璃。因此，显示装置10可以是刚性显示装置。在其他实施例中，基板sub可以包括塑料。因此，显示装置10可以是柔性显示装置。
75.阻挡层brr可以位于基板sub上。阻挡层brr可以包括无机材料。例如，阻挡层brr可以包括氧化硅、氮化硅、氧氮化硅或氧化铝等。阻挡层brr可以减少或防止金属原子或杂质从基板sub扩散到基板sub的上表面。
76.遮光图案1110可以位于阻挡层brr上。例如，遮光图案1110可以与参考图2描述的第一晶体管t1的第三端子bd1相对应。
77.在一些实施例中，遮光图案1110可以包括导电材料。例如，遮光图案1110可以包括金属、掺杂的氧化物半导体或掺杂的硅半导体等。例如，遮光图案1110可以包括铜(cu)。遮
光图案1110可以减少或防止外部光到达有源图案1210。因此，可以减小第一晶体管t1的泄漏电流，并且可以改善第一晶体管t1的电气特性。
78.第一导电图案1120可以位于阻挡层brr上。例如，第一导电图案1120可以与参考图2描述的第一存储电容器cst1的第一电容器端子c11相对应。
79.在一些实施例中，第一导电图案1120可以包括导电材料。例如，第一导电图案1120可以包括金属、掺杂的氧化物半导体或掺杂的硅半导体等。例如，第一导电图案1120可以包括铜(cu)。
80.在一些实施例中，第一导电图案1120可以包括与遮光图案1110相同的材料。另外，第一导电图案1120可以与遮光图案1110电绝缘。例如，第二信号可以被提供到遮光图案1110，并且第一信号可以被提供到第一导电图案1120。
81.缓冲层bfr可以位于阻挡层brr上。缓冲层bfr可以覆盖遮光图案1110和第一导电图案1120。缓冲层bfr可以包括无机材料。例如，缓冲层bfr可以包括氧化硅、氮化硅、氧氮化硅或氧化铝等。
82.有源图案1210可以位于缓冲层bfr上。在一些实施例中，有源图案1210可以包括氧化物半导体。例如，有源图案1210可以包括锌(zn)、铟(in)、镓(ga)、锡(sn)、铝(al)、氧化锌(zno)、氧化铟(ino)、氧化铟镓锌(in-ga-zn-o)和/或氧化锌锡(zn-sn-o)等。例如，有源图案1210可以包括氧化铟镓锌和锡。另外，有源图案1210可以包括源区、漏区以及位于源区与漏区之间的沟道区。源区和漏区可以是掺杂区。在其他实施例中，有源图案1210可以包括硅半导体。例如，有源图案1210可以包括非晶硅或多晶硅等。
83.半导体图案1220可以位于缓冲层bfr上。在一些实施例中，半导体图案1220可以包括与有源图案1210相同的材料。另外，半导体图案1220可以不被掺杂。因此，半导体图案1220可以用作绝缘图案。
84.第二导电图案1300可以位于半导体图案1220上。例如，第二导电图案1300可以是参考图2描述的第一存储电容器cst1的第二电容器端子c12和第二存储电容器cst2的第二电容器端子c22。
85.在一些实施例中，第二导电图案1300可以与半导体图案1220重叠。例如，第二导电图案1300可以接触半导体图案1220。
86.在一些实施例中，第二导电图案1300可以包括导电材料。例如，第二导电图案1300可以包括金属、掺杂的氧化物半导体或掺杂的硅半导体等。例如，第二导电图案1300可以包括氧化铟锡。
87.在一些实施例中，第一导电图案1120和第二导电图案1300可以构成第一存储电容器cst1。例如，第一信号可以被提供到第一导电图案1120，并且第二信号可以被提供到第二导电图案1300。第二导电图案1300可以电连接到遮光图案1110。换句话说，第一导电图案1120可以与第一存储电容器cst1的第一电容器端子c11相对应，并且第二导电图案1300可以与第一存储电容器cst1的第二电容器端子c12相对应。因此，可以在缓冲层bfr和半导体图案1220中形成第一电容。第一电容可以被存储在第一存储电容器cst1中。
88.第一栅绝缘图案gi1可以位于有源图案1210上。第一栅绝缘图案gi1可以包括无机材料。例如，第一栅绝缘图案gi1可以包括氧化硅、氮化硅、氧氮化硅或氧化铝等。第一栅绝缘图案gi1可以使有源图案1210和栅电极1410电绝缘。
89.第二栅绝缘图案gi2可以位于第二导电图案1300上。第二栅绝缘图案gi2可以部分地覆盖半导体图案1220和第二导电图案1300。在一些实施例中，第二栅绝缘图案gi2可以包括与第一栅绝缘图案gi1相同的材料。第二栅绝缘图案gi2可以使第二导电图案1300和第三导电图案1420电绝缘。
90.栅电极1410可以位于第一栅绝缘图案gi1上。在一些实施例中，栅电极1410可以与第一栅绝缘图案gi1以及有源图案1210的沟道区重叠。栅电极1410可以包括导电材料。例如，栅电极1410可以包括银(ag)、包含银的合金、钼(mo)、包含钼的合金、铝(al)、包含铝的合金、氮化铝(aln)、钨(w)、氮化钨(wn)、铜(cu)、镍(ni)、铬(cr)、氮化铬(crn)、钛(ti)、钽(ta)、铂(pt)、钪(sc)、氧化铟锡(ito)和/或氧化铟锌(izo)等。例如，栅电极1410可以包括铜(cu)。
91.在一些实施例中，栅电极1410可以与第一晶体管t1的栅极端子g1相对应。例如，第一信号可以被提供到栅电极1410。换句话说，栅电极1410可以电连接到第一导电图案1120。
92.第三导电图案1420可以位于第二栅绝缘图案gi2上。例如，第三导电图案1420可以是参考图2描述的第二存储电容器cst2的第一电容器端子c21和第三存储电容器cst3的第一电容器端子c31。
93.在一些实施例中，第三导电图案1420可以与第二栅绝缘图案gi2重叠。例如，第三导电图案1420可以接触第二栅绝缘图案gi2。另外，第三导电图案1420可以与栅电极1410位于同一层中，并且可以包括相同的材料。
94.在一些实施例中，第三导电图案1420可以包括导电材料。例如，第三导电图案1420可以包括银(ag)、包含银的合金、钼(mo)、包含钼的合金、铝(al)、包含铝的合金、氮化铝(aln)、钨(w)、氮化钨(wn)、铜(cu)、镍(ni)、铬(cr)、氮化铬(crn)、钛(ti)、钽(ta)、铂(pt)、钪(sc)、氧化铟锡(ito)和/或氧化铟锌(izo)等。例如，第三导电图案1420可以包括铜(cu)。
95.在一些实施例中，第二导电图案1300和第三导电图案1420可以构成第二存储电容器cst2。例如，第二信号可以被提供到第二导电图案1300，并且第一信号可以被提供到第三导电图案1420。第三导电图案1420可以电连接到栅电极1410。换句话说，第二导电图案1300可以与第二存储电容器cst2的第二电容器端子c22相对应，并且第三导电图案1420可以与第二存储电容器cst2的第一电容器端子c21相对应。因此，可以在第二栅绝缘图案gi2中形成第二电容。第二电容可以被存储在第二存储电容器cst2中。
96.中间层pvx可以位于缓冲层bfr上。中间层pvx可以覆盖有源图案1210、栅电极1410、第二导电图案1300和第三导电图案1420。中间层pvx可以包括无机材料。例如，中间层pvx可以包括氧化硅、氮化硅、氧氮化硅或氧化铝等。
97.通孔绝缘层via可以位于中间层pvx上。通孔绝缘层via可以包括有机材料。例如，通孔绝缘层via可以包括光刻胶、聚丙烯酸树脂、聚酰亚胺树脂或丙烯酸树脂等。通孔绝缘层via可以具有基本平坦的顶表面。
98.在一些实施例中，第一电极1510、发射层el和第二电极1600可以构成发光结构les。
99.第一电极1510可以位于通孔绝缘层via上。第一电极1510可以包括金属、合金、导电金属氧化物或透明导电材料等。例如，第一电极1510可以包括银(ag)、包含银的合金、钼(mo)、包含钼的合金、铝(al)、包含铝的合金、氮化铝(aln)、钨(w)、氮化钨(wn)、铜(cu)、镍
(ni)、铬(cr)、氮化铬(crn)、钛(ti)、钽(ta)、铂(pt)、钪(sc)、氧化铟锡(ito)和/或氧化铟锌(izo)等。例如，第一电极1510可以具有ag/ito/ag的堆叠结构。在一些实施例中，第一电极1510可以连接遮光图案1110以及有源图案1210的漏区。
100.像素限定层pdl可以位于通孔绝缘层via上。像素限定层pdl可以暴露第一电极1510的上表面。像素限定层pdl可以包括有机材料。例如，像素限定层pdl可以包括光刻胶、聚丙烯酸树脂、聚酰亚胺树脂或丙烯酸树脂等。
101.发射层el可以位于第一电极1510上。例如，发射层el可以包括有机发光材料或纳米发光材料等。发射层el可以通过接收驱动电流来发光。
102.第二电极1600可以位于发射层el上。在一些实施例中，第二电极1600可以被设置成板形状。第二电极1600可以包括金属、合金、导电金属氧化物或透明导电材料等。例如，第二电极1600可以包括银(ag)、包含银的合金、钼(mo)、包含钼的合金、铝(al)、包含铝的合金、氮化铝(aln)、钨(w)、氮化钨(wn)、铜(cu)、镍(ni)、铬(cr)、氮化铬(crn)、钛(ti)、钽(ta)、铂(pt)、钪(sc)、氧化铟锡(ito)和/或氧化铟锌(izo)等。
103.第一电源电压线1520可以位于通孔绝缘层via上。第一电源电压线1520可以与第一电极1510位于同一层中，并且可以包括相同的材料。在一些实施例中，第一电源电压线1520可以接触有源图案1210的源区。例如，第一电源电压线1520可以将第一电源电压elvdd提供到源区。
104.桥接图案1530可以位于通孔绝缘层via上。桥接图案1530可以与第一电极1510位于同一层中，并且可以包括相同的材料。桥接图案1530可以连接第一导电图案1120和第三导电图案1420。
105.第四导电图案1540可以位于通孔绝缘层via上。例如，第四导电图案1540可以与参考图2描述的第三存储电容器cst3的第二电容器端子c32相对应。
106.在一些实施例中，第四导电图案1540可以与第一电极1510位于同一层中，并且可以包括相同的材料。第四导电图案1540可以连接到第二导电图案1300。
107.在一些实施例中，第三导电图案1420和第四导电图案1540可以构成第三存储电容器cst3。例如，第一信号可以被提供到第三导电图案1420，并且第二信号可以被提供到第四导电图案1540。第四导电图案1540可以电连接到遮光图案1110。换句话说，第三导电图案1420可以与第三存储电容器cst3的第一电容器端子c31相对应，并且第四导电图案1540可以与第三存储电容器cst3的第二电容器端子c32相对应。因此，可以在中间层pvx和通孔绝缘层via中形成第三电容。第三电容可以被存储在第三存储电容器cst3中。
108.在一些实施例中，第一导电图案1120、第二导电图案1300、第三导电图案1420和第四导电图案1540可以彼此重叠。
109.显示装置10可以包括第一至第四导电图案1120、1300、1420和1540。第一导电图案1120和第三导电图案1420可以彼此电连接，并且第二导电图案1300和第四导电图案1540可以彼此电连接。例如，第一信号可以被提供到第一导电图案1120和第三导电图案1420，并且第二信号可以被提供到第二导电图案1300和第四导电图案1540。换句话说，第一导电图案1120和第三导电图案1420可以与第一电容器端子c11、c21和c31相对应，并且第二导电图案1300和第四导电图案1540可以与第二电容器端子c12、c22和c32相对应。显示装置10可以包括第一至第四导电图案1120、1300、1420和1540，使得第一电容至第三电容可以被存储在显
示装置10中。另外，通过调整第一至第四导电图案1120、1300、1420和1540的面积，可以调整第一电容至第三电容。因此，可以改善显示装置10的显示质量。
110.图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15和图16是图示根据一些实施例的制造显示装置的方法的截面图。
111.参考图3和图4，在根据一些实施例的制造显示装置10的方法中，阻挡层brr可以形成在基板sub上，遮光图案1110和第一导电图案1120可以形成在阻挡层brr上，并且缓冲层bfr可以形成在阻挡层brr上。初始有源图案1200’可以形成在缓冲层bfr上，并且初始第二导电图案1300’可以形成在初始有源图案1200’上。在一些实施例中，初始有源图案1200’可以包括氧化物半导体，并且可以完全形成在缓冲层bfr上。在一些实施例中，初始第二导电图案1300’可以包括氧化铟锡，并且可以完全形成在初始有源图案1200’上。
112.参考图3和图5，初始光刻胶图案pr’可以形成在初始第二导电图案1300’上。另外，半色调掩模100可以被设置在初始光刻胶图案pr’上。光140可以朝向初始光刻胶图案pr’照射在半色调掩模100上。半色调掩模100可以包括第一透光部110、第二透光部120和遮光部130。第一透光部110可以透射光140。例如，第一透光部110可以是玻璃或石英基板。遮光部130可以阻挡光140。例如，遮光部130可以是包括铬(cr)或钨(w)等的基板。第二透光部120的透光率可以小于第一透光部110的透光率，并且大于遮光部130的透光率。
113.参考图3和图6，可以使用半色调掩模100形成第一光刻胶图案pr1和第二光刻胶图案pr2。第一光刻胶图案pr1可以具有第一厚度th1，并且第二光刻胶图案pr2可以具有大于第一厚度th1的第二厚度th2。
114.参考图3和图7，可以通过第一刻蚀工艺来对初始第二导电图案1300’和初始有源图案1200’进行图案化。在一些实施例中，可以通过使用能够移除初始第二导电图案1300’和初始有源图案1200’的第一刻蚀剂ect1执行第一刻蚀工艺。换句话说，第一刻蚀剂ect1在初始第二导电图案1300’与初始有源图案1200’之间的刻蚀选择性可以是低的。例如，第一刻蚀剂ect1可以包括过硫酸钠。当初始第二导电图案1300’和初始有源图案1200’被图案化时，可以形成与第一光刻胶图案pr1重叠的第一图案1310和有源图案1210，并且可以形成与第二光刻胶图案pr2重叠的第二导电图案1300和半导体图案1220。
115.参考图3和图8，可以通过灰化工艺移除第一光刻胶图案pr1，并且第二光刻胶图案pr2的第二厚度th2可以减小第一厚度th1。
116.参考图3和图9，可以通过第二刻蚀工艺移除与第二光刻胶图案pr2不重叠的第一图案1310。在一些实施例中，可以使用能够移除第一图案1310的第二刻蚀剂ect2执行第二刻蚀工艺。换句话说，第二刻蚀剂ect2在第一图案1310与有源图案1210之间的刻蚀选择性可以是高的。例如，第二刻蚀剂ect2可以包括硫酸化合物或硝酸化合物。
117.参考图3和图10，初始栅绝缘图案gi’可以形成在缓冲层bfr上。初始栅绝缘图案gi’可以覆盖有源图案1210和第二导电图案1300。另外，可以执行热处理工艺(例如，退火工艺)。例如，当热量被施加到第二导电图案1300时，第二导电图案1300可以从非晶结构结晶为晶体结构。具体地，当第二导电图案1300包括氧化铟锡时，当热量被施加到第二导电图案1300时，第二导电图案1300可以从a-ito(非晶-ito)结晶为c-ito(结晶ito)。
118.参考图3和图11，初始第三导电图案1400’可以形成在初始栅绝缘图案gi’上。另外，第三光刻胶图案pr3和第四光刻胶图案pr4可以形成在初始第三导电图案1400’上。
119.参考图3和图12，可以对初始第三导电图案1400’进行图案化。例如，可以形成与第三光刻胶图案pr3重叠的栅电极1410以及与第四光刻胶图案pr4重叠的第三导电图案1420。
120.参考图3和图13，可以对初始栅绝缘图案gi’进行图案化。例如，可以形成与栅电极1410重叠的第一栅绝缘图案gi1以及与第三导电图案1420重叠的第二栅绝缘图案gi2。因此，可以暴露有源图案1210的与栅电极1410不重叠的一个或多个部分。
121.参考图3和图14，可以例如使用ar和n2对被暴露的有源图案1210执行等离子体处理。通过等离子体处理可以在被暴露的有源图案1210中形成空位。因此，可以形成有源图案1210的源区、漏区和沟道区。
122.参考图3和图15，中间层pvx可以形成在缓冲层bfr上，并且通孔绝缘层via可以形成在中间层pvx上。另外，接触孔cnt可以形成在中间层pvx和通孔绝缘层via中。接触孔cnt可以暴露遮光图案1110的上表面、漏区的上表面、源区的上表面、第一导电图案1120的上表面、第三导电图案1420的上表面以及第二导电图案1300的上表面。
123.参考图3和图16，第一电极1510、第一电源电压线1520、桥接图案1530和第四导电图案1540可以形成在通孔绝缘层via上。例如，可以通过对完全形成在通孔绝缘层via上的初始第四导电图案进行图案化，来形成第一电极1510、第一电源电压线1520、桥接图案1530和第四导电图案1540。
124.在显示装置10的制造方法中，第二导电图案1300可以与有源图案1210一起形成，第三导电图案1420可以与栅电极1410一起形成，并且第四导电图案1540可以与第一电极1510一起形成。因此，可以在不添加用于形成第二导电图案1300、第三导电图案1420和第四导电图案1540的附加掩模的情况下执行该制造方法。
125.尽管本文已经描述了特定实施例和实现方式，但其他实施例和修改将从该描述中显而易见。因此，所公开的构思不限于这样的实施例，而是限于随附权利要求的更广范围(其中包括权利要求的功能性等同物)以及如对本领域的普通技术人员来说将是显而易见的各种明显的修改和等同布置。