半导体装置的制作方法

半导体装置
1.[相关申请的交叉参考]
[0002]
本技术享有以日本专利申请2020-151885号(申请日：2020年9月10日)为基础申请的优先权。本技术通过参考该基础申请而包含基础申请的所有内容。
技术领域
[0003]
本发明的实施方式涉及一种半导体装置。


背景技术：

[0004]
当在衬底内形成多个有源区域时，根据有源区域的平面形状不同，有时衬底表面的有源区域的密度会变低。为了提高半导体装置的集成度，理想的是在衬底内高密度地配置所述多个有源区域。


技术实现要素：

[0005]
实施方式提供一种能够在衬底内高密度地配置多个有源区域的半导体装置。
[0006]
根据一实施方式，半导体装置具备：衬底；多个有源区域，设置在所述衬底内；及元件分离区域，设置在所述衬底内。进而，所述多个有源区域中的第1、第2、第3、及第4有源区域分别包含：中央部分；第1部分，设置在所述中央部分的第1方向上；第2部分，在所述中央部分的所述第1方向上设置在所述第1部分的相反侧；第3部分，设置在所述中央部分的与所述第1方向正交的第2方向上；及第4部分，在所述中央部分的所述第2方向上设置在所述第3部分的相反侧。进而，所述第1有源区域的所述第1部分的端部与所述第4有源区域的所述第4部分的侧部对向，所述第2有源区域的所述第2部分的端部与所述第3有源区域的所述第3部分的侧部对向，所述第3有源区域的所述第3部分的端部与所述第1有源区域的所述第1部分的侧部对向，所述第4有源区域的所述第4部分的端部与所述第2有源区域的所述第2部分的侧部对向。
附图说明
[0007]
图1是表示第1实施方式的半导体装置的结构的俯视图。
[0008]
图2是表示第1实施方式的半导体装置的结构的剖视图。
[0009]
图3是表示第1实施方式的比较例的半导体装置的结构的俯视图。
[0010]
图4(a)、(b)是用来对所述比较例的半导体装置与第1实施方式的半导体装置进行比较的俯视图。
[0011]
图5是表示第2实施方式的半导体装置的结构的俯视图。
[0012]
图6是用来对第2实施方式的半导体装置的结构进行详细说明的俯视图。
[0013]
图7是表示第1实施方式的半导体装置的配线结构示例的俯视图。
[0014]
图8是表示第2实施方式的半导体装置的配线结构示例的俯视图。
[0015]
图9(a)～(d)是表示第2实施方式的半导体装置的拡散区域的形状示例的俯视图。
具体实施方式
[0016]
以下，参考附图来说明本发明的实施方式。在图1至图9中，对相同构成附加相同符号，并省略重复说明。
[0017]
(第1实施方式)
[0018]
图1是表示第1实施方式的半导体装置的结构的俯视图。
[0019]
本实施方式的半导体装置例如是三维存储器，具备存储单元阵列及外围电路部。存储单元阵列具备单元晶体管(存储单元)及选择晶体管。外围电路部具备对存储单元阵列的动作进行控制的外围晶体管，比如具有薄的栅极绝缘膜的lv(低电压)晶体管、具有厚的栅极绝缘膜的hv(高电压)晶体管等。图1示出了外围电路部，具体来说，示出了外围电路部内的多个外围晶体管(例如hv晶体管)tr。这些晶体管tr是控制晶体管的示例。
[0020]
如图1所示，本实施方式的半导体装置具备衬底1、多个有源区域2、元件分离区域3、多个栅极电极4、多个扩散区域5、多个接触插塞6、多个扩散区域7、多个接触插塞8、及多个接触插塞9。扩散区域5是第1扩散区域的示例，接触插塞6是第1插塞的示例。扩散区域7是第2扩散区域的示例，接触插塞8是第2插塞的示例。接触插塞9是第3插塞的示例。
[0021]
衬底1例如是硅(si)衬底等半导体衬底。图1示出了与衬底1的表面(上表面)平行且相互垂直的x方向及y方向、以及与衬底1的表面(上表面)垂直的z方向。在本说明书中，将 z方向视为上方向，将-z方向视为下方向。-z方向既可与重力方向一致，亦可不与重力方向一致。
±
y方向是第1方向的示例，
±
x方向是第2方向的示例。
[0022]
衬底1的上表面的平面形状例如是具有与x方向平行的两条边、及与y方向平行的两条边的正方形或长方形。与y方向平行的两条边是第1边的示例。与x方向平行的两条边是第2边的示例。图1示出了衬底1的上表面的一部分。衬底1的形状例如是具有上表面、下表面及4个侧面(端面)的长方体。
[0023]
所述多个有源区域2作为衬底1的一部分设置在衬底1内。由此，所述多个有源区域2例如由硅衬底等半导体衬底形成。所述多个有源区域2也被称为aa(active area)。
[0024]
各有源区域2包含突出部分2a、突出部分2b、突出部分2c、突出部分2d、及中央部分2e。突出部分2a、2b、2c、2d分别设置在中央部分2e的 y方向、-y方向、-x方向、 x方向，从中央部分2e向所述多个方向突出。由此，本实施方式的各有源区域2的平面形状成为在中央部分2e周围设置着突出部分2a、2b、2c、2d的十字型。突出部分2b相对于中央部分2e位于突出部分2a的相反侧，突出部分2d相对于中央部分2e位于突出部分2c的相反侧。突出部分2a、2b、2c、2d分别是第1、第2、第3、第4部分的示例。
[0025]
突出部分2a～2d与中央部分2e各自的平面形状例如是正方形或长方形。突出部分2a～2d分别具有作为中央部分2e的相反侧的边(面)的一个端部e1、及作为将中央部分2e与端部e1连结的边(面)的两个侧部e2。例如，在突出部分2c，-x方向的边成为端部e1，
±
y方向的边成为侧部e2。另外，各有源区域2的平面形状也可以是十字型以外的形状，突出部分2a～2d与中央部分2e各自的平面形状也可以是正方形或长方形以外的形状。
[0026]
元件分离区域3设置在衬底1内，由嵌埋在衬底1的元件分离槽内的元件分离绝缘膜形成。该元件分离绝缘膜例如是硅绝缘膜。本实施方式的元件分离区域3具有包围各有源区域2的形状。由此，各有源区域2的平面形状如图1所示成为十字型。元件分离绝缘膜3也被称为sti(shallow trench isolation，浅沟槽隔离)区域。
[0027]
所述多个栅极电极4隔着栅极绝缘膜形成在各有源区域2的突出部分2a～2d上。由此，在各有源区域2上设置4个外围晶体管tr。突出部分2a～2d上的外围晶体管tr分别是第1至第4晶体管的示例。所述多个栅极电极4包含突出部分2a上的栅极电极4a、突出部分2b上的栅极电极4b、突出部分2c上的栅极电极4c、及突出部分2d上的栅极电极4d。各接触插塞9形成在对应的栅极电极4上。
[0028]
各扩散区域5形成在各有源区域2的中央部分2e内，高浓度地包含p型杂质或n型杂质。本实施方式的扩散区域5的平面形状例如是长方形或类似长方形的形状。各接触插塞6形成在对应的扩散区域5上。
[0029]
各扩散区域7形成在各有源区域2的任一个突出部分2a～2d内，高浓度地包含p型杂质或n型杂质。由此，各有源区域2在突出部分2a～2d内包含4个扩散区域7。本实施方式的扩散区域7的平面形状例如是长方形或类似长方形的形状。各接触插塞8形成在对应的扩散区域7上。
[0030]
另外，本实施方式的有源区域2彼此具有相同形状。此外，这些有源区域2在衬底1内沿x方向及y方向周期性地配置。此外，这些有源区域2上的栅极电极4的配置、这些有源区域2内的扩散区域5、7的配置在有源区域2彼此之间也是相同的。但，本实施方式中，有源区域2彼此也可以具有不同形状，栅极电极4、扩散区域5、7的配置也可以在有源区域2彼此之间不同。此外，这些有源区域2也可以非周期性地配置。
[0031]
图2是表示第1实施方式的半导体装置的结构的剖视图。
[0032]
图2是沿着图1所示的直线l的剖视图。本实施方式的半导体装置除了具备所述构成要素外，还具备多个源极/漏极区域11、多个栅极绝缘膜12、多个覆盖绝缘膜13、多个侧壁绝缘膜14、及层间绝缘膜15。
[0033]
图2中以虚线表示一个有源区域2的位置、及该有源区域2内的突出部分2a、突出部分2b及中央部分2e的位置。本实施方式的各有源区域2如图1所示包含多个源极/漏极区域11。具体来说，本实施方式的各有源区域2在突出部分2a～2d及中央部分2e内包含五个源极/漏极区域11，在各源极/漏极区域11内包含一个扩散区域5或一个扩散区域7。这些源极/漏极区域11包含p型杂质或n型杂质。在本实施方式中，有源区域2例如是p型杂质区域，扩散区域5、扩散区域7、及源极/漏极区域11例如是n型杂质区域。
[0034]
各外围晶体管tr在任一突出部分2a～2d上依次包含栅极绝缘膜12、栅极电极4、及覆盖绝缘膜13，在栅极绝缘膜12、栅极电极4、及覆盖绝缘膜13的侧面包含侧壁绝缘膜14。栅极绝缘膜12、栅极电极4、及覆盖绝缘膜13以夹在两个源极/漏极区域11之间的方式配置。栅极绝缘膜12例如是氧化硅膜或high-k(高介电常数)绝缘膜。栅极电极4例如是多晶硅层或金属层。覆盖绝缘膜13例如是氧化硅膜或氮化硅膜。侧壁绝缘膜14例如是包含氧化硅膜及氮化硅膜的层叠膜。图2示出了突出部分2a上的栅极电极4a、及突出部分2b上的栅极电极4b。在各外围晶体管tr上，接触插塞9贯通覆盖绝缘膜14而形成在栅极电极4上。
[0035]
层间绝缘膜15形成在衬底1上，具体来说，以覆盖各外围晶体管tr的方式形成在各有源区域2上及元件分离绝缘膜3上。接触插塞6、8在层间绝缘膜15内形成在扩散区域5、7上。层间绝缘膜15例如是氧化硅膜。
[0036]
接着，再次参考图1，进一步详细说明本实施方式的半导体装置的结构。
[0037]
本实施方式的半导体装置中，彼此相邻的4个有源区域2形成一个块。例如，以符号
p1、p2、p3、p4表示的4个有源区域2形成一个块a。以下说明中，将符号p1、p2、p3、p4表示的有源区域2分别表述为有源区域p1、p2、p3、p4。有源区域p1、p2、p3、p4分别是第1、第2、第3、第4有源区域的示例。以下，以块a为例详细说明本实施方式的各块。关于块a的以下说明也适用于本实施方式的其它块。
[0038]
块a由有源区域p1的突出部分2a、有源区域p2的突出部分2b、有源区域p3的突出部分2c、及有源区域p4的突出部分2d形成。在块a中，有源区域p1的突出部分2a的端部e1与有源区域p4的突出部分2d的侧部e2对向。此外，有源区域p2的突出部分2b的端部e1与有源区域p3的突出部分2c的侧部e2对向。此外，有源区域p3的突出部分2c的端部e1与有源区域p1的突出部分2a的侧部e2对向。此外，有源区域p4的突出部分2d的端部e1与有源区域p2的突出部分2c的侧部e2对向。
[0039]
图1示出了有源区域p1的突出部分2a与有源区域p4的突出部分2d的距离w1、有源区域p2的突出部分2b与有源区域p3的突出部分2c的距离w2、有源区域p3的突出部分2c与有源区域p1的突出部分2a的距离w3、及有源区域p4的突出部分2d与有源区域p2的突出部分2b的距离w4。距离w1、w2、w3、w4分别是第1、第2、第3、第4距离的示例。在本实施方式中，距离w1、w2、w3、w4彼此相等(w1＝w2＝w3＝w4)。
[0040]
图1还示出了突出部分2a～2d的宽度w。宽度w表示突出部分2a、2b的x方向上的宽度、及突出部分2c、2d的y方向上的宽度。本实施方式的突出部分2a、2b、2c、2d具有相同的宽度w。在本实施方式中，距离w1、w2、w3、w4短于宽度w(w1、w2、w3、w4＜w)。由此，在本实施方式的块a中，有源区域p1的突出部分2a、有源区域p2的突出部分2b、有源区域p3的突出部分2c、及有源区域p4的突出部分2d密集地配置。
[0041]
另外，距离w1～w4也可以彼此不相等。此外，突出部分2a～2d也可以不具有相同宽度。此外，距离w1～w4也可以不短于宽度w。但，为了在衬底1内适当地配置多个有源区域2，距离w1～w4理想的是彼此相等，突出部分2a～2d理想的是具有相同宽度，距离w1～w4理想的是短于宽度w。
[0042]
图3是表示第1实施方式的比较例的半导体装置的结构的俯视图。
[0043]
与本实施方式的半导体装置同样地，本比较例的半导体装置具备衬底1、多个有源区域2、元件分离区域3、多个栅极电极4、多个扩散区域5、多个接触插塞6、多个扩散区域7、多个接触插塞8、及多个接触插塞9。与图1同样地，图3示出了有源区域p1、p2、p3、p4、及块a。图3还示出了彼此相邻的有源区域2的突出部分2a与突出部分2b的距离w5、彼此相邻的有源区域2的突出部分2c与突出部分2d的距离w6。
[0044]
在本比较例的块a中，有源区域p1的突出部分2a的端部e1与有源区域p3的突出部分2c的侧部e2、及有源区域p4的突出部分2d的侧部e2对向。此外，有源区域p2的突出部分2b的端部e1与有源区域p3的突出部分2c的侧部e2、及有源区域p4的突出部分2d的侧部e2对向。此外，有源区域p3的突出部分2c的端部e1与有源区域p4的突出部分2d的端部e1对向。
[0045]
在本比较例中，由于有源区域2以这种布局配置，因此彼此相邻的有源区域2的突出部分2a、2b间的距离w5变长，这些突出部分2a、2b之间产生较大的空间。进而，彼此相邻的有源区域2的突出部分2c、2d之间的距离w6变长，这些突出部分2c、2d之间产生较大的空间。相比本实施方式的块a，在本比较例的块a中，有源区域p1的突出部分2a、有源区域p2的突出部分2b、有源区域p3的突出部分2c、及有源区域p4的突出部分2d并不密集。
[0046]
图4是用来对所述比较例的半导体装置与第1实施方式的半导体装置进行比较的俯视图。
[0047]
与图3同样地，图4(a)表示本比较例的半导体装置。图4(a)示出了块a、块b、块c、及块d作为彼此相邻的4个有源区域2的块。在本比较例中，外围晶体管tr以块为单位动作。本比较例的半导体装置具备多个块a、多个块b、多个块c、及多个块d，图4(a)示出了一个块a、一个块b、一个块c、及一个块d作为这些块a～d的一部分。
[0048]
与图1同样地，图4(b)表示本实施方式的半导体装置。与图4(a)同样地，图4(b)示出了块a、块b、块c、及块d作为彼此相邻的4个有源区域2的块。本实施方式中，外围晶体管tr也以块为单位动作。本实施方式的半导体装置具备多个块a、多个块b、多个块c、及多个块d，图4(b)示出了一个块a、一个块b、一个块c、及一个块d作为这些块a～d的一部分。
[0049]
在本比较例的各块中，突出部分2b配置在突出部分2a的 y方向上，突出部分2d配置在突出部分2c的-x方向上。在本比较例中，通过采用这种配置，衬底1表面的有源区域2的密度变低。例如，在各块的突出部分2a～2d的侧部e2附近产生较大的空间(参考图3的距离w5、w6)。如果存在这种较大的空间，半导体装置的集成度就会降低。
[0050]
另一方面，在本实施方式的各块中，突出部分2b配置在突出部分2a的倾斜方向上，突出部分2d配置在突出部分2c的倾斜方向上。在此，前者的倾斜方向是相对于 y方向倾斜约45度的方向，后者的倾斜方向是相对于-x方向倾斜约45度的方向。结果为，突出部分2a的端部e1与突出部分2d的侧部e2对向，突出部分2b的端部e1与突出部分2c的侧部e2对向，突出部分2c的端部e1与突出部分2a的侧部e2对向，突出部分2d的端部e1与突出部分2c的侧部e2对向。根据本实施方式，通过采用这种配置，能够提高衬底1表面的有源区域2的密度。由此，能够提高半导体装置的集成度。
[0051]
以下，对所述比较例的半导体装置与第1实施方式的半导体装置的各种不同点进行说明。
[0052]
在本比较例的各块中，突出部分2a、2c间的距离、突出部分2a、2d间的距离、突出部分2b、2c间的距离、突出部分2b、2d间的距离、及突出部分2c、2d间的距离短于有源区域2的宽度w，但突出部分2a、2b间的距离大于有源区域2的宽度w。另一方面，在本实施方式的各块中，突出部分2a、2c间的距离(w3)、突出部分2a、2d间的距离(w1)、突出部分2b、2c间的距离(w2)、突出部分2b、2d间的距离(w4)、突出部分2c、2d间的距离、及突出部分2a、2b间的距离短于有源区域2的宽度w。
[0053]
此外，本比较例的各有源区域2的突出部分2c、2d配置在其它两个有源区域2的突出部分2a与突出部分2b之间。另一方面，本实施方式的各有源区域2的突出部分2c配置在其它两个有源区域2的突出部分2b与突出部分2d之间，本实施方式的各有源区域2的突出部分2d配置在其它两个有源区域2的突出部分2a与突出部分2c之间。
[0054]
此外，本比较例的元件分离区域3的宽度根据位置不同而有所变化。例如，本比较例的元件分离区域3的宽度在各块的突出部分2a～2d的侧部e2附近变大。另一方面，本实施方式的元件分离区域3的宽度无论在哪个位置均为宽度w。
[0055]
如上所述，在本实施方式的各块中，突出部分2a的端部e1与突出部分2d的侧部e2对向，突出部分2b的端部e1与突出部分2c的侧部e2对向，突出部分2c的端部e1与突出部分2a的侧部e2对向，突出部分2d的端部e1与突出部分2c的侧部e2对向。由此，根据本实施方
式，能够在衬底1内高密度地配置多个有源区域2。由此，能够提高本实施方式的半导体装置的集成度。
[0056]
(第2实施方式)
[0057]
图5是表示第2实施方式的半导体装置的结构的俯视图。
[0058]
如图5所示，本实施方式的半导体装置具备与第1实施方式的半导体装置的构成要素相同的构成要素，具体来说，具备衬底1、多个有源区域2、元件分离区域3、多个栅极电极4、多个扩散区域5、多个接触插塞6、多个扩散区域7、多个接触插塞8、及多个接触插塞9。与图4(b)同样地，图5示出了块a、b、c、d。但，图5示出的是一个块a、两个块b、一个块c、及两个块d。
[0059]
图5还示出了相对于x方向倾斜的x'方向、及相对于y方向倾斜的y'方向。与x方向及y方向同样地，x'方向及y'方向与衬底1的上表面平行且彼此垂直。
±
y'方向是第1方向的示例，
±
x'方向是第2方向的示例。
[0060]
衬底1的上表面的平面形状例如像上文所述那样是具有与x方向平行的两条边、及与y方向平行的两条边的正方形或长方形。与y方向平行的两条边是第1边的示例。与x方向平行的两条边是第2边的示例。图5示出了衬底1的上表面的一部分。衬底1的形状例如像上文所述那样是具有上表面、下表面、及4个侧面(端面)的长方体。
[0061]
与第1实施方式的各有源区域2同样地，本实施方式的各有源区域2包含突出部分2a、2b、2c、2d及中央部分2e。但，本实施方式的突出部分2a、2b、2c、2d分别设置在中央部分2e的 y'方向、-y'方向、-x'方向、 x'方向上，从中央部分2e朝这些方向突出。第1实施方式的突出部分2a～2d与中央部分2e的平面形状例如是具有与x方向平行的边及与y方向平行的边的正方形或长方形，相对于此，本实施方式的突出部分2a～2d与中央部分2e的平面形状例如是具有与x'方向平行的边及与y'方向平行的边的正方形或长方形。本实施方式的有源区域2的平面形状例如成为相对于衬底1上表面的四条边倾斜的十字型。
[0062]
在本实施方式的各块中，突出部分2a的端部e1与突出部分2d的侧部e2对向，突出部分2b的端部e1与突出部分2c的侧部e2对向，突出部分2c的端部e1与突出部分2a的侧部e2对向，突出部分2d的端部e1与突出部分2c的侧部e2对向。由此，根据本实施方式，与第1实施方式同样地，能够在衬底1内高密度地配置多个有源区域2。由此，能够提高本实施方式的半导体装置的集成度。
[0063]
图5还示出了彼此相邻的有源区域2的突出部分2a上的接触插塞8之间的y方向上的间距s1与x方向上的间距s2。在本实施方式中，彼此相邻的有源区域2的突出部分2a彼此在x方向或y方向上排列。关于该点，彼此相邻的有源区域2的突出部分2b彼此、彼此相邻的有源区域2的突出部分2c彼此、彼此相邻的有源区域2的突出部分2d彼此、彼此相邻的有源区域2的中央部分2e彼此也是一样的。通过使x'方向相对于x方向以特定角度倾斜，且使y'方向相对于y方向以该特定角度倾斜，能够实现这种有源区域2的配置。关于该特定角度的算出方法，将参考图6在下文叙述。
[0064]
图6是用来对第2实施方式的半导体装置的结构进行详细说明的俯视图。
[0065]
图6是图5的放大俯视图，示出了在x方向上延伸的直线l1、在y方向上延伸的直线l2、在x'方向上延伸的直线l3、以及在y'方向上延伸的直线l4。图6中，还用粗实线示出了由直线l1、l2、l4形成的直角三角形。图6中，还示出了直线l2与直线l4之间的角度θ。角度θ表
示x'方向相对于x方向的斜度、y'方向相对于y方向的斜度。将直角三角形的斜边长度设定为突出部分2a间的y'方向上的间距，将直角三角形的长边长度设定为突出部分2a间的y方向上的间距(s1)，针对这些间距的比r算出余弦的反函数，由此能算出角度θ(θ＝cos-1
r)。
[0066]
根据本实施方式，通过将彼此相邻的有源区域2的中央部分2e彼此在y方向上排列，能够适当地配置连接这些中央部分2e上的接触插塞6彼此的配线。以下，参考图7至图9对这种配置进行详细说明。具体来说，先参考图7说明第1实施方式的半导体装置的配线结构，再参考图8说明本实施方式(第2实施方式)的半导体装置的配线结构。
[0067]
图7是表示第1实施方式的半导体装置的配线结构示例的俯视图。
[0068]
如图7所示，第1实施方式的半导体装置具备多条配线21、多条配线22、及多条配线23。配线21与配线23分别以虚线及点线表示，以便与实线表示的配线22区分，但并非呈虚线状或点线状断线，而是以实线状延伸。图7中，还示意性地示出了第1实施方式的半导体装置内的存储单元阵列24。图7中，还示出了突出部分2a～2d的块a～d、及存储单元阵列24内的块a～d。
[0069]
各配线21将多个有源区域2的中央部分2e彼此电连接，具体来说，形成在这些中央部分2e上的接触插塞6上。第1实施方式的配线21大体在y方向上呈折线状延伸。接触插塞6是第1插塞的示例，配线21是第1配线的示例。
[0070]
各配线22将一个有源区域2的突出部分2a～2d中的任一个与存储单元阵列24电连接。具体来说，各配线22形成在突出部分2a、突出部分2b、突出部分2c、或突出部分2d上的接触插塞8上，以线状从该接触插塞8向存储单元阵列24延伸。存储单元阵列24具备块a～d，各块a～d内具备多个单元晶体管(存储单元)及多个选择晶体管。接触插塞8是第2插塞的示例，配线22是第2配线的示例。
[0071]
第1实施方式的各配线22将某个块内的接触插塞8与存储单元阵列24内的同一块电连接。例如，第1实施方式的某条配线22将块a内的接触插塞8与存储单元阵列24内的块a电连接。由此，块a内的外围晶体管tr能够控制存储单元阵列24内的块a的动作。这一点对于块a以外的块也是一样的。
[0072]
各配线23形成在多个接触插塞9上。这些接触插塞9形成在不同的栅极电极4上。由此，不同的栅极电极4彼此电连接。第1实施方式的配线23具有在x方向及y方向上延伸的环状形状。接触插塞9是第3插塞的示例，配线23是第3配线的示例。
[0073]
第1实施方式的各配线23形成在形成一个块的突出部分2a～2d上，将这些突出部分2a～2d上的接触插塞9彼此电连接。例如，第1实施方式的某条配线23将块a的4个接触插塞9彼此电连接。由此，能够使外围晶体管tr以块为单位动作。这一点对于块a以外的块也是一样的。
[0074]
图8是表示第2实施方式的半导体装置的配线结构示例的俯视图。
[0075]
与第1实施方式的半导体装置同样地，本实施方式的半导体装置具备多条配线21、多条配线22、多条配线23、多个接触插塞9、及存储单元阵列24。图8中，还示出了突出部分2a～2d的块a～d、及存储单元阵列24内的块a～d。
[0076]
第1实施方式的配线21(图7)大体在y方向上以折线状延伸，相对于此，本实施方式的配线21(图8)在y方向上以直线状延伸。在本实施方式中，由于有源区域2的中央部分2e彼此在y方向上排列，因此能够使配线21在y方向上延伸。由此，例如可容易地在衬底1的上方
避开配线21及接触插塞6而配置配线21及接触插塞6以外的构成要素。
[0077]
图9是表示第2实施方式的半导体装置的扩散区域5、7的形状示例的俯视图。
[0078]
如图9(a)～图9(d)所示，本实施方式的半导体装置(图8)具备具有正方形或圆形的平面形状的扩散区域5、7、及形成在这些扩散区域5、7上的接触插塞6、8。所述正方形可以是严格的正方形，也可以是角带有弧度的正方形等与严格的正方形不同的正方形。这一点对于所述圆形也是一样的。例如考虑如下情况：受到将光罩的图案形状转印到抗蚀膜时的光学影响，光罩的正方形被转印到抗蚀膜时变成圆形。例如为了形成扩散区域5、7而向有源区域2内注入的杂质原子扩散时也会产生这种从正方形向圆形的变化。
[0079]
当本实施方式的扩散区域5、7的平面形状为长方形或椭圆形时，如果扩散区域5、7不相应于有源区域2的斜度而倾斜，扩散区域5、7、接触插塞6、8就会妨碍其它构成要素的配置。但是，当扩散区域5、7也相应于有源区域2的斜度而倾斜时，形成扩散区域5、7的工序变得繁琐。
[0080]
因此，在本实施方式中，将扩散区域5、7的平面形状设定为正方形或圆形。当扩散区域5、7的平面形状是正方形时，即使扩散区域5、7不相应于有源区域2的斜度而倾斜，扩散区域5、7、接触插塞6、8也难以妨碍其它构成要素的配置。此外，当扩散区域5、7的平面形状是圆形时，扩散区域5、7的平面形状为旋转对称，因此本就无需使扩散区域5、7相应于有源区域2的斜度而倾斜。由此，即使不使扩散区域5、7相应于有源区域2的斜度而倾斜，也能避免形成扩散区域5、7的工序变得繁琐。
[0081]
在图8中，将扩散区域5、7的形状设定为圆形。进而，不使接触插塞6、8相应于有源区域2的斜度而倾斜地，将接触插塞6、8配置在扩散区域5、7上。根据本实施方式，通过将扩散区域5、7的平面形状设定为正方形或圆形，能够在抑制扩散区域5、7、接触插塞6、8妨碍其它构成要素的配置的同时，容易地形成扩散区域5、7、接触插塞6、8。
[0082]
另外，在图7中也将扩散区域5、7的形状设定为圆形，但第1实施方式的扩散区域5、7的形状也可以是正方形及圆形以外的形状，例如也可以是长方形或椭圆形。
[0083]
如上所述，本实施方式的有源区域2相对于衬底1上表面的四条边倾斜地配置。由此，根据本实施方式，能够将不同的有源区域2的中央部分2e彼此在x方向或y方向上排列，从而能够适当地配置将这些中央部分2e上的接触插塞6彼此连接的配线21。
[0084]
以上，对若干实施方式进行了说明，但这些实施方式仅仅是作为示例提出的，并不意图限定发明的范围。本说明书所说明的新颖的装置也能以其它各种形态实施。此外，能够在不脱离发明主旨的范围内，对本说明书所说明的装置的形态进行各种省略、置换、变更。随附的权利要求书及其均等范围意图包含发明范围及主旨所含的这种形态、变化例。
[0085]
[符号的说明]
[0086]
1:衬底
[0087]
2:有源区域
[0088]
2a,2b,2c,2d:突出部分
[0089]
2e:中央部分
[0090]
3:元件分离区域
[0091]
4,4a,4b,4c,4d:栅极电极
[0092]
5:扩散区域
[0093]
6:接触插塞
[0094]
7:扩散区域
[0095]
8:接触插塞
[0096]
9:接触插塞
[0097]
11:源极/漏极区域
[0098]
12:栅极绝缘膜
[0099]
13:覆盖绝缘膜
[0100]
14:侧壁绝缘膜
[0101]
15:层间绝缘膜
[0102]
21,22,23:配线
[0103]
24:存储单元阵列。