显示装置的制作方法

1.本发明的实施例涉及显示装置和包括该显示装置的显示系统。更具体地，本发明的实施例涉及包括设置在显示面板的显示区域中的栅驱动电路的显示装置和包括该显示装置的显示系统。


背景技术：

2.近年来，对显示装置的兴趣正在增加。相应地，诸如有机发光二极管(“oled”)显示装置和液晶显示(“lcd”)装置的各种类型的显示装置被广泛地用于各个领域。
3.另外，正在进行研究以扩大显示系统。扩大的显示系统可以包括多个显示面板。这样的显示系统可以包括组合多个显示装置以形成一个显示系统的拼接显示系统。


技术实现要素：

4.在拼接显示系统中，如果数据驱动器设置在拼接显示系统中包括的一个显示装置的第一侧，并且栅驱动器设置在拼接显示系统中包括的这一个显示装置的垂直于第一侧的第二侧，则在形成拼接显示系统时，由于数据驱动器或栅驱动器，拼接显示系统的死空间的宽度可能增大，或者与显示装置彼此连接的区域相对应的接缝线的宽度可能增大。
5.本发明的实施例提供了一种显示装置，该显示装置包括设置在显示面板的显示区域中的栅驱动电路，以减小显示装置的死空间的宽度，并且减小其中多个显示装置被连接的显示系统的死空间的宽度和接缝线的宽度。
6.本发明的实施例还提供一种包括该显示装置的显示系统。
7.在根据本发明的显示装置的实施例中，该显示装置包括显示面板、数据驱动电路和栅驱动电路。在这样的实施例中，显示面板显示图像并且包括多个像素，数据驱动电路将数据电压施加到显示面板的数据线，并且栅驱动电路将栅输出信号施加到显示面板的栅线。在这样的实施例中，栅驱动电路设置在显示面板的显示区域中的开口部分之间，并且栅驱动电路包括在显示面板的像素列方向上延伸并且包括多个正常级的正常级列和在像素行方向上与正常级列的端部相邻地设置并且包括多个虚设级的虚设级列。
8.在实施例中，数据驱动电路可以与显示面板的第一侧相邻地设置并且连接到显示面板。
9.在实施例中，多个正常级中的每一个可以将栅输出信号施加到单个对应的像素行，并且多个正常级中的每一个可以设置在与多个像素列相对应的区域处。
10.在实施例中，多个正常级中的正常级可以包括多个晶体管。在这样的实施例中，多个晶体管中的第一组晶体管可以设置在第m像素列与第m 1像素列之间，并且多个晶体管中的第二组晶体管可以设置在第m 1像素列与第m 2像素列之间，其中m是正整数。
11.在实施例中，多个虚设级中的每一个可以设置在与多个像素列相对应的区域处。
12.在实施例中，多个虚设级中的至少一个可以将用于关闭栅输出信号的复位进位信号输出到多个正常级中的至少一个。
13.在实施例中，多个虚设级中的虚设级可以包括多个虚设晶体管。在这样的实施例中，多个虚设晶体管中的第一组虚设晶体管可以设置在第l像素列与第l 1像素列之间，并且多个虚设晶体管中的第二组虚设晶体管可以设置在第l 1像素列与第l 2像素列之间，其中l是不同于m的正整数。
14.在实施例中，多个正常级中的正常级可以包括：上拉控制部，响应于多个先前级中的一级的先前进位信号而将该先前进位信号施加到第一节点；上拉部，响应于第一节点处的信号而输出时钟信号作为第n栅输出信号；进位部，响应于第一节点处的信号而输出时钟信号作为第n进位信号；第一下拉部，响应于多个在后级中的一级的第一在后进位信号而将第一节点处的信号下拉至第二截止电压；以及第二下拉部，响应于多个在后级中的另一级的不同于第一在后进位信号的第二在后进位信号而将第n栅输出信号下拉至第一截止电压，其中n是正整数。
15.在实施例中，第一在后进位信号可以具有晚于第二在后进位信号的时序的时序。
16.在实施例中，第一在后进位信号可以是设置在从当前级起的第三在后级位置处的第三在后级的进位信号。第二在后进位信号可以是设置在从当前级起的第二在后级位置处的第二在后级的进位信号。
17.在实施例中，栅驱动电路可以包括：在第一方向上设置在显示面板的第一端部处的一个正常级列；以及在第一方向上设置在显示面板的第二端部处的一个虚设级列。
18.在实施例中，栅驱动电路可以包括：在第一方向上设置在显示面板的第一端部处的第一正常级列；在第一方向上设置在显示面板的中央部分处的第一虚设级列；在第一方向上设置在显示面板的第二端部处的第二正常级列；以及在第一方向上设置在显示面板的中央部分处并且与第一虚设级列相邻的第二虚设级列。
19.在实施例中，数据驱动电路可以包括多个数据驱动芯片，并且显示面板可以被划分为与数据驱动芯片相对应的多个子区域。在这样的实施例中，栅驱动电路可以针对子区域中的每一个包括一个正常级列和一个虚设级列。
20.在根据本发明的显示系统的实施例中，显示系统包括彼此连接的多个显示装置。在这样的实施例中，显示装置中的每一个包括：显示面板，显示图像并且包括多个像素；数据驱动电路，将数据电压施加到显示面板的数据线；以及栅驱动电路，将栅输出信号施加到显示面板的栅线。在这样的实施例中，栅驱动电路设置在显示面板的显示区域中的开口部分之间，并且栅驱动电路包括在显示面板的像素列方向上延伸并且包括多个正常级的正常级列和在像素行方向上与正常级列的端部相邻地设置并且包括多个虚设级的虚设级列。
21.在实施例中，显示系统可以由设置在两行和两列中的四个显示装置来限定。
22.在实施例中，四个显示装置当中的设置在第一行和第一列中的第一显示装置的数据驱动电路可以设置在第一显示装置的上侧，而四个显示装置当中的设置在第一行和第二列中的第二显示装置的数据驱动电路可以设置在第二显示装置的上侧。在这样的实施例中，四个显示装置当中的设置在第二行和第一列中的第三显示装置的数据驱动电路可以设置在第三显示装置的下侧，而四个显示装置当中的设置在第二行和第二列中的第四显示装置的数据驱动电路可以设置在第四显示装置的下侧。
23.在实施例中，显示装置中的每一个的显示面板可以包括紧邻相邻显示装置设置的接触像素以及不紧邻相邻显示装置设置的正常像素。在这样的实施例中，接触像素的宽度
可以小于正常像素的宽度。
24.在实施例中，接触像素的开口部分的宽度可以与正常像素的开口部分的宽度基本相同。
25.在实施例中，显示系统可以由设置在一行和四列中的四个显示装置来限定。
26.在实施例中，四个显示装置中的每一个显示装置的数据驱动电路可以设置在显示装置的上侧或下侧。
27.根据依据本发明的显示装置和包括该显示装置的显示系统的实施例，栅驱动电路设置在显示面板的显示区域中，使得可以减小显示装置的死空间。
28.在这样的实施例中，可以减小包括彼此连接的多个显示装置的显示系统的死空间。在这样的实施例中，可以减小与其中多个显示装置被连接的区域相对应的接缝线的宽度。
附图说明
29.通过参考附图在本发明的详细实施例中进行描述，本发明的上述和其他特征将变得更加明显，附图中：
30.图1是示出根据本发明的实施例的显示系统的框图；
31.图2是示出图1的第一显示装置的实施例的框图；
32.图3是示出图2的显示面板的一部分的概念图；
33.图4a是示出设置在图2的显示面板中的栅驱动器的位置的平面图；
34.图4b是示出设置在图2的显示面板中的栅驱动器的位置的平面图；
35.图4c是示出设置在图2的显示面板中的栅驱动器的正常级列和虚设级列的平面图；
36.图5是示出图2的栅驱动器的正常级列的框图；
37.图6是示出施加到图5的级的时钟信号的波形图；
38.图7是示出施加到图2的栅驱动器的第n级的时钟信号和进位信号的框图；
39.图8是示出图2的栅驱动器的第n级的实施例的等效电路图；
40.图9是示出图8的栅驱动器的第n级的输入信号、节点信号和输出信号的波形图；
41.图10是示出图2的栅驱动器的正常级和虚设级的框图；
42.图11是示出根据本发明的可替代的实施例的显示装置的栅驱动器的第n级的等效电路图；
43.图12是示出图11的栅驱动器的正常级和虚设级的框图；
44.图13是示出根据本发明的可替代的实施例的显示装置的栅驱动器的正常级和虚设级的框图；
45.图14是示出设置在根据本发明的可替代的实施例的显示装置的显示面板中的栅驱动器的位置的平面图；
46.图15是示出根据本发明的实施例的与显示系统的中央部分相对应的显示面板的概念图；并且
47.图16是示出根据本发明的可替代的实施例的显示系统的框图。
具体实施方式
48.现在将参见其中示出各种实施例的附图来在下文中更充分地描述本发明。然而，本发明可以采用很多不同的形式实现，并且不应被解释为限于在本文中阐述的实施例。相反，这些实施例被提供使得本公开将是透彻和完整的，并且将向本领域技术人员充分地传达本发明的范围。相同的附图标记自始至终指代相同的元件。
49.将理解，当元件被称为“在”另一元件“上”时，它可以直接在该另一元件上，或者在它们之间可能存在居间元件。相反，当元件被称为“直接在”另一元件“上”时，没有居间元件存在。
50.将理解，尽管术语“第一”、“第二”、“第三”等可以在本文中用于描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本文中的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被为第二元件、组件、区域、层或部分。
51.本文中使用的术语仅用于描述特定实施例的目的，而不旨在限制。如本文中所使用的，“一”、“所述”、“该”和“至少一个”不表示数量的限制，并且除非上下文另外清楚地指出，否则旨在包括单数和复数两者。例如，除非上下文另外清楚地指出，否则“一元件”具有与“至少一个元件”相同的含义。“至少一个”不应被解释为限制“一”。“或”是指“和/或”。如本文中所使用的，术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。将进一步理解，当在本说明书中使用时，术语“包括”或“包含”及其变体指定所陈述的特征、区域、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、区域、整体、步骤、操作、元件、组件和/或其组的存在或添加。
52.此外，诸如“下”或“底”和“上”或“顶”的相对术语可以在本文中用来描述如图中所示的一个元件与另一元件的关系。将理解，除了图中所示的取向之外，相对术语旨在包括设备的不同取向。例如，如果将一幅图中的设备翻转，则被描述为在其它元件的“下”侧的元件将随之被定向在其它元件的“上”侧。因此，取决于图的特定取向，术语“下”可以包含“下”和“上”两种取向。类似地，如果将一幅图中的设备翻转，则被描述为在其他元件“下方”或“下面”的元件将随之被定向在其他元件“上方”。因此，术语“下方”或“下面”可以包括上方和下方两种取向。
53.除非另外定义，否则本文中使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解，诸如在通常使用的字典中定义的术语的术语应被解释为具有与其在相关领域和本公开的上下文中的含义一致的含义，并且不将在理想化或过度正式的意义上来解释，除非在本文中明确地如此定义。
54.本文中描述的实施例不应被解释为限于如本文中所示的区域的特定形状，而是要包括例如由制造导致的形状的偏差。例如，示出或描述为平坦的区域通常可能具有粗糙和/或非线性特征。此外，示出的尖角可能被倒圆。因此，图中示出的区域本质上是示意性的，并且它们的形状不旨在示出区域的精确形状且不旨在限制本权利要求的范围。
55.在下文中，将参考附图详细描述本发明的实施例。
56.图1是示出根据本发明的实施例的显示系统的框图。图2是示出图1的第一显示装置1000a的实施例的框图。
57.参见图1和图2，显示系统的实施例包括彼此连接的多个显示装置1000a、1000b、1000c和1000d。在实施例中，如图1中所示，显示系统可以包括设置在两行和两列中的四个显示装置1000a、1000b、1000c和1000d。四个显示装置1000a、1000b、1000c和1000d可以形成大型电视。
58.显示装置1000a、1000b、1000c和1000d中的每一个可以包括：显示面板100，用于显示图像并且包括矩阵形式的多个像素p；用于将数据电压施加到显示面板100的数据线dl的数据驱动器500；以及用于将栅输出信号施加到显示面板100的栅线gl的栅驱动器300。栅驱动器300设置在显示面板100的显示区域中的开口部分之间。这里，显示区域中的开口部分可以是发光部分。这里，数据驱动器500也可以被称为数据驱动电路，并且栅驱动器300也可以被称为栅驱动电路。
59.在一个实施例中，例如，显示装置(例如，1000a、1000b、1000c和1000d)的数据驱动器500可以包括多个数据驱动芯片dic。在实施例中，如图1中所示，显示装置中的每一个包括七个数据驱动芯片dic，但是本发明可以不限于数据驱动芯片dic的该数量。
60.四个显示装置1000a、1000b、1000c和1000d当中的设置在第一行和第一列中的第一显示装置1000a的数据驱动器500(dic)可以设置在第一显示装置1000a的上侧。四个显示装置1000a、1000b、1000c和1000d当中的设置在第一行和第二列中的第二显示装置1000b的数据驱动器500(dic)可以设置在第二显示装置1000b的上侧。四个显示装置1000a、1000b、1000c和1000d当中的设置在第二行和第一列中的第三显示装置1000c的数据驱动器500(dic)可以设置在第三显示装置1000c的下侧。四个显示装置1000a、1000b、1000c和1000d当中的设置在第二行和第二列中的第四显示装置1000d的数据驱动器500(dic)可以设置在第四显示装置1000d的下侧。
61.在实施例中，如图2中所示，显示装置(例如，第一显示装置1000a)包括显示面板100和显示面板驱动器。显示面板驱动器包括驱动控制器200、栅驱动器300、伽马参考电压发生器400和数据驱动器500。
62.显示面板100具有在其上显示图像的显示区域以及与显示区域相邻的外围区域。
63.显示面板100包括多条栅线gl、多条数据线dl以及连接到栅线gl和数据线dl的多个像素p。栅线gl在第一方向d1上延伸，并且数据线dl在与第一方向d1交叉的第二方向d2上延伸。
64.在一个实施例中，例如，显示面板100可以是包括纳米发光二极管和量子点滤色器的量子点纳米发光二极管显示面板。在一个实施例中，例如，显示面板100可以是包括有机发光二极管和量子点滤色器的量子点有机发光二极管显示面板。在一个实施例中，例如，显示面板100可以是包括有机发光二极管的有机发光二极管显示面板。在一个实施例中，例如，显示面板100可以是包括液晶层的液晶显示面板。
65.驱动控制器200从外部装置接收输入图像数据img和输入控制信号cont。在实施例中，输入图像数据img可以包括红色图像数据、绿色图像数据和蓝色图像数据。输入图像数据img可以进一步包括白色图像数据。可替代地，输入图像数据img可以包括品红色图像数据、黄色图像数据和青色图像数据。输入控制信号cont可以包括主时钟信号和数据使能信号。输入控制信号cont可以包括垂直同步信号和水平同步信号。
66.驱动控制器200基于输入图像数据img和输入控制信号cont生成第一控制信号
cont1、第二控制信号cont2、第三控制信号cont3和数据信号data。
67.驱动控制器200基于输入控制信号cont生成用于控制栅驱动器300的操作的第一控制信号cont1，并且将第一控制信号cont1输出到栅驱动器300。第一控制信号cont1可以包括垂直开始信号和栅时钟信号。
68.驱动控制器200基于输入控制信号cont生成用于控制数据驱动器500的操作的第二控制信号cont2，并且将第二控制信号cont2输出到数据驱动器500。第二控制信号cont2可以包括水平开始信号和负载信号。
69.驱动控制器200基于输入图像数据img生成数据信号data。驱动控制器200将数据信号data输出到数据驱动器500。
70.驱动控制器200基于输入控制信号cont生成用于控制伽马参考电压发生器400的操作的第三控制信号cont3，并且将第三控制信号cont3输出到伽马参考电压发生器400。
71.栅驱动器300响应于从驱动控制器200接收的第一控制信号cont1而生成驱动栅线gl的栅信号。栅驱动器300顺序地将栅信号输出到栅线gl。
72.在实施例中，栅驱动器300可以设置或集成在显示面板100的显示区域中。在这样的实施例中，栅驱动器300可以设置在显示面板100的像素p之间。
73.伽马参考电压发生器400响应于从驱动控制器200接收的第三控制信号cont3而生成伽马参考电压vgref。伽马参考电压发生器400将伽马参考电压vgref提供给数据驱动器500。伽马参考电压vgref具有与数据信号data的电平相对应的值。
74.在实施例中，伽马参考电压发生器400可以设置在驱动控制器200中或数据驱动器500中。
75.数据驱动器500从驱动控制器200接收第二控制信号cont2和数据信号data，并且从伽马参考电压发生器400接收伽马参考电压vgref。数据驱动器500利用伽马参考电压vgref将数据信号data转换为模拟类型的数据电压。数据驱动器500将数据电压输出到数据线dl。
76.数据驱动器500可以直接安装在显示面板100上，或者以传输控制协议(“tcp”)类型连接到显示面板100。可替代地，数据驱动器500可以集成在显示面板100上。
77.在实施例中，驱动控制器200、伽马参考电压发生器400和数据驱动器500可以彼此一体地形成为单个单元。在一个实施例中，例如，驱动控制器200、伽马参考电压发生器400和数据驱动器500可以形成为单个芯片。
78.图3是示出图2的显示面板100的一部分的概念图。图4a是示出设置在图2的显示面板100中的栅驱动器300的位置的平面图。图4b是示出设置在图2的显示面板100中的栅驱动器300的位置的平面图。图4c是示出设置在图2的显示面板100中的栅驱动器300的正常级列nsa和虚设级列dsa的平面图。
79.参见图1至图4c，栅驱动电路300的实施例可以设置在显示面板100的显示区域中的开口部分op(例如，op11至op35)之间。
80.在一个实施例中，例如，栅驱动电路300可以包括在显示面板100的第二方向(即，像素列方向)d2上延伸并且包括多个正常级的正常级列(图4a中的nsa、图4b中的nsa和nsb)。
81.每个正常级可以将栅输出信号施加到单个对应的像素行。在这样的实施例中，正
常级和像素行彼此一一对应。一个正常级可以设置在与多个像素列相对应的区域处。在实施例中，如图3中所示，用于将栅输出信号施加到第x栅线glx的第x正常级可以包括第一电路部分(与第一电路区域st11相对应)和第二电路部分(与第二电路区域st12相对应)。在这样的实施例中，用于将栅输出信号施加到第x 1栅线glx 1的第x 1正常级可以包括第三电路部分(与第三电路区域st21相对应)和第四电路部分(与第四电路区域st22相对应)。在这样的实施例中，用于将栅输出信号施加到第x 2栅线glx 2的第x 2正常级可以包括第五电路部分(与第五电路区域st31相对应)和第六电路部分(与第六电路区域st32相对应)。
82.在实施例中，如图3中所示，第x正常级设置在分别与至少两个像素列相对应的第一电路区域st11和第二电路区域st12处，第x 1正常级设置在分别与至少两个像素列相对应的第三电路区域st21和第四电路区域st22处，并且第x 2正常级设置在分别与至少两个像素列对应的第五电路区域st31和第六电路区域st32处。在这样的实施例中，每个正常级可以设置在与多个像素列相对应的区域处。为了便于图示和描述，图3示出一个正常级可以设置在与两个像素列或三个像素列相对应的区域处的实施例，但是本发明不限于此。在一个可替代的实施例中，例如，一个正常级可以设置在与十个或更多像素列相对应的区域处。
83.正常级包括多个晶体管。晶体管中的设置在第一电路区域st11处的第一组晶体管可以设置在第m像素列(例如，图3的与开口部分op13、op23和op33相对应的第三像素列)与第m 1像素列(例如，图3的与开口部分op14、op24和op34相对应的第四像素列)之间。晶体管中的设置在第二电路区域st12处的第二组晶体管可以设置在第m 1像素列(例如，图3的与开口部分op14、op24和op34相对应的第四像素列)与第m 2像素列(例如，图3的与开口部分op15、op25和op35相对应的第五像素列)之间。
84.栅驱动电路300可以包括在第一方向(即，像素行方向)d1上与正常级列的端部相邻设置并且包括多个虚设级的虚设级列。类似于图3中的正常级，每个虚设级可以设置在与多个像素列相对应的区域处。
85.在实施例中，虚设级中的至少一个可以将用于关闭栅输出信号的复位进位信号输出到正常级中的至少一个。在一个实施例中，例如，虚设级可以不将栅输出信号输出到栅线。
86.虚设级可以包括多个虚设晶体管。类似于以上参见图3描述的正常级，虚设晶体管中的设置在第一电路区域st11处的第一组虚设晶体管可以设置在第l像素列(例如，图3的与开口部分op13、op23和op33相对应的第三像素列)与第l 1像素列(例如，图3的与开口部分op14、op24和op34相对应的第四像素列)之间。虚设晶体管中的设置在第二电路区域st12处的第二组虚设晶体管可以设置在第l 1像素列(例如，图3的与开口部分op14、op24和op34相对应的第四像素列)与第l 2像素列(例如，图3的与开口部分op15、op25和op35相对应的第五像素列)之间。
87.在实施例中，如图4a中所示，栅驱动电路300可以包括在第一方向d1上设置在显示面板100的第一端部处的一个正常级列nsa和在第一方向d1上设置在显示面板100的第二端部处的一个虚设级列dsa。
88.在实施例中，如图4a中所示，施加到正常级列nsa的时钟信号cka可以通过第一数据驱动芯片(例如，dic1)提供给显示面板100。施加到虚设级列dsa的时钟信号dcka可以通过最后一个数据驱动芯片(例如，dic6)提供给显示面板100。
89.在可替代的实施例中，如图4b中所示，栅驱动电路300可以包括：在第一方向d1上设置在显示面板100的第一端部处的第一正常级列nsa；在第一方向d1上设置在显示面板100的中央部分处的第一虚设级列dsa；在第一方向d1上设置在显示面板100的第二端部处的第二正常级列nsb；以及在第一方向d1上设置在显示面板100的中央部分处并且与第一虚设级列dsa相邻的第二虚设级列dsb。
90.在实施例中，如图4b中所示，施加到第一正常级列nsa的时钟信号cka可以通过第一数据驱动芯片(例如，dic1)提供给显示面板100。施加到第一虚设级列dsa的时钟信号dcka可以通过显示面板100的左半区域的最后一个数据驱动芯片(例如，dic3)提供给显示面板100。施加到第二正常级列nsb的时钟信号ckb可以通过最后一个数据驱动芯片(例如，dic6)提供给显示面板100。施加到第二虚设级列dsb的时钟信号dckb可以通过显示面板100的右半区域的第一数据驱动芯片(例如，dic4)提供给显示面板100。
91.在实施例中，如图4c中所示，正常级列nsa可以包括多个正常级(例如，st1、st2、st3、
……
、stp-2、stp-1和stp)。虚设级列dsa可以包括多个虚设级(例如，ds1、ds2和ds3)。正常级可以设置在与多个像素列相对应的区域处。正常级可以设置为与像素p的侧面外侧区域和像素p的上部外侧区域重叠。虚设级可以设置在与多个像素列相对应的区域处。虚设级可以设置为与像素p的侧面外侧区域和像素p的上部外侧区域重叠。
92.虚设级可以在第一方向(像素行方向)d1上与正常级平行地设置。在一个实施例中，例如，在图4c中，第一虚设级ds1可以在第一方向d1上与第p-2正常级stp-2平行地设置。在一个实施例中，例如，在图4c中，第二虚设级ds2可以在第一方向d1上与第p-1正常级stp-1平行地设置。在一个实施例中，例如，在图4c中，第三虚设级ds3可以在第一方向d1上与第p正常级stp平行地设置。
93.图5是示出图2的栅驱动器300的正常级列nsa的框图。图6是示出施加到图5的级的时钟信号ck1、ck2、ck3和ck4的波形图。
94.参见图1至图6，栅驱动器300的正常级列nsa的实施例包括多个级。在一个实施例中，例如，具有四个不同的时序或相位的时钟信号(例如，ck1、ck2、ck3和ck4)可以被施加到栅驱动器300的级。
95.在一个实施例中，例如，第一时钟信号ck1可以被施加到第一级st1。在这样的实施例中，与第一时钟信号ck1不同的第二时钟信号ck2可以被施加到与第一级st1相邻的第二级st2。在这样的实施例中，与第一时钟信号ck1和第二时钟信号ck2不同的第三时钟信号ck3可以被施加到与第二级st2相邻的第三级st3。在这样的实施例中，与第一时钟信号ck1、第二时钟信号ck2和第三时钟信号ck3不同的第四时钟信号ck4可以被施加到与第三级st3相邻的第四级st4。
96.在这样的实施例中，第一时钟信号ck1可以被施加到与第四级st4相邻的第五级st5。在这样的实施例中，第二时钟信号ck2可以被施加到与第五级st5相邻的第六级st6。在这样的实施例中，第三时钟信号ck3可以被施加到与第六级st6相邻的第七级st7。在这样的实施例中，第四时钟信号ck4可以被施加到与第七级st7相邻的第八级st8。
97.第一至第四时钟信号ck1、ck2、ck3和ck4可以以与上述相同的方式被施加到第八级st8之后的级。
98.第一时钟信号ck1具有与第一时间点t1相对应的上升沿。第二时钟信号ck2具有与
晚于第一时间点t1的第二时间点t2相对应的上升沿。第三时钟信号ck3具有与晚于第二时间点t2的第三时间点t3相对应的上升沿。第四时钟信号ck4具有与晚于第三时间点t3的第四时间点t4相对应的上升沿。
99.在一个实施例中，例如，第三时钟信号ck3可以具有与第一时钟信号ck1的相邻上升沿的中点相对应的上升沿。在一个实施例中，例如，第四时钟信号ck4可以具有与第二时钟信号ck2的相邻上升沿的中点相对应的上升沿。
100.在一个实施例中，例如，第一至第四时钟信号ck1、ck2、ck3和ck4的占空比可以为大约50％。在实施例中，第三时钟信号ck3可以是第一时钟信号ck1的反相信号。在这样的实施例中，第四时钟信号ck4可以是第二时钟信号ck2的反相信号。
101.在一个实施例中，例如，第一至第四时钟信号ck1、ck2、ck3和ck4的占空比可以大于或小于大约50％。当第一至第四时钟信号ck1、ck2、ck3和ck4的占空比可以大于或小于大约50％时，第三时钟信号ck3可以具有与第一时钟信号ck1的相邻上升沿的中点相对应的上升沿，但是第三时钟信号ck3可以不是第一时钟信号ck1的反相信号。
102.为了便于图示和描述，图6示出具有不同时序或相位的四个时钟信号被施加到级的实施例，但是本发明不限于此。可替代地，具有不同时序或相位的八个时钟信号可以被施加到级。可替代地，具有不同时序或相位的六个时钟信号可以被施加到级。可替代地，具有不同时序或相位的十二个时钟信号可以被施加到级。
103.图7是示出施加到图2的栅驱动器300的第n级st(n)的时钟信号和进位信号的框图。
104.参见图1至图7，栅驱动器300的第n级st(n)可以接收第一时钟信号ck1。栅驱动器300的第n级st(n)可以接收先前进位信号cr(n-1)、第一在后进位信号cr(n 1.5)和第二在后进位信号cr(n 1)。这里，n是正整数。
105.在一个实施例中，例如，先前进位信号cr(n-1)可以是设置在从当前级st(n)起的第二先前级位置处的第二先前级st(n-1)的进位信号。第二先前级st(n-1)可以接收第三时钟信号ck3。第三时钟信号ck3可以是第一时钟信号ck1的反相信号。
106.在一个实施例中，例如，第一在后进位信号cr(n 1.5)可以是设置在从当前级st(n)起的第三在后级位置处的第三在后级st(n 1.5)的进位信号。第三在后级st(n 1.5)可以接收第四时钟信号ck4。
107.在一个实施例中，例如，第二在后进位信号cr(n 1)可以是设置在从当前级st(n)起的第二在后级位置处的第二在后级st(n 1)的进位信号。第二在后级st(n 1)可以接收第三时钟信号ck3。第三时钟信号ck3可以是第一时钟信号ck1的反相信号。
108.为了便于图示和描述，图7示出具有不同时序或相位的四个时钟信号被施加到级的实施例，但是本发明不限于此。可替代地，具有不同时序或相位的八个时钟信号被施加到级。八个时钟信号可以具有彼此之间具有均匀间隙的上升沿。
109.在具有不同时序或相位的八个时钟信号被施加到级的实施例中，栅驱动器300的第n级st(n)可以接收第一时钟信号ck1。栅驱动器300的第n级st(n)可以接收先前进位信号cr(n-1)、第一在后进位信号cr(n 1.5)和第二在后进位信号cr(n 1)。
110.在具有不同时序或相位的八个时钟信号被施加到级的实施例中，先前进位信号可以是设置在从当前级st(n)起的第四先前级位置处的第四先前级的进位信号。第四先前级
可以接收第五时钟信号。第五时钟信号可以是第一时钟信号ck1的反相信号。
111.在一个实施例中，例如，第一在后进位信号可以是设置在从当前级st(n)起的第六在后级位置处的第六在后级的进位信号。第六在后级可以接收第七时钟信号。
112.在一个实施例中，例如，第二在后进位信号可以是设置在从当前级st(n)起的第四在后级位置处的第四在后级的进位信号。第四在后级可以接收第五时钟信号。第五时钟信号可以是第一时钟信号ck1的反相信号。
113.图8是示出图2的栅驱动器300的第n级st(n)的实施例的等效电路图。图9是示出图8的栅驱动器300的第n级st(n)的输入信号、节点信号和输出信号的波形图。
114.参见图1至图9，栅驱动器300的第n级st(n)的实施例接收第一至第四时钟信号ck1、ck2、ck3和ck4、第一截止电压vss1以及第二截止电压vss2。栅驱动器300输出栅输出信号。
115.第一至第四时钟信号ck1、ck2、ck3和ck4被施加到时钟端子。第一截止电压vss1被施加到第一截止端子。第二截止电压vss2被施加到第二截止端子。栅输出信号从栅输出端子输出。
116.在实施例中，如图9中所示，时钟信号ck1至ck4是具有彼此交替的高电平和低电平的方波。时钟信号ck1至ck4的高电平可以与栅导通电压相对应。时钟信号ck1至ck4的低电平可以与第二栅截止电压vss2相对应。时钟信号ck1至ck4的占空比可以为大约50％。可替代地，时钟信号ck1至ck4的占空比可以大于或小于大约50％。
117.第一截止电压vss1可以是直流(“dc”)信号。第二截止电压vss2可以是dc信号。第二截止电压vss2可以具有低于第一截止电压vss1的电平的电平。
118.第n级响应于第n级的先前级中的一级的进位信号(例如，cr(n-1))而输出第n栅输出信号gout(n)和第n进位信号cr(n)。第n级响应于第n级的在后级中的一级的进位信号(例如，cr(n 1))而将第n栅输出信号gout(n)下拉至第一截止电压vss1。
119.以类似的方式，第一级至最后一级顺序地输出栅输出信号。
120.第n-1进位信号cr(n-1)被施加到第n-1进位端子。第n 1进位信号cr(n 1)被施加到第n 1进位端子。第n 1.5进位信号cr(n 1.5)被施加到第n 1.5进位端子。第n进位信号cr(n)从第n进位端子输出。第n-1进位信号cr(n-1)可以是设置在从图7的当前级st(n)起的第二先前级位置处的第二先前级st(n-1)的进位信号。第n 1进位信号cr(n 1)可以是设置在从图7的当前级st(n)起的第二在后级位置处的第二在后级st(n 1)的进位信号。第n 1.5进位信号cr(n 1.5)可以是设置在从图7的当前级st(n)起的第三在后级位置处的第三在后级st(n 1.5)的进位信号。
121.第n级的实施例可包括上拉控制部310、充电部320、上拉部330、进位部340、反相部350、第一下拉部361、第二下拉部362、进位下拉部370、第一保持部381、第二保持部382和第三保持部383。
122.上拉控制部310包括第四晶体管t4。第四晶体管t4包括共同地连接到第n-1进位端子的控制电极和输入电极以及连接到第一节点q1的输出电极。第一节点q1连接到上拉部330的控制电极。
123.充电部320包括充电电容器c1。充电电容器c1包括连接到第一节点q1的第一电极和连接到栅输出端子的第二电极。
124.上拉部330响应于施加到第一节点q1的信号q1(n)而输出第一时钟信号ck1作为第n栅输出信号gout(n)。
125.上拉部330包括第一晶体管t1。第一晶体管t1包括连接到第一节点q1的控制电极、连接到时钟端子的输入电极和连接到栅输出端子的输出电极。
126.在一个实施例中，例如，第一晶体管t1的控制电极可以是栅电极，第一晶体管t1的输入电极可以是源电极，并且第一晶体管t1的输出电极可以是漏电极。
127.进位部340响应于施加到第一节点q1的信号q1(n)而输出第一时钟信号ck1作为第n进位信号cr(n)。
128.进位部340包括第十五晶体管t15。第十五晶体管t15包括连接到第一节点q1的控制电极、连接到时钟端子的输入电极和连接到第n进位端子的输出电极。
129.在一个实施例中，例如，第十五晶体管t15的控制电极可以是栅电极，第十五晶体管t15的输入电极可以是源电极，并且第十五晶体管t15的输出电极可以是漏电极。
130.反相部350基于第一时钟信号ck1和第二截止电压vss2生成反相信号，以将反相信号输出到第二节点q2。第二节点q2也被称为反相节点。
131.反相部350包括第十二晶体管t12、第十三晶体管t13、第七晶体管t7和第八晶体管t8。第十二晶体管t12和第十三晶体管t13彼此串联连接。第七晶体管t7和第八晶体管t8彼此串联连接。
132.第十二晶体管t12包括共同地连接到时钟端子的控制电极和输入电极以及连接到第三节点q3的输出电极。第七晶体管t7包括连接到第三节点q3的控制电极、连接到时钟端子的输入电极和连接到第二节点q2的输出电极。第十三晶体管t13包括连接到第n进位端子的控制电极、连接到第二截止端子的输入电极和连接到第三节点q3的输出电极。第八晶体管t8包括连接到第n进位端子的控制电极、连接到第二截止端子的输入电极和连接到第二节点q2的输出电极。
133.在一个实施例中，例如，第十二晶体管t12、第七晶体管t7、第十三晶体管t13和第八晶体管t8的控制电极可以是栅电极，第十二晶体管t12、第七晶体管t7、第十三晶体管t13和第八晶体管t8的输入电极可以是源电极，并且第十二晶体管t12、第七晶体管t7、第十三晶体管t13和第八晶体管t8的输出电极可以是漏电极。
134.第十二晶体管t12也被称为第一反相晶体管。第七晶体管t7也被称为第二反相晶体管。第十三晶体管t13也被称为第三反相晶体管。第八晶体管t8也被称为第四反相晶体管。
135.第一下拉部361响应于第n 1.5进位信号cr(n 1.5)将第一节点q1处的电压下拉至第二截止电压vss2。
136.第一下拉部361包括第九晶体管t9。第九晶体管t9包括连接到第n 1.5进位端子的控制电极、连接到第二截止端子的输入电极和连接到第一节点q1的输出电极。
137.可替代地，第一下拉部361可以包括彼此串联连接的两个晶体管。
138.在一个实施例中，例如，第九晶体管t9的控制电极可以是栅电极，第九晶体管t9的输入电极可以是源电极，并且第九晶体管t9的输出电极可以是漏电极。
139.第二下拉部362响应于第n 1进位信号cr(n 1)将第n栅输出信号gout(n)下拉至第一截止电压vss1。
140.第二下拉部362包括第二晶体管t2。第二晶体管t2包括连接到第n 1进位端子的控制电极、连接到第一截止端子的输入电极和连接到栅输出端子的输出电极。
141.在一个实施例中，例如，第二晶体管t2的控制电极可以是栅电极，第二晶体管t2的输入电极可以是源电极，并且第二晶体管t2的输出电极可以是漏电极。
142.进位下拉部370响应于第n 1进位信号cr(n 1)将第n进位信号cr(n)下拉至第二截止电压vss2。
143.进位下拉部370包括第十七晶体管t17。第十七晶体管t17包括连接到第n 1进位端子的控制电极、连接到第二截止端子的输入电极和连接到第n进位端子的输出电极。
144.在一个实施例中，例如，第十七晶体管t17的控制电极可以是栅电极，第十七晶体管t17的输入电极可以是源电极，并且第十七晶体管t17的输出电极可以是漏电极。
145.第一保持部381响应于施加到第二节点q2的反相信号q2(n)而将第一节点q1处的电压下拉至第二截止电压vss2。
146.第一保持部381包括第十晶体管t10。第十晶体管t10包括连接到第二节点q2的控制电极、连接到第二截止端子的输入电极和连接到第一节点q1的输出电极。
147.可替代地，第一保持部381可以包括彼此串联连接的两个晶体管。
148.在一个实施例中，例如，第十晶体管t10的控制电极可以是栅电极，第十晶体管t10的输入电极可以是源电极，并且第十晶体管t10的输出电极可以是漏电极。
149.第二保持部382响应于施加到第二节点q2的反相信号q2(n)而将第n栅输出信号gout(n)下拉至第一截止电压vss1。
150.第二保持部382包括第三晶体管t3。第三晶体管t3包括连接到第二节点q2的控制电极、连接到第一截止端子的输入电极和连接到栅输出端子的输出电极。
151.在一个实施例中，例如，第三晶体管t3的控制电极可以是栅电极，第三晶体管t3的输入电极可以是源电极，并且第三晶体管t3的输出电极可以是漏电极。
152.第三保持部383响应于施加到第二节点q2的反相信号q2(n)而将第n进位信号cr(n)下拉至第二截止电压vss2。
153.第三保持部383包括第十一晶体管t11。第十一晶体管t11包括连接到第二节点q2的控制电极、连接到第二截止端子的输入电极和连接到第n进位端子的输出电极。
154.在一个实施例中，例如，第十一晶体管t11的控制电极可以是栅电极。第十一晶体管t11的输入电极可以是源电极。第十一晶体管t11的输出电极可以是漏电极。
155.在实施例中，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十五晶体管和第十七晶体管可以是氧化物半导体晶体管。氧化物半导体晶体管的半导体层可以包括氧化物半导体。在一个实施例中，例如，半导体层可以包括选自例如氧化锌、氧化锡、氧化镓铟锌(ga-in-zn)、氧化铟锌(in-zn)、氧化铟锡(in-sn)和氧化铟锡锌(in-sn-zn)中的至少一种。半导体层可以包括掺杂有诸如铝(al)、镍(ni)、铜(cu)、钽(ta)、钼(mo)、铪(hf)、钛(ti)、铌(nb)、铬(cr)、钨(w)的金属的氧化物半导体。然而，本发明不限于氧化物半导体的材料。
156.可替代地，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十五晶
体管和第十七晶体管可以是非晶硅晶体管。
157.图8示出了栅驱动电路的第n级的实施例的等效电路，但是本发明的栅驱动电路的该级的结构可以不限于图8的结构。
158.参见图9，第一时钟信号ck1具有对应于第n-2级、第n级、第n 2级和第n 4级的高电平。为第一时钟信号ck1的反相信号的第三时钟信号ck3具有对应于第n-1级、第n 1级和第n 3级的高电平。
159.第n-1进位信号cr(n-1)具有对应于第n-1级的高电平。第n 1进位信号cr(n 1)具有对应于第n 1级的高电平。第n 1.5进位信号cr(n 1.5)具有对应于第n 1级的后半部分和第n 2级的前半部分的高电平。
160.第n级的栅输出信号gout(n)与第一时钟信号ck1同步，并且具有对应于第n级的高电平。第n进位信号cr(n)与第一时钟信号ck1同步，并且具有对应于第n级的高电平。
161.在实施例中，如图8和图9中所示，第n级的第一节点q1的电压通过上拉控制部310被增大到对应于第n-1级的第一电平。第n级的第一节点q1处的电压通过在上拉部330和充电部320处产生的耦合，而被增大到对应于第n级的、高于第一电平的第二电平。在这样的实施例中，第n级的第一节点q1处的电压通过在充电部320处产生的耦合，而被减小到对应于第n 1级的开始的、低于第二电平的第三电平。在这样的实施例中，第n级的第一节点q1处的电压通过第一下拉部361被减小到对应于第n 1级的后半部分的开始的最低电平。在一个实施例中，例如，第三电平可以与第一电平基本相同。
162.第n级的第二节点q2处的电压与第一时钟信号ck1同步。第n级的第二节点q2的电压通过反相部350具有对应于第n-2级、第n 2级和第n 4级的高电平。除了在其处栅输出信号具有高电平的第n级之外，第n级的第二节点q2的电压具有高电平。第二节点q2的电压可以是反相信号。
163.图10是示出图2的栅驱动器300的正常级stp-2、stp-1和stp以及虚设级ds1、ds2和ds3的框图。
164.参见图1至图10，在实施例中，第一在后进位信号cr(n 1.5)可以被称为第二复位进位信号rs2，并且第二在后进位信号cr(n 1)可以被称为第一复位进位信号rs1。如上所述，第一复位进位信号rs1和第二复位进位信号rs2可以关闭级的栅输出信号。
165.在实施例中，虚设级ds1、ds2和ds3中的至少一个可以将用于关闭正常级stp-2、stp-1和spt的栅输出信号的复位进位信号(例如，rs1或rs2)输出到正常级stp-2、stp-1和stp中的至少一个。
166.在一个实施例中，例如，第一虚设级ds1可以将第一复位进位信号rs1输出到正常级stp-1，并且可以将第二复位进位信号rs2输出到正常级stp-2。在一个实施例中，例如，第二虚设级ds2可以将第一复位进位信号rs1输出到正常级stp，并且可以将第二复位进位信号rs2输出到正常级stp-1。在一个实施例中，例如，第三虚设级ds3可以将第二复位进位信号rs2输出到正常级stp。
167.本文中，正常级stp可以是正常级列的最后一级。在实施例中，用于将复位进位信号输出到正常级的虚设级可以相对于正常级设置在第一方向d1上。
168.虚设级的数量可以基于施加到正常级的时钟信号的数量、施加到一级的复位进位信号的数量和用于提供复位进位信号的级的位置来不同地修改。
169.根据实施例，栅驱动电路300设置在显示面板100的显示区域中，使得可以减小显示装置的死空间。
170.在这样的实施例中，可以减小包括彼此连接的多个显示装置1000a、1000b、1000c和1000d的显示系统的死空间。
171.图11是示出根据本发明的可替代的实施例的显示装置的栅驱动器300的第n级的等效电路图。图12是示出图11的栅驱动器300的正常级stp-2、stp-1和stp以及虚设级ds1和ds2的框图。
172.除了施加到栅驱动电路的第一保持部的进位信号之外，图11和图12中所示的显示系统的实施例与以上参见图1至图10描述的显示系统的实施例基本相同。因此，将使用相同的附图标记来指代与图1至图10的实施例的部件相同或相似的部件，并且在下文中将省略或简化其任何重复的详细描述。
173.参见图1至图6、图11和图12，在第n级的实施例中，第一下拉部361响应于第n 1进位信号cr(n 1)将第一节点q1处的电压下拉至第二截止电压vss2。
174.在实施例中，如图11中所示，第一下拉部361包括第九晶体管t9。第九晶体管t9包括连接到第n 1进位端子的控制电极、连接到第二截止端子的输入电极和连接到第一节点q1的输出电极。
175.在这样的实施例中，多个级可以接收一个复位进位信号rs1，而不是两个复位进位信号rs1和rs2。
176.在这样的实施例中，第二在后进位信号cr(n 1)可以被称为第一复位进位信号rs1。如上所述，第一复位进位信号rs1可以关闭级的栅输出信号。
177.在这样的实施例中，虚设级ds1和ds2中的至少一个可以将用于关闭正常级stp-2、stp-1和spt的栅输出信号的复位进位信号rs1输出到正常级stp-2、stp-1和stp中的至少一个。
178.在一个实施例中，例如，第一虚设级ds1可以将第一复位进位信号rs1输出到正常级stp-1。在一个实施例中，例如，第二虚设级ds2可以将第一复位进位信号rs1输出到正常级stp。
179.本文中，正常级stp可以是正常级列的最后一级。在这样的实施例中，用于将复位进位信号输出到正常级的虚设级可以相对于正常级设置在第一方向d1上。
180.根据本发明的实施例，栅驱动电路300设置在显示面板100的显示区域中，使得可以减小显示装置的死空间。
181.在这样的实施例中，可以减小包括彼此连接的多个显示装置1000a、1000b、1000c和1000d的显示系统的死空间。
182.图13是示出根据本发明的可替代的实施例的显示装置的栅驱动器的正常级和虚设级的框图。
183.除了栅驱动电路的正常级和虚设级之外，图13中所示的显示系统的实施例与以上参见图1至图10描述的显示系统的实施例基本相同。因此，将使用相同的附图标记来指代与图1至图10的实施例中的部件相同或相似的部件，并且在下文中将省略或简化其任何重复的详细描述。
184.参见图1至图6和图13，虚设级的数量可以基于施加到正常级的时钟信号的数量、
施加到一级的复位进位信号的数量和提供复位进位信号的级的位置来进行各种修改。
185.在实施例中，时钟信号的数量可以是12且施加到一级的复位进位信号的数量可以是1，并且用于将复位进位信号提供给当前级的级的位置可以是第五在后级。
186.在实施例中，虚设级ds1、ds2、ds3、ds4、ds5和ds6中的至少一个可以将用于关闭正常级stp-5、stp-4、stp-3、stp-2、stp-1和spt的栅输出信号的复位进位信号rs1输出到正常级stp-5、stp-4、stp-3、stp-2、stp-1和spt中的至少一个。
187.在一个实施例中，例如，第一虚设级ds1可以将第一复位进位信号rs1输出到正常级stp-5。在一个实施例中，例如，第二虚设级ds2可以将第一复位进位信号rs1输出到正常级stp-4。在一个实施例中，例如，第三虚设级ds3可以将第一复位进位信号rs1输出到正常级stp-3。在一个实施例中，例如，第四虚设级ds4可以将第一复位进位信号rs1输出到正常级stp-2。在一个实施例中，例如，第五虚设级ds5可以将第一复位进位信号rs1输出到正常级stp-1。在一个实施例中，例如，第六虚设级ds6可以将第一复位进位信号rs1输出到正常级stp。
188.这里，正常级stp可以是正常级列的最后一级。在实施例中，将复位进位信号输出到正常级的虚设级可以相对于正常级设置在第一方向d1上。
189.根据本发明的实施例，栅驱动电路300设置在显示面板100的显示区域中，使得可以减小显示装置的死空间。
190.在这样的实施例中，可以减小包括彼此连接的多个显示装置1000a、1000b、1000c和1000d的显示系统的死空间。
191.图14是示出设置在根据本发明的可替代的实施例的显示装置的显示面板100中的栅驱动器300的位置的平面图。
192.除了栅驱动电路的正常级列的数量和虚设级列的数量之外，图14中所示的显示系统的实施例与以上参见图1至图10描述的显示系统的实施例基本相同。因此，将使用相同的附图标记来指代与图1至图10的实施例的部件相同或相似的部件，并且在下文中将省略或简化其任何重复的详细描述。
193.参见图1至图3、图5至图10和图14，在实施例中，栅驱动电路300可以设置在显示面板100的显示区域中的开口部分op11至op35之间。
194.在一个实施例中，例如，栅驱动电路300可以包括在显示面板100的像素列方向d2上延伸并且包括多个正常级的正常级列nsa、nsb、nsc、nsd、nse和nsf。
195.每个正常级可以将栅输出信号施加到单个对应的像素行。正常级可以设置在与多个像素列相对应的区域处。
196.栅驱动电路300可以包括在像素行方向d1上与正常级列的端部相邻设置并且包括多个虚设级的虚设级列。类似于图3中的正常级，一个虚设级可以设置在与多个像素列相对应的区域处。
197.在实施例中，如图14中所示，数据驱动电路500可以包括多个数据驱动芯片(例如，dic1至dic6)。显示面板100可以被划分为与数据驱动芯片(例如，dic1至dic6)相对应的多个子区域。
198.栅驱动电路300可以针对子区域中的每一个包括一个正常级列和一个虚设级列。在一个实施例中，例如，第一正常级列nsa和第一虚设级列dsa可以设置在与第一数据驱动
芯片dic1相对应的第一子区域中。在一个实施例中，例如，第二正常级列nsb和第二虚设级列dsb可以设置在与第二数据驱动芯片dic2相对应的第二子区域中。在一个实施例中，例如，第三正常级列nsc和第三虚设级列dsc可以设置在与第三数据驱动芯片dic3相对应的第三子区域中。在一个实施例中，例如，第四正常级列nsd和第四虚设级列dsd可以设置在与第四数据驱动芯片dic4相对应的第四子区域中。在一个实施例中，例如，第五正常级列nse和第五虚设级列dse可以设置在与第五数据驱动芯片dic5相对应的第五子区域中。在一个实施例中，例如，第六正常级列nsf和第六虚设级列dsf可以设置在与第六数据驱动芯片dic6相对应的第六子区域中。
199.根据本发明的实施例，栅驱动电路300设置在显示面板100的显示区域中，使得可以减小显示装置的死空间。
200.在这样的实施例中，可以减小包括彼此连接的多个显示装置1000a、1000b、1000c和1000d的显示系统的死空间。
201.图15是示出根据本发明的实施例的与显示系统的中央部分cp相对应的显示面板的概念图。
202.图15示出设置在图1的显示系统的中央部分cp中的第一显示装置1000a的显示面板的一部分、第二显示装置1000b的显示面板的一部分、第三显示装置1000c的显示面板的一部分和第四显示装置1000d的显示面板的一部分。在图15中，cl可以表示时钟线，gl可以表示栅线，并且se可以表示用于连接第一至第四显示装置1000a、1000b、1000c和1000d的密封剂。
203.在实施例中，显示装置中的每一个的显示面板可以包括紧邻其它显示装置设置的接触像素以及不紧邻其它显示装置设置的正常像素。在一个实施例中，例如，接触像素可以接触相邻的显示装置，而正常像素可以不接触相邻的显示装置。在一个实施例中，例如，接触像素可以接触密封剂se，而正常像素可以不接触密封剂se。接触像素的宽度可以小于正常像素的宽度。接触像素的开口部分op的宽度可以与正常像素的开口部分op的宽度基本相同。
204.在一个实施例中，例如，在图15中，正常像素在第一方向d1上的宽度被表示为w1，而接触像素在第一方向d1上的宽度被表示为w2。密封剂se在第一方向d1上的宽度的一半被表示为ws。在实施例中，可以满足以下公式：w1＝w2 ws。
205.因此，连接部分的像素间距w2 ws与正常像素的像素间距w1基本相同，使得可以有效地防止由于正常像素的像素间距与连接部分的像素间距之间的差异引起的显示缺陷。
206.图16是示出根据本发明的可替代的实施例的显示系统的框图。
207.除了显示装置的形状和显示装置的位置之外，图16中所示的显示系统的实施例与以上参见图1至图10描述的显示系统的实施例基本相同。因此，将使用相同的附图标记指代与图1至图10的先前实施例的部件相同或相似的部件，并且将在下文中省略或简化其任何重复的详细描述。
208.参见图2至图10和图16，显示系统的实施例包括彼此连接的多个显示装置2000a、2000b、2000c和2000d。在实施例中，如图16中所示，显示系统可以包括设置在一行和四列中的四个显示装置2000a、2000b、2000c和2000d，或者由设置在一行和四列中的四个显示装置2000a、2000b、2000c和2000d限定。四个显示装置2000a、2000b、2000c和2000d可以形成大型
电视。
209.在这样的实施例中，显示装置2000a、2000b、2000c和2000d中的每一个可以包括：显示面板100，用于显示图像并且包括矩阵形式的多个像素p；用于将数据电压施加到显示面板100的数据线dl的数据驱动器500；以及用于将栅输出信号施加到显示面板100的栅线gl的栅驱动器300。栅驱动器300设置在显示面板100的显示区域中的开口部分之间。在这样的实施例中，数据驱动器500也可以被称为数据驱动电路，并且栅驱动器300也可以被称为栅驱动电路。
210.在一个实施例中，例如，显示装置(例如，2000a、2000b、2000c和2000d)的数据驱动器500可以包括多个数据驱动芯片dic。图16示出显示装置中的每一个包括设置在上侧的三个数据驱动芯片dic和设置在下侧的三个数据驱动芯片dic的实施例，但是本发明可以不限于数据驱动芯片dic的该数量。
211.四个显示装置2000a、2000b、2000c和2000d的数据驱动器500(dic)可以设置在显示装置2000a、2000b、2000c和2000d的上侧和下侧。
212.栅驱动电路300可以设置在显示面板100的显示区域中的开口部分op11至op35之间。
213.栅驱动电路300可以包括在显示面板100的像素列方向d2上延伸并且包括多个正常级的正常级列(图4a中的nsa、图4b中的nsa和nsb)。
214.每个正常级可以将栅输出信号施加到单个对应的像素行。正常级可以设置在与多个像素列相对应的区域处。
215.在实施例中，栅驱动器300设置在显示面板100的显示区域中，使得栅驱动电路300和数据驱动电路500不在水平方向上设置在通过四矩阵连接而连接成一个的显示装置之间。因此，可以减小接缝线的宽度。
216.根据显示装置和包括该显示装置的显示系统的实施例，栅驱动电路设置在显示面板的显示区域中，使得可以减小显示装置的死空间。
217.在这样的实施例中，可以减小包括彼此连接的多个显示装置的显示系统的死空间。在这样的实施例中，可以减小与其中多个显示装置被连接的区域相对应的接缝线的宽度。
218.根据如本文中所述的本发明的实施例，可以减小显示系统的死空间。
219.本发明不应被解释为限于本文中阐述的实施例。相反，这些实施例被提供使得本公开将是透彻和完整的，并且将向本领域技术人员充分地传达本发明的构思。
220.尽管已经参照本发明的实施例具体示出和描述了本发明，但是本领域普通技术人员将理解，在不脱离由所附权利要求限定的本发明的精神或范围的情况下，可以在本文中在形式和细节上进行各种改变。