扫描驱动器及包括扫描驱动器的有机发光显示设备的制作方法

扫描驱动器及包括扫描驱动器的有机发光显示设备
1.本技术要求享有于2020年9月11日提交的韩国专利申请no.10-2020-0116874的权益，通过引用将该专利申请并入本文，如同在本文完全阐述一样。
技术领域
2.本发明涉及一种扫描驱动器及包括扫描驱动器的有机发光显示设备，特别地，涉及一种用于实现窄边框的扫描驱动器及包括扫描驱动器的有机发光显示设备。


背景技术：

3.近来，引起大量关注的平板显示设备的代表例包括使用液晶的液晶显示(lcd)设备、使用有机发光二极管(oled)的oled显示设备、和使用电子油墨的电泳显示(epd)设备。
4.平板显示设备包括：包括像素阵列并且通过使用像素阵列显示图像的显示面板，像素阵列包括由其薄膜晶体管(tft)独立驱动的多个像素；驱动显示面板的多条扫描线的扫描驱动器；驱动显示面板的多条数据线的数据驱动器；和控制扫描驱动器和数据驱动器的时序控制器。
5.扫描驱动器包括分别单独驱动显示面板的扫描线的多个级，多个级的每一个配置有多个tft。近来，扫描驱动器主要使用面板内栅极(gate-in panel，gip)型，其中像素阵列的tft阵列实现并内置在显示面板中。
6.在这种情况下，由于显示面板中由扫描驱动器占据的区域，难以实现窄边框显示设备。


技术实现要素：

7.为了克服相关技术的前述问题，本发明可提供一种实现窄边框的扫描驱动器及包括扫描驱动器的有机发光显示设备。
8.为了实现这些目的和其他优点并根据本发明的意图，如在此具体化和概括描述的，一种扫描驱动器包括多个级，其中所述多个级的每一个包括：q1节点控制器，所述q1节点控制器通过使用相位彼此相反的第一时钟信号和第二时钟信号控制q1节点的电压；qb节点控制器，所述qb节点控制器通过使用所述第一时钟信号、所述第二时钟信号、输出时钟信号和起始信号控制qb节点的电压；第一晶体管，在所述qb节点被激活的同时所述第一晶体管输出栅极低电压作为扫描信号；和第二晶体管，在q2节点被激活的同时所述第二晶体管输出栅极高电压作为所述扫描信号，并且在所述q2节点自举至低于所述栅极低电压的电压时所述第二晶体管输出所述栅极低电压作为所述扫描信号。
9.此外，所述多个级的每一个可进一步包括连接在其时钟输出端子与所述第二晶体管之间的第一电容器，并且在所述扫描信号从所述栅极高电压转变为所述栅极低电压时，所述第一电容器可通过将所述输出时钟端子的电压变化反映到所述q2节点来使所述q2节点自举。
10.此外，所述qb节点控制器可包括：第三晶体管和第四晶体管，所述第三晶体管和所
述第四晶体管串联连接在所述qb节点与对应于所述起始信号的输入端子之间；第五晶体管，所述第五晶体管根据所述q1节点的电压将所述栅极高电压提供至第二电容器；和第六晶体管，所述第六晶体管根据所述q1节点的电压将所述第一时钟信号提供至所述第二电容器，其中所述第三晶体管可响应于所述输出时钟信号将所述起始信号提供至所述第四晶体管，并且所述第四晶体管可响应于所述第二时钟信号将所述起始信号提供至所述qb节点。
11.此外，所述q1节点控制器可包括：第七晶体管，所述第七晶体管根据所述qb节点的电压将所述第二时钟信号提供至所述q1节点；第八晶体管，所述第八晶体管根据所述第二时钟信号将所述栅极低电压提供至所述q1节点；和第九晶体管，所述第九晶体管根据所述第一时钟信号将所述栅极低电压提供至所述q1节点。
12.此外，所述多个级的每一个可进一步包括：设置在所述q1节点与所述q2节点之间的第十晶体管；和设置在所述q2节点与所述第三晶体管之间的第十一晶体管，其中在所述q2节点自举至低于所述栅极低电压的电压时，所述第十晶体管和所述第十一晶体管可截止。
13.在这种情况下，所述第二电容器连接在所述qb节点与所述第六晶体管之间，并且在所述扫描信号保持所述栅极低电压时，所述第二电容器可通过将所述第六晶体管的漏极的电压变化反映到所述qb节点来使所述qb节点自举。
14.在本发明的另一个方面中，一种有机发光显示设备包括：显示面板，所述显示面板包括设置有像素阵列的显示区域和设置在所述显示区域的至少一侧的非显示区域；和上述扫描驱动器，所述扫描驱动器将通过所述多个级的每一个产生的扫描信号提供至所述像素阵列的多条扫描线。
15.在这种情况下，所述扫描驱动器中包括的多个晶体管可包括多晶硅晶体管，并且所述像素阵列中包括的多个晶体管可包括氧化物半导体晶体管。
附图说明
16.被包括用来对本发明提供进一步理解且被并入并构成本技术的一部分的附图图解了本发明的实施方式，并且与说明书一起用来解释本发明的原理。
17.在附图中：
18.图1是图解根据本发明的显示设备的框图；
19.图2是图解图1中所示的像素阵列中设置的子像素的电路图；
20.图3是图解图1中所示的扫描驱动器中包括的级的构造的示图；
21.图4是图解图3中所示的最上侧级的电路图；
22.图5a至图5f是描述根据本发明，在作为最上侧级的第一级的第一至第六时段期间执行的操作的示图；
23.图6是示出根据本发明，施加至作为最上侧级的第一级的节点q的电压的曲线图。
具体实施方式
24.下文中，将参照附图详细描述根据本发明的实施方式。
25.图1是图解根据本发明的显示设备的框图。
26.参照图1，根据本发明的显示设备可包括：包括像素阵列100和扫描驱动器200的显
示面板300、数据驱动器400和时序控制器500。
27.时序控制器500可接收从主机系统提供的基本时序控制信号和视频数据。时序控制器500可通过使用用于补偿图像质量或降低功耗的各种数据处理方法来调制视频数据并且可将调制后的图像数据输出至数据驱动器400。
28.时序控制器500可通过使用基本时序控制信号产生用于控制数据驱动器400的操作时序的数据控制信号，以将数据控制信号提供至数据驱动器400，并且时序控制器500可通过使用基本时序控制信号产生用于控制扫描驱动器200的操作时序的栅极控制信号，以将栅极控制信号提供至扫描驱动器200。基本时序控制信号可包括点时钟和数据使能信号并且可进一步包括水平同步信号和垂直同步信号。数据控制信号可包括：控制数据驱动器400中的图像数据的锁存时序的源极起始脉冲和源极移位时钟、以及控制图像数据信号的输出时段的源极输出使能信号。栅极控制信号可包括用于控制扫描驱动器200的操作时间的栅极起始脉冲、以及用作输出信号或移位控制信号的栅极时钟。
29.可在时序控制器500与扫描驱动器200之间附加地设置电平移位器。电平移位器可内置到电源单元(未示出)中。电平移位器可将栅极控制信号(即，栅极起始脉冲和每个时钟的晶体管-晶体管逻辑(ttl))进行电平移位，使其成为用于驱动像素阵列100的晶体管的栅极高电压(栅极导通电压)和栅极低电压(低电平电压或栅极截止电压)并且可将栅极高电压和栅极低电压提供至扫描驱动器200。
30.数据驱动器400可被提供来自时序控制器500的数据控制信号和图像数据。数据驱动器400可基于数据控制信号进行驱动并且可将从伽马电压发生器提供的基准伽马电压组(set)细分为分别与数据的灰度级值对应的灰度级电压，通过使用灰度级电压将数字图像数据转换为模拟图像数据信号，并且将模拟图像数据信号提供至显示面板300的数据线。
31.数据驱动器400可配置有用于分开地驱动显示面板300的数据线的多个数据驱动集成电路(ic)，每个数据驱动ic可安装在诸如载带封装(tcp)、膜上芯片(cof)或柔性印刷电路(fpc)之类的电路膜上，并且可基于带式自动焊接(tab)型附接在显示面板300上，或者可通过使用玻上芯片(cog)型安装在显示面板300上。
32.显示面板300可通过使用以矩阵方式布置有多个像素的像素阵列100显示图像。像素阵列100的多个像素的每一个可基于红色(r)子像素、绿色(g)子像素和蓝色(b)子像素的组合实现期望的颜色，并且可进一步包括用于提高亮度的白色子像素。
33.如图2中所示，每个子像素可包括发光器件oled、驱动晶体管td、开关晶体管ts和存储电容器cst。
34.发光器件oled可包括与驱动晶体管td连接的阳极电极、与低电平电力vss的输入端子连接的阴极电极、以及设置在阳极电极与阴极电极之间的有机化合物层。驱动晶体管td可基于其栅极和源极之间的电压差控制流入发光器件oled中的驱动电流，以使发光器件oled发光。开关晶体管ts可基于通过扫描线sl提供的扫描信号导通并且可将充入到数据线dl中的数据电压施加至节点n。存储电容器cst可包括通过节点n与驱动晶体管td的栅极连接的一侧电极和与驱动晶体管td的源极连接的另一侧电极。存储电容器cst可在发光器件oled发光时保持驱动晶体管td的栅极-源极电压。
35.扫描驱动器200可配置为面板内栅极(gip)型(其中扫描驱动器200内置在显示面板300的非显示区域(即，与像素阵列100的一侧或两侧相邻的非显示区域)中)并且可被称
为gip电路。扫描驱动器200可包括多个级st1至stn-1、stn(n为大于1的整数)，例如多个级st1至st4、
…
，其中多个级st1至st4、
…
分别驱动像素阵列100的多条扫描线sl1至sl4、
…
并且彼此从属地连接，每个级st可包括与像素阵列100的晶体管一起形成在基板上的多个晶体管。像素阵列和每个级中包括的晶体管可由氧化物半导体晶体管、多晶硅晶体管和非晶硅晶体管中的至少一种实现。例如，每个子像素的晶体管可由截止电流(off current)特性优良的氧化物半导体晶体管实现，并且扫描驱动器200中包括的晶体管可由导通电流(on current)特性和可靠性特性优良的多晶硅晶体管实现。然而，这仅仅是示例，晶体管的结构不限于此。
36.如图3中所示，级st1至st4、
…
的操作可基于起始信号被顺序地激活并且可向扫描线sl1至sl4、
…
的每一条输出扫描信号。最上侧级st1的操作可基于外部起始信号vst被激活，并且第二级st2至最下侧级的操作可基于在前级的扫描信号被激活。在前级的扫描信号可以是内部起始信号并且可以是进位信号cry。在此，在前级可指这样一种级，即，该级设置在基准级上方，并且与从基准级输出的扫描信号相比产生具有领先的相位的扫描信号。
37.级st1至st4、
…
可从电平移位器接收起始信号vst、第一时钟信号clk1、第二时钟信号clk2、第一输出时钟信号oclk1和第二输出时钟信号oclk2，从而输出扫描信号scan。起始信号vst、第一时钟信号clk1、第二时钟信号clk2、第一输出时钟信号oclk1和第二输出时钟信号oclk2全部可在栅极截止电压与栅极导通电压之间摆动。
38.外部起始信号vst可输入至最上侧级st1，第一时钟信号clk1和第二时钟信号clk2可输入至全部级st1至st4、
…
，第一输出时钟信号oclk1可输入至奇数级st1、st3、
…
，并且第二输出时钟信号oclk2可输入至偶数级st2、st4、
…
。
39.第一输出时钟信号oclk1和第二输出时钟信号oclk2可具有相反相位并且可具有与两个水平周期2h对应的周期。
40.第一时钟信号clk1和第二时钟信号clk2可具有相反相位并且可具有与两个水平周期2h对应的周期。第一时钟信号clk1和第二时钟信号clk2的每一个的高电平时段的脉冲宽度可大于低电平时段的脉冲宽度。
41.级st1至st4、
…
的每一个可基于在每一帧施加至起始端子的起始信号vst来激活节点q的操作。在此，节点的激活可指，栅极导通电压vel或低于栅极导通电压vel的电压施加至相应节点。此外，节点的去激活(deactivation)可指，栅极截止电压veh或高于栅极截止电压veh的电压施加至相应节点。
42.图4是图解图3的栅极移位寄存器中包括的作为最上侧级st1的第一级的电路图。
43.最上侧级st1以外的其他奇数级st3、st5、
…
被提供内部起始信号cry而不是起始信号vst并且输出具有不同相位的扫描信号，除此之外其他要素(element)可相同。此外，偶数级st2、st4、
…
被提供内部起始信号cry而不是起始信号vst，被提供第二输出时钟信号oclk2而不是第一输出时钟信号oclk1并且输出具有不同相位的扫描信号，除此之外其他要素可相同。
44.图4中所示的级可包括输出缓存器单元、稳定单元、qb节点控制器、q1节点控制器、第一电容器cq和第二电容器cqb。
45.输出缓存器单元可包括第六晶体管t6、第七晶体管t7和第一电容器cq。第六晶体管t6可由节点q2控制并且可在输出时钟信号端子oclk1与输出端子out之间提供电流路径。
当节点q2的电压是栅极低电压vgl时，第六晶体管t6可导通并且可向输出端子out提供输出时钟信号oclk1作为扫描信号。第七晶体管t7可由节点qb控制并且可在对应于栅极低电压vgl的输入端子与输出端子out之间提供电流路径。当节点qb的电压是栅极低电压vgl时，第七晶体管t7可导通并且可向输出端子out提供栅极低电压vgl作为扫描信号。
46.第一电容器cq可将输出时钟信号oclk1的电压变化反映到节点q2的电压，并且可使节点q2自举(bootstrap)。当节点q1由于第十晶体管t10的截止而浮置时，可输入对应于栅极低电压vgl的输出时钟信号oclk1，因而，由于第一电容器cq的耦合效应，节点q2的电压可自举至低于栅极低电压vgl的第一自举电压vb1。如上所述，当第一电容器cq使节点q2的电压自举时，栅极低电压可施加至节点q2，因而扫描信号(其作为第一输出时钟信号的栅极低电压)的输出延迟可被最小化。
47.稳定单元可包括第十晶体管t10和第十一晶体管t11，第十晶体管t10和第十一晶体管t11连接至节点q2。
48.在节点q2的电压自举的同时，第十晶体管t10可截止并且可切断节点q1与节点q2之间的电流。尽管节点q2的电压自举，但其影响不会施加至与节点q1连接的第三晶体管t3、第四晶体管t4和第五晶体管t5。因此，可防止第三晶体管t3、第四晶体管t4和第五晶体管t5的每一个的漏极-源极电压基于节点q2的自举电压而增加。就是说，当节点q2自举时，可防止第三晶体管t3、第四晶体管t4和第五晶体管t5的每一个的漏极-源极电压增加至阈值电压或更高电压，因而可防止发生因过载导致的元件击穿现象。
49.在节点q2的电压自举的同时，第十一晶体管t11可截止并且可切断节点q2与第一晶体管t1之间的电流。尽管节点q2的电压自举，但其影响不会施加至第一晶体管t1。
50.qb节点控制器可包括用于控制输出缓存器单元的节点qb的电压的第一晶体管t1、第二晶体管t2、第五晶体管t5、第八晶体管t8和电容器cqb。
51.第一晶体管t1可由第一输出时钟信号oclk1控制并且可在起始信号端子与第二晶体管t2之间提供电流路径。响应于第一输出时钟信号oclk1的栅极低电压，第一晶体管t1可将起始信号vst传输至第二晶体管t2。第二晶体管t2可由第二时钟信号clk2控制并且可在节点qb与第一晶体管t1之间提供电流路径。响应于第二时钟信号clk2的栅极低电压，第二晶体管t2可将从第一晶体管t1传输的起始信号vst的栅极低电压传输至节点qb。第五晶体管t5可由节点q1的电压控制并且可在对应于栅极高电压vgh的输入端子与第二电容器cqb之间提供电流路径。第八晶体管t8可由节点qb的电压控制并且可在对应于第一时钟信号clk1的输入端子与第二电容器cqb之间提供电流路径。
52.第二电容器cqb可将第一时钟信号clk1(或者第八晶体管t8的漏极)的电压变化反映到节点qb的电压，以使节点qb自举。当节点qb由于第二晶体管t2的截止而浮置并且输入具有栅极低电压的第一时钟信号clk1时，由于第二电容器cqb的耦合效应，节点qb的电压可自举至低于栅极低电压vgl的第二自举电压vb2。
53.q1节点控制器可包括用于控制节点q1的电压的第三晶体管t3、第四晶体管t4和第九晶体管t9。
54.第三晶体管t3可由节点qb控制并且可在对应于第二时钟信号clk2的输入端子与节点q1之间提供电流路径。响应于节点qb的栅极低电压，第三晶体管t3可将第二时钟信号clk2的栅极低电压或栅极高电压传输至节点q1。
55.第四晶体管t4可由第二时钟信号clk2控制并且可在对应于栅极低电压vgl的输入端子与节点q1之间提供电流路径。响应于具有栅极低电压的第二时钟信号clk2，第四晶体管t4可将栅极低电压vgl传输至节点q1。
56.第九晶体管t9可由第一时钟信号clk1控制并且可在对应于栅极低电压vgl的输入端子与节点q1之间提供电流路径。响应于具有栅极低电压的第一时钟信号clk1，第九晶体管t9可将栅极低电压vgl传输至节点q1。
57.图5a至图5f是描述根据本发明，在作为最上侧级的第一级的第一至第六时段期间执行的操作的示图。
58.在图5a中所示的第一时段t1期间，具有栅极低电压的起始信号vst、具有栅极低电压的第一时钟信号clk1、具有栅极高电压的第二时钟信号clk2、以及具有栅极高电压的第一输出时钟信号oclk1可施加至第一级st1。此时，具有栅极高电压的第一输出时钟信号oclk1还可施加至除了第一级st1以外的奇数级st3、st5、
…
的每一个的输出时钟端子，并且具有栅极低电压的第二输出时钟信号oclk2可施加至偶数级st2、st4、
…
的每一个的输出时钟端子。
59.第一晶体管t1可响应于具有栅极高电压的第一输出时钟信号oclk1而截止，第二晶体管t2和第四晶体管t4可响应于具有栅极高电压的第二时钟信号clk2而截止，并且第九晶体管t9和第十晶体管t10可响应于具有栅极低电压的第一时钟信号clk1而导通。
60.节点qb可基于第一晶体管t1和第二晶体管t2的截止而浮置。此时，可通过与第八晶体管t8耦合的第二电容器cqb来稳定节点qb的电压，因而节点qb的电压可被激活至栅极低电压vgl。响应于节点qb的电压，第三晶体管t3、第七晶体管t7、第八晶体管t8和第十一晶体管t11可导通。
61.节点q1可通过导通的第三晶体管t3被提供具有栅极高电压的第二时钟信号clk2并且可通过导通的第九晶体管t9被提供栅极低电压vgl。此时，具有栅极高电压的第二时钟信号clk2可具有远大于栅极低电压vgl的值，因而节点q1可被提供具有栅极高电压的第二时钟信号clk2并因而可被去激活至栅极高电压。
62.节点q2可基于通过第十晶体管t10施加的第二时钟信号clk2而被去激活至栅极高电压。响应于节点q2的电压，第六晶体管t6可截止。
63.因此，在第一时段t1中，具有栅极低电压vgl的扫描信号可通过导通的第七晶体管t7输出至输出端子out。
64.在图5b中所示的第二时段t2期间，具有栅极高电压的起始信号vst、具有栅极高电压的第一时钟信号clk1、具有栅极低电压的第二时钟信号clk2、以及具有栅极低电压的第一输出时钟信号oclk1可施加至第一级st1。此时，具有栅极低电压的第一输出时钟信号oclk1还可施加至除了第一级st1以外的奇数级st3、st5、
…
的每一个的输出时钟端子，并且具有栅极高电压的第二输出时钟信号oclk2可施加至偶数级st2、st4、
…
的每一个的输出时钟端子。
65.第一晶体管t1可响应于具有栅极低电压的第一输出时钟信号oclk1而导通，第二晶体管t2和第四晶体管t4可响应于具有栅极低电压的第二时钟信号clk2而导通，并且第九晶体管t9和第十晶体管t10可响应于具有栅极高电压的第一时钟信号clk1而截止。
66.节点qb可通过导通的第一晶体管t1和第二晶体管t2被去激活至具有栅极高电压
的起始信号vst。第三晶体管t3、第七晶体管t7、第八晶体管t8和第十一晶体管t11可基于施加至节点qb的具有栅极高电压的起始信号vst而截止。
67.节点q1可基于通过导通的第四晶体管t4施加的栅极低电压vgl而被激活。
68.节点q2可因截止的第十晶体管t10而浮置。此时，节点q2可通过使用第一电容器cq被激活至具有栅极低电压的输出时钟信号oclk1，因而第六晶体管t6可导通。
69.因此，在第二时段t2中，栅极低电压vgl可作为扫描信号通过导通的第六晶体管t6输出至输出端子out。
70.在图5c中所示的第三时段t3期间，具有栅极低电压的起始信号vst、具有栅极低电压的第一时钟信号clk1、具有栅极高电压的第二时钟信号clk2、以及具有栅极高电压的第一输出时钟信号oclk1可施加至第一级st1。此时，具有栅极高电压的第一输出时钟信号oclk1还可施加至除了第一级st1以外的奇数级st3、st5、
…
的每一个的输出时钟端子，并且具有栅极低电压的第二输出时钟信号oclk2可施加至偶数级st2、st4、
…
的每一个的输出时钟端子。
71.第一晶体管t1可响应于具有栅极高电压的第一输出时钟信号oclk1而截止，第二晶体管t2和第四晶体管t4可响应于具有栅极高电压的第二时钟信号clk2而截止，并且第九晶体管t9和第十晶体管t10可响应于具有栅极低电压的第一时钟信号clk1而导通。
72.节点qb可因截止的第二晶体管t2而浮置并且可保持作为在前时段(previous period)的第二时段t2的栅极高电压vgh，因而可被去激活至栅极高电压。响应于节点qb的栅极高电压vgh，第三晶体管t3、第七晶体管t7、第八晶体管t8和第十一晶体管t11可截止。
73.节点q1可因截止的第三晶体管t3和第四晶体管t4而浮置并且可保持作为在前时段的第二时段t2的栅极低电压vgl，因而可被激活至栅极低电压。
74.节点q2可通过第十晶体管t10连接至节点q1，因而可被激活至栅极低电压vgl。第六晶体管t6可通过节点q2的栅极低电压vgl导通。
75.因此，在第三时段t3中，栅极高电压vgh可作为扫描信号通过导通的第六晶体管t6输出至输出端子out。
76.在图5d中所示的第四时段t4期间，具有栅极低电压的起始信号vst、具有栅极高电压的第一时钟信号clk1、具有栅极低电压的第二时钟信号clk2、以及具有栅极低电压的第一输出时钟信号oclk1可施加至第一级st1。此时，具有栅极低电压的第一输出时钟信号oclk1还可施加至除了第一级st1以外的奇数级st3、st5、
…
的每一个的输出时钟端子，并且具有栅极高电压的第二输出时钟信号oclk2可施加至偶数级st2、st4、
…
的每一个的输出时钟端子。
77.第一晶体管t1可响应于具有栅极低电压的第一输出时钟信号oclk1而导通，第二晶体管t2和第四晶体管t4可响应于具有栅极低电压的第二时钟信号clk2而导通，并且第九晶体管t9和第十晶体管t10可响应于具有栅极高电压的第一时钟信号clk1而截止。
78.节点qb可通过导通的第一晶体管t1和第二晶体管t2被激活至具有栅极低电压的起始信号vst。第八晶体管t8可通过施加至节点qb的具有栅极低电压的起始信号vst导通。此时，因为在先前的第三时段t3期间具有栅极高电压的第二时钟信号clk2施加至第三晶体管t3的源极，所以当在第四时段t4中施加具有栅极低电压的第二时钟信号clk2时，第三晶体管t3可保持导通状态一直到第三晶体管t3的栅极-源极电压vgs成为0v为止，并且当第三
晶体管t3的栅极-源极电压vgs为0v时，第三晶体管t3可处于截止状态。因为在先前的第三时段t3期间具有栅极高电压的第一输出时钟信号oclk1施加至第十一晶体管t11的源极，所以当在第四时段t4中施加具有栅极高电压的第一时钟信号clk1时，第十一晶体管t11可保持导通状态一直到第十一晶体管t11的栅极-源极电压vgs成为0v为止，并且当第十一晶体管t11的栅极-源极电压vgs为0v时，第十一晶体管t11可处于截止状态。因为在先前的第三时段t3期间栅极低电压vgl通过对应于栅极低电压的输入端子施加至第七晶体管t7的源极，所以在第四时段t4中第七晶体管t7的栅极-源极电压vgs可以是0v(vgs＝0v)，因而第七晶体管t7可截止。
79.节点q1可基于通过导通的第四晶体管t4施加的栅极低电压vgl而被激活。
80.节点q2可因截止的第十晶体管t10而浮置。此时，节点q2可基于第一电容器cq自举至比第一输出时钟信号oclk1的栅极低电压低的第一自举电压vb1。就是说，第一电容器可在第六晶体管t6导通的时段中将栅极低电压降低至第一自举电压vb1，因而与节点q2连接的第六晶体管t6可稳定地导通。
81.因此，在第四时段t4中，第一输出时钟信号oclk1的栅极低电压vgl可作为扫描信号通过导通的第六晶体管t6输出至输出端子out。
82.如上所述，具有栅极低电压的扫描信号vout1被提供至第一扫描线sl1，并且，当输入具有第一栅极低电压的第一输出时钟信号oclk1时，在提供具有栅极低电压的扫描信号的时段中节点q2的电压可自举。第六晶体管t6的栅极-源极电压可通过自举操作而增大，并且可稳定地输出栅极低电压vgl，即，扫描信号的输出电压。
83.在图5e中所示的第五时段t5期间，具有栅极低电压的起始信号vst、具有栅极低电压的第一时钟信号clk1、具有栅极高电压的第二时钟信号clk2、以及具有栅极高电压的第一输出时钟信号oclk1可施加至第一级st1。此时，具有栅极高电压的第一输出时钟信号oclk1还可施加至除了第一级st1以外的奇数级st3、st5、
…
的每一个的输出时钟端子，并且具有栅极低电压的第二输出时钟信号oclk2可施加至偶数级st2、st4、
…
的每一个的输出时钟端子。
84.第一晶体管t1可响应于具有栅极高电压的第一输出时钟信号oclk1而截至，第二晶体管t2和第四晶体管t4可响应于具有栅极高电压的第二时钟信号clk2而截止，并且第九晶体管t9和第十晶体管t10可响应于具有栅极低电压的第一时钟信号clk1而导通。
85.节点qb可通过截止的第一晶体管t1和第二晶体管t2而浮置。此时，节点qb可基于第二电容器cqb自举至比第一时钟信号clk1的栅极低电压低的第二自举电压vb2。就是说，第二电容器cqb可在第七晶体管t7导通的时段中将栅极低电压vgl降低至第二自举电压vb2，因而与节点qb连接的第七晶体管t7可稳定地导通。
86.节点q1可通过导通的第三晶体管t3被提供具有高电平的第二时钟信号clk2并且可通过导通的第九晶体管t9被提供栅极低电压vgl。此时，具有高电平的第二时钟信号clk2可具有远大于栅极低电压vgl的值，因而节点q1可被提供具有高电平的第二时钟信号clk2，因而可被去激活至栅极高电压。
87.节点q2可基于通过第十晶体管t10施加的第二时钟信号clk2而被去激活至栅极高电压。响应于节点q2的电压，第六晶体管t6可截止。
88.因此，在第五时段t5中，具有栅极低电压vgl的扫描信号可通过第七晶体管t7输出
至输出端子out。
89.如上所述，在第五时段t5期间，第七晶体管t7的栅极-源极电压可通过使用第二电容器cqb经由第二自举操作而增大，因而扫描信号的输出电压可保持栅极低电压的电平。
90.在图5f中所示的第六时段t6期间，具有栅极低电压的起始信号vst、具有栅极高电压的第一时钟信号clk1、具有栅极低电压的第二时钟信号clk2、以及具有栅极低电压的第一输出时钟信号oclk1可施加至第一级st1。此时，具有栅极低电压的第一输出时钟信号oclk1还可施加至除了第一级st1以外的奇数级st3、st5、
…
的每一个的输出时钟端子，并且具有栅极高电压的第二输出时钟信号oclk2可施加至偶数级st2、st4、
…
的每一个的输出时钟端子。
91.第一晶体管t1可响应于具有栅极低电压的第一输出时钟信号oclk1而导通，第二晶体管t2和第四晶体管t4可响应于具有栅极低电压的第二时钟信号clk2而导通，并且第九晶体管t9和第十晶体管t10可响应于具有栅极高电压的第一时钟信号clk1而截止。
92.节点qb可通过导通的第一晶体管t1和第二晶体管t2被激活至具有栅极低电压的起始信号vst。第八晶体管t8可通过施加至节点qb的具有栅极低电压的起始信号vst而导通。此时，因为在先前的第五时段t5期间具有栅极高电压的第二时钟信号clk2施加至第三晶体管t3的源极，所以当在第六时段t6中施加具有栅极低电压的第二时钟信号clk2时，第三晶体管t3可保持导通状态，一直到第三晶体管t3的栅极-源极电压vgs成为0v为止，并且当第三晶体管t3的栅极-源极电压vgs为0v时，第三晶体管t3可处于截止状态。因为在先前的第五时段t5期间具有栅极高电压的第一输出时钟信号oclk1施加至第十一晶体管t11的源极，所以当在第六时段t6中施加具有栅极高电压的第一时钟信号clk1时，第十一晶体管t11可保持导通状态，一直到第十一晶体管t11的栅极-源极电压vgs成为0v为止，并且当第十一晶体管t11的栅极-源极电压vgs为0v时，第十一晶体管t11可处于截止状态。因为在先前的第五时段t5期间栅极低电压vgl通过对应于栅极低电压的输入端子施加至第七晶体管t7的源极，所以在第六时段t6中第七晶体管t7的栅极-源极电压vgs可以是0v(vgs＝0v)，因而第七晶体管t7可截止。
93.节点q1可基于通过导通的第四晶体管t4施加的栅极低电压vgl而被激活。
94.节点q2可因截止的第十晶体管t10而浮置。此时，节点q2可通过使用第一电容器cq被激活至具有栅极低电压的第一输出时钟信号oclk1。
95.因此，在第六时段t6中，第一输出时钟信号oclk1的栅极低电压vgl可作为扫描信号通过导通的第六晶体管t6输出至输出端子out。
96.图6是示出根据本发明，施加至作为最上侧级的第一级st1的节点q2的电压的曲线图。
97.如图6中所示，可以看出，具有栅极高电压vgh的扫描信号vout1被提供至第一扫描线sl1，然后，基于使用输出时钟信号oclk的自举现象，节点q2的电压是低于栅极低电压vgl的第一自举电压vb1。因此，可解决第六晶体管t6不导通或者其导通延迟的问题，因而可改善扫描信号的下降时间，由此防止栅极低电压vgl的输出延迟。
98.如上所述，在本发明的实施方式中，通过使用第一电容器cq的第一自举操作，从栅极高电压移位或转变为栅极低电压的扫描信号的下降时间可改善为1μs或更少。
99.此外，根据本发明的实施方式，扫描驱动器200的每个级st可配置有十一个晶体管
t1至t11以及两个电容器cq和cqb，因而可简化电路构造。因此，可减小显示面板300中由每个级st占据的区域，因而边框区域的线宽度可减小最少100μm。
100.此外，与包括比根据本发明实施方式的每个级中包括的晶体管数量更多晶体管的比较例相比，根据本发明实施方式的每个级中包括的晶体管可确保与比较例的级中包括的每个晶体管相似的阈值电压裕度(margin)。
101.此外，根据本发明的实施方式，提供至扫描线的扫描信号可在不交叠的情况下以大约1hz的频率移位并输出，因而针对每条扫描线可以以较低频率执行驱动。
102.此外，根据本发明的实施方式，可通过基于第二电容器cqb的自举操作周期性地激活节点qb，因而在以较低频率执行的驱动中可稳定地保持栅极低电压。
103.在本发明中，作为示例描述了有机发光显示设备，但不限于此，本发明可应用于包括扫描线的电子装置。
104.如上所述，根据本发明的实施方式，扫描驱动器的多个级的每一个可配置有十一个晶体管以及两个电容器，因而可简化电路构造。因此，可减小显示面板中由每个级占据的区域，因而边框区域的线宽度可减小最少100μm。
105.此外，根据本发明的实施方式，提供至扫描线的扫描信号可在不交叠的情况下以大约1hz的频率移位并输出，因而针对每条扫描线可以以较低频率执行驱动。
106.此外，根据本发明的实施方式，可通过基于第一电容器的第一自举操作改善从栅极高电压移位为栅极低电压的扫描信号的下降时间。
107.此外，根据本发明的实施方式，可通过基于第二电容器的第二自举操作周期性地激活节点，因而在以较低频率执行的驱动中可稳定地保持栅极低电压。
108.根据本发明的效果不限于上面的示例，本技术中可包括其他各种效果。
109.尽管参考示例性实施方式具体显示和描述了本发明，但所属领域普通技术人员将理解到，在不背离由所附权利要求书限定的本发明的精神和范围的情况下，可进行形式和细节上的各种改变。