显示装置的制作方法

显示装置
1.相关申请的交叉引用
2.本技术要求于2020年9月11日在韩国知识产权局提交的第10-2020-0117035号韩国专利申请的优先权和权益，该韩国专利申请的公开内容通过引用全部合并于此。
技术领域
3.本公开涉及显示装置。


背景技术：

4.在各种类型的显示装置中，液晶显示(lcd)装置、等离子体显示面板(pdp)显示装置、有机发光二极管(oled)显示装置、场效应显示(fed)装置和电泳显示装置被众所周知且广泛使用。
5.与需要单独的光源的lcd装置相比，oled显示装置由于自发光特性而具有减小的厚度和轻的重量。此外，oled显示装置具有诸如低功耗和高亮度的高等级特性。
6.然而，入射在oled显示装置上的外部光可以从表面反射，使得可以降低oled显示装置的对比度。因此，oled显示装置可以配备有防反射部分以防止由于外部光引起的对比度的劣化，从而改善可见度。为了防止由于防反射部分引起的透射率劣化，可以在非发光部分中形成光阻挡层和滤色器，所述滤色器与发光部分重叠并且透射与从发光部分的发射层发射的光的波长相似的波长的光。在将滤色器形成在防反射部分中的情况下，因为外部光由于台阶而被反射且被观察到，所述台阶可以由设置在显示区域的发射层下方的布线形成，所以颜色和对比度可能劣化。
7.在本背景技术部分公开的以上信息仅用于增强对本公开的背景的理解，并且因此，本公开可以包含不构成本领域普通技术人员已知的现有技术的信息。


技术实现要素：

8.本公开提供一种显示装置，所述显示装置可以在防止对比度劣化的同时防止透射率的劣化，并且防止由于外部光的反射导致的外部光的视觉识别。
9.显然，本公开不限于这里公开的实施例，并且可以在不脱离本公开的精神和范围的情况下对本公开进行各种扩展。
10.一种根据实施例的显示装置，包括：基底；多个晶体管，设置在所述基底上；绝缘层，设置在所述多个晶体管上；数据线和驱动电压线，设置在所述绝缘层上；像素电极，设置在所述数据线或所述驱动电压线上；像素限定层，设置在所述像素电极上并包括与所述像素电极重叠的像素开口；发光元件层，设置在所述像素开口中；以及公共电极，设置在所述发光元件层上，其中，所述像素开口包括第一子像素开口和第二子像素开口以及设置在所述第一子像素开口和所述第二子像素开口之间的第一阻挡部分。
11.所述第一阻挡部分可以与所述数据线和所述驱动电压线中的至少一者重叠。
12.所述驱动电压线可以包括两个相邻的扩展部分和设置在所述两个相邻的扩展部
分之间的开口，并且所述第一阻挡部分与所述驱动电压线的所述开口重叠。
13.所述数据线可以包括与所述像素电极重叠的两条相邻的数据线，并且所述第一阻挡部分与所述两条相邻的数据线重叠。
14.所述第一阻挡部分可以包括分别与所述两条相邻的数据线重叠的第二阻挡部分和第三阻挡部分。
15.所述第二阻挡部分可以包括与所述两条相邻的数据线中的第一数据线的第一边缘重叠的第一子阻挡部分和第二子阻挡部分，并且所述第三阻挡部分可以包括与所述两条相邻的数据线中的第二数据线的第二边缘重叠的第三子阻挡部分和第四子阻挡部分。
16.所述两条相邻的数据线可以经由分离部分分离，并且所述第一阻挡部分可以与所述分离部分和所述两条相邻的数据线重叠。
17.所述显示装置还可以包括：防反射部分，设置在所述基底上，其中，所述防反射部分可以包括：光阻挡层，与所述像素限定层重叠；和滤色器层，与所述发光元件层重叠。
18.所述第一阻挡部分可以与所述滤色器层重叠。
19.所述显示装置还可以包括：触摸部分，设置在所述发光元件层和所述防反射部分之间。
20.一种根据实施例的显示装置，包括：数据线及驱动电压线，设置在基底上；像素电极，设置在所述基底上并包括第一像素电极、第二像素电极以及第三像素电极；像素限定层，设置在所述基底上并包括与所述第一像素电极重叠的第一像素开口、与所述第二像素电极重叠的第二像素开口以及与所述第三像素电极重叠的第三像素开口；发光元件层包括设置在所述第一像素开口中并显示第一颜色的第一发光元件层、设置在所述第二像素开口中并显示第二颜色的第二发光元件层以及设置在所述第三像素开口中并显示第三颜色的第三发光元件层；以及公共电极，设置在所述发光元件层上，其中，所述第一像素开口包括第一子像素开口和第二子像素开口，所述像素限定层还包括与所述第一像素电极重叠的阻挡部分，所述阻挡部分设置在所述第一子像素开口和所述第二子像素开口之间，并且所述阻挡部分与所述第一像素电极的台阶部分重叠。
21.所述阻挡部分可以与所述驱动电压线重叠。
22.所述驱动电压线可以包括两个相邻的扩展部分和设置在所述两个相邻的扩展部分之间的开口，并且所述阻挡部分可以与所述驱动电压线的所述开口重叠。
23.所述显示装置还可以包括：防反射部分，设置在所述基底上，其中，所述防反射部分可以包括：光阻挡部分，与所述像素限定层重叠；和滤色器层，与所述发光元件层重叠，并且所述防反射部分的所述光阻挡部分可以与所述滤色器层重叠。
24.所述第二像素开口可以包括第三子像素开口、第四子像素开口和第五子像素开口，所述像素限定层还可以包括与所述第二像素电极重叠的第一阻挡部分和第二阻挡部分，所述第一阻挡部分可以设置在所述第三子像素开口和所述第五子像素开口之间，所述第二阻挡部分可以设置在所述第四子像素开口和所述第五子像素开口之间，并且所述第一阻挡部分和所述第二阻挡部分中的至少一者可以与所述第二像素电极的台阶部分重叠。
25.所述数据线可以包括与所述像素电极重叠的两条相邻的数据线，并且所述第一阻挡部分和所述第二阻挡部分可以分别与所述两条相邻的数据线重叠。
26.所述第一阻挡部分可以：包括与所述两条相邻的数据线中的第一数据线的第一边
缘重叠的第一子阻挡部分和第二子阻挡部分；以及与所述两条相邻的数据线中的第二数据线的第二边缘重叠的第三子阻挡部分和第四子阻挡部分。
27.所述显示装置还可以包括：防反射部分，设置在所述基底上，所述防反射部分可以包括与所述像素限定层重叠的光阻挡部分；第一滤色器层，与所述第一发光元件层重叠；第二滤色器层，与所述第二发光元件层重叠；以及第三滤色器层，与所述第三发光元件层重叠，所述防反射部分的所述光阻挡部分可以与所述第一滤色器层重叠，并且所述第一阻挡部分和所述第二阻挡部分中的至少一者可以与所述第二滤色器层重叠。
28.所述数据线可以包括与所述第二像素电极重叠的两条相邻的数据线，并且所述阻挡部分可以与所述两条相邻的数据线重叠。
29.所述两条相邻的数据线可以经由分离部分分离，并且所述阻挡部分可以与所述分离部分和所述两条相邻的数据线重叠。
30.根据本公开的实施例的显示装置可以在通过包括包含滤色器的防反射部分防止对比度劣化的同时防止透射率的劣化，并且防止由于形成在发射层下方的台阶所导致的外部光的反射光的视觉识别。
31.显然，本公开的特征不限于上述特征，并且可以在不脱离本公开的精神和范围的情况下进行各种扩展。
附图说明
32.图1是根据实施例的显示装置的截面图。
33.图2是根据实施例的显示装置的区域的布局图。
34.图3是根据实施例的显示装置的一部分的布局图。
35.图4是沿着图3的线iv-iv截取的截面图。
36.图5是根据实施例的像素的电路图。
37.图6是根据实施例的显示装置的俯视平面图。
38.图7是沿着图6的线vii-vii截取的截面图。
39.图8、图9、图10、图11、图12、图13和图14是顺序地示出根据实施例的显示装置的制造工艺的俯视平面图。
40.图15是根据实施例的显示装置的一部分的俯视平面图。
41.图16是沿着图15的线xvi-xvi截取的截面图。
42.图17是根据实施例的显示装置的俯视平面图。
43.图18是沿着图17的线xviii-xviii截取的截面图。
44.图19是根据另一实施例的显示装置的截面图。
45.图20是根据又一实施例的显示装置的截面图。
具体实施方式
46.在下文中，将参照附图更全面地描述本公开，在附图中示出了本公开的实施例。本领域技术人员将认识到，在不脱离本公开的精神或范围的情况下，可以以各种不同的方式修改所描述的实施例。
47.附图和描述在本质上被认为是说明性的而不是限制性的。在整个本公开中，同样
的附图标记始终指代同样的元件。
48.在附图中，为了便于描述，可以任意地示出元件的尺寸和厚度，并且本公开不必限于附图中示出的元件的尺寸和厚度。在附图中，为了清楚起见，可能夸大了层、膜、面板、区域等的厚度。另外，在附图中，为了更好的理解和便于描述，可能将一些层和区域的厚度比其他层和区域夸大得更多。
49.将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“上”时，该元件可以直接在另一元件上，或者也可以在所述元件和所述另一元件之间存在一个或多个居间元件。相比之下，当元件被称为“直接在”另一元件“上”时，可以不存在居间元件。此外，在整个本公开中，词语“在”目标元件“上”将被理解为设置在目标元件上方或下方，并且将不一定被理解为基于重力(或厚度)方向设置“在上侧”。
50.此外，除非明确地描述为相反，否则词语“包括”及其诸如“包含”或“含有”的变型将被理解为隐含包括所陈述的元件，但不排除任何其他元件。
51.此外，在整个本公开中，短语“在平面上”是指从顶部观察目标部分，并且短语“在截面上”是指观察通过从一侧垂直地切割目标部分所形成的截面。
52.在整个本公开中，“连接”并不限于仅表示当两个或更多个构成元件直接连接时，而且表示当两个或更多个构成元件通过另一构成元件间接连接时。此外，物理连接或电连接可以包括这样的情况：尽管基本上一体的部件可以根据位置或功能用不同的名称来指代，但是所述基本上一体的部件彼此连接。
53.图1是根据实施例的显示装置的截面图。
54.参照图1，显示装置10包括显示部分1000、触摸部分2000和防反射部分3000。触摸部分2000可以设置在显示部分1000和防反射部分3000之间。显示装置10包括显示区域da和周边区域pa。
55.显示部分1000包括基底110，并且缓冲层111设置在基底110上。
56.基底110可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。基底110可以是刚性基底或者可弯曲、可折叠或可卷曲的柔性基底。基底110可以是单层的或多层的。基底110可以交替地堆叠有至少一个基层和包括顺序地堆叠的聚合物树脂的至少一个无机层。
57.设置在基底110和第二半导体130之间的缓冲层111可以通过在用于形成多晶硅的结晶工艺期间防止穿过基底110的杂质的渗透来改善多晶硅的特性，并且可以使基底110平坦化以释放形成在缓冲层111上的第二半导体130的应力。
58.缓冲层111可以包括诸如氧化硅(sio
x
)、氮化硅(sin
x
)和氮氧化硅(sio
x
ny)等的无机绝缘材料。缓冲层111可以包括非晶硅(a-si)。
59.尽管未示出，但是可以在基底110和缓冲层111之间进一步提供屏障层。屏障层可以具有单层结构或多层结构。屏障层可以包括诸如氧化硅、氮化硅和氮氧化硅等的无机绝缘材料。
60.第二半导体130可以设置在缓冲层111上。第二半导体130可以包括多晶硅材料。即，第二半导体130可以由多晶半导体形成。第二半导体130可以包括源极区域131、沟道区域132和漏极区域133。
61.第二半导体130的源极区域131可以与第二源极电极se2连接，并且第二半导体130的漏极区域133可以与第二漏极电极de2连接。
62.第一栅极绝缘层141可以设置在第二半导体130上。第一栅极绝缘层141可以具有包括氮化硅、氧化硅或氮氧化硅等的单层或多层结构。
63.第二栅极下部电极ge2_l可以设置在第一栅极绝缘层141上。第二栅极下部电极ge2_l可以包括钼(mo)、铝(al)、铜(cu)和/或钛(ti)，并且可以具有包括钼(mo)、铝(al)、铜(cu)和/或钛(ti)的单层结构或多层结构。
64.第二栅极绝缘层142可以设置在第二栅极下部电极ge2_l上。第二栅极绝缘层142可以包括氮化硅、氧化硅或氮氧化硅等。第二栅极绝缘层142可以具有包括氮化硅、氧化硅或氮氧化硅等的单层或多层结构。
65.第二栅极上部电极ge2_u可以设置在第二栅极绝缘层142上。第二栅极下部电极ge2_l和第二栅极上部电极ge2_u可以彼此重叠，第二栅极绝缘层142设置在第二栅极下部电极ge2_l和第二栅极上部电极ge2_u之间。第二栅极上部电极ge2_u和第二栅极下部电极ge2_l形成第二栅极电极ge2。第二栅极电极ge2可以在垂直于基底110的厚度方向上与第二半导体130的沟道区域132重叠。
66.第二栅极上部电极ge2_u和栅极线可以包括钼(mo)、铝(al)、铜(cu)、银(ag)、铬(cr)、钽(ta)或钛(ti)等，并且可以具有包括钼(mo)、铝(al)、铜(cu)、银(ag)、铬(cr)、钽(ta)或钛(ti)等的单层结构或多层结构。
67.尽管未示出，但是与第二栅极上部电极ge2_u和栅极线形成在同一层上的金属阻挡层可以设置在第二栅极绝缘层142上。金属阻挡层可以与稍后将描述的第一晶体管tr1重叠。
68.第二半导体130、第二栅极电极ge2、第二源极电极se2和第二漏极电极de2形成第二晶体管tr2。第二晶体管tr2可以是与发光二极管led连接的驱动晶体管，并且可以包括多晶半导体。
69.第一层间绝缘层161可以设置在第二栅极电极ge2(例如，第二栅极上部电极ge2_u)上。第一层间绝缘层161可以包括氮化硅、氧化硅或氮氧化硅等。第一层间绝缘层161可以由多层形成，在所述多层中堆叠有包含氮化硅的层和包含氧化硅的层。在这种情况下，第一层间绝缘层161的包括氮化硅的层可以设置为比第一层间绝缘层161的包括氧化硅的层更靠近基底110。
70.第一半导体135可以设置在第一层间绝缘层161上。第一半导体135可以与可以设置在第二栅极绝缘层142上的金属阻挡层重叠。
71.第一半导体135可以包括氧化物半导体。氧化物半导体可以包括氧化铟(ino)、氧化锡(sno)、氧化锌(zno)、氧化铪(hfo)和氧化铝(alo)中的至少一种。例如，第一半导体135可以包括氧化铟镓锌(igzo)。
72.第一半导体135可以包括沟道区域137、源极区域136和漏极区域138。源极区域136和漏极区域138设置在沟道区域137的相对侧。第一半导体135的源极区域136可以与第一源极电极se1连接，并且第一半导体135的漏极区域138可以与第一漏极电极de1连接。
73.第三栅极绝缘层143可以设置在第一半导体135上。第三栅极绝缘层143可以包括氮化硅、氧化硅或氮氧化硅等。
74.在本实施例中，第三栅极绝缘层143可以完全地设置在第一半导体135和第一层间绝缘层161上。因此，第三栅极绝缘层143覆盖第一半导体135的源极区域136、沟道区域137和漏极区域138的顶表面和侧表面。
75.在高分辨率显示装置中，每个像素的尺寸会减小，并且因此，沟道区域的长度会减小。在这种情况下，如果第三栅极绝缘层143没有覆盖源极区域136和漏极区域138的顶表面，则第一半导体135的一些材料可能移动到第三栅极绝缘层143的一侧。在本实施例中，第三栅极绝缘层143完全地设置在第一半导体135和第一层间绝缘层161上，并且因此，可以防止可能由于金属颗粒的扩散引起的第一半导体135和第一栅极电极ge1之间的短路。
76.然而，本公开不限于此，并且第三栅极绝缘层143可以没有完全地设置在第一半导体135和/或第一层间绝缘层161上。例如，第三栅极绝缘层143可以仅设置在第一栅极电极ge1和第一半导体135之间。在这种情况下，第三栅极绝缘层143可以与第一半导体135的沟道区域137重叠，但可以不与第一半导体135的源极区域136和漏极区域138重叠。
77.第一栅极电极ge1可以设置在第三栅极绝缘层143上。
78.第一栅极电极ge1可以在垂直于基底110的厚度方向上与第一半导体135的沟道区域137重叠。第一栅极电极ge1可以包括钼(mo)、铝(al)、铜(cu)和/或钛(ti)，并且可以具有包括钼(mo)、铝(al)、铜(cu)和/或钛(ti)的单层或多层结构。例如，第一栅极电极ge1可以包括包含钛的下层和包含钼的上层。在这种情况下，包含钛的下层可以在上层的干法蚀刻期间防止用作蚀刻气体的氟(f)的扩散。
79.第一半导体135、第一栅极电极ge1、第一源极电极se1和第一漏极电极de1形成第一晶体管tr1。第一晶体管tr1可以是用于使第二晶体管tr2开关的开关晶体管，并且可以包括氧化物半导体。
80.第二层间绝缘层162可以设置在第一栅极电极ge1上。第二层间绝缘层162可以包括氮化硅、氧化硅或氮氧化硅等。第二层间绝缘层162可以由多层形成，在所述多层中堆叠有包含氮化硅的层和包含氧化硅的层。
81.第一源极电极se1、第一漏极电极de1、第二源极电极se2和第二漏极电极de2可以设置在第二层间绝缘层162上。第一源极电极se1、第一漏极电极de1、第二源极电极se2和第二漏极电极de2可以包括铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、镍(ni)、钙(ca)、钼(mo)、钛(ti)、钨(w)和/或铜(cu)，并且可以具有包括两种或更多种以上列出的材料的单层或多层结构。例如，第一源极电极se1、第一漏极电极de1、第二源极电极se2和第二漏极电极de2可以具有三层结构，所述三层结构包括：底层，包含诸如钛、钼、铬、钽或它们的合金的难熔金属；中间层，包含具有低电阻率的铝基金属、银基金属或铜基金属；以及上层，包含诸如钛、钼、铬和钽的难熔金属。
82.第一源极电极se1可以与第一半导体135的源极区域136连接，并且第一漏极电极de1可以与第一半导体135的漏极区域138连接。
83.第二源极电极se2可以与第二半导体130的源极区域131连接，并且第二漏极电极de2可以与第二半导体130的漏极区域133连接。
84.第三层间绝缘层163可以设置在第一源极电极se1、第一漏极电极de1、第二源极电极se2和第二漏极电极de2上。第三层间绝缘层163可以是有机层或无机层。例如，第三层间绝缘层163可以包括有机绝缘材料，诸如包括但不限于聚甲基丙烯酸甲酯(pmma)或聚苯乙
烯(ps)的通用聚合物、具有酚基的聚合物衍生物、丙烯酸基聚合物、酰亚胺聚合物、聚酰亚胺和硅氧烷基聚合物等。
85.连接电极ce、数据线171和驱动电压线172可以设置在第三层间绝缘层163上。连接电极ce和数据线171可以包括铝(al)、银(ag)、镁(mg)、金(au)、镍(ni)、铬(cr)、钙(ca)、钼(mo)、钛(ti)、钨(w)和/或铜(cu)，并且可以具有包括以上列出的材料中的两种或更多种的单层或多层结构。
86.连接电极ce与第二漏极电极de2连接。
87.钝化层180可以设置在第三层间绝缘层163、连接电极ce、数据线171和驱动电压线172上。钝化层180可以用于通过去除台阶使表面平坦化，以改善形成在钝化层180上的发光元件的发光效率。钝化层180可以包括有机绝缘材料，诸如包括但不限于聚甲基丙烯酸甲酯(pmma)或聚苯乙烯(ps)的通用聚合物、具有酚基的聚合物衍生物、丙烯酸基聚合物、酰亚胺聚合物、聚酰亚胺和硅氧烷基聚合物等。
88.像素电极191可以设置在钝化层180上。像素电极191可以通过钝化层180的接触孔与第二漏极电极de2连接。
89.可以为每个像素px单独地提供像素电极191。像素电极191可以包括诸如银(ag)、锂(li)、钙(ca)、铝(al)、镁(mg)和金(au)的金属，或者可以包括诸如氧化铟锡(ito)和氧化铟锌(izo)的透明导电氧化物。像素电极191可以由包括金属材料或透明导电氧化物的单层或者包括以上列出的材料中的两种或更多种的多层形成。例如，像素电极191可以具有氧化铟锡(ito)/银(ag)/氧化铟锡(ito)的三层结构。
90.像素限定层360可以设置在像素电极191上。像素限定层360可以包括有机绝缘材料，诸如包括但不限于聚甲基丙烯酸甲酯(pmma)或聚苯乙烯(ps)的通用聚合物、具有酚基的聚合物衍生物、丙烯酸基聚合物、酰亚胺聚合物、聚酰亚胺或硅氧烷基聚合物等。像素限定层360包括黑色染料，并且可以不透光。
91.像素开口365a、365b和365c形成在像素限定层360中，并且像素限定层360的像素开口365a、365b和365c可以与像素电极191重叠。像素开口365a、365b和365c可以统称为像素开口365，或者单独地称为像素开口365。发光元件层370a、370b和370c可以分别设置在像素限定层360的像素开口365a、365b和365c中。发光元件层370a、370b和370c可以统称为发光元件层370，或者单独地称为发光元件层370。
92.发光元件层370a、370b和370c可以包括唯一地发射红色、绿色和蓝色的原色之一的光的各层。发光元件层370a、370b和370c中的每一个可以具有其中堆叠有发射不同颜色的光的多个层的结构。
93.公共电极270可以设置在发光元件层370a、370b和370c以及像素限定层360上。公共电极270可以公共地对应于多个像素px，并且可以通过位于周边区域pa中的公共电压传输部分27接收公共电压elvss(参见图5)。
94.公共电极270可以包括反射金属或者诸如氧化铟锡(ito)和氧化铟锌(izo)的透明导电氧化物(tco)，所述反射金属包括钙(ca)、钡(ba)、镁(mg)、铝(al)、银(ag)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)或钙(ca)等。
95.像素电极191、发光元件层370a、370b和370c以及公共电极270形成发光二极管led。在此，像素电极191可以对应于阳极或空穴注入电极，并且公共电极270可以对应于阴
极或电子注入电极。然而，本公开不限于此，并且根据有机发光二极管(oled)显示装置的类型和/或驱动方案，像素电极191可以对应于阴极，并且公共电极270可以对应于阳极。
96.空穴和电子分别从像素电极191和公共电极270注入到发光元件层370中，并且通过使注入的空穴和电子复合所产生的激子从激发态跃迁至基态以发光。
97.作为显示装置10的开关晶体管的一部分的第一晶体管tr1可以包括氧化物半导体，并且作为驱动晶体管的第二晶体管tr2可以包括多晶半导体。对于高速驱动，可以通过提高显示装置的驱动频率(例如，大约60hz至大约120hz)更自然地呈现运动画面，但这增加了功耗。为了补偿增加的功耗，当显示静止图像时，可以降低显示装置10的驱动频率。例如，当显示静止图像时，可以以大约1hz驱动显示装置10。当如上所述地降低驱动频率时，可能出现漏电流。在显示装置10中，作为开关晶体管或作为开关晶体管的一部分的第一晶体管tr1包括氧化物半导体，从而使漏电流最小化。此外，作为驱动晶体管的第二晶体管tr2包括多晶半导体，从而提供高电子迁移率。即，开关晶体管和驱动晶体管包括不同的半导体材料，并且因此可以以高可靠性更稳定地驱动显示装置10。
98.在公共电极270上设置封装层390。封装层390可以通过不仅覆盖显示部分1000的上表面而且覆盖显示部分1000的侧表面来密封显示部分1000。封装层390可以设置在整个显示区域da中，并且可以从显示区域da延伸到周边区域pa，使得封装层390的端部可以定位在周边区域pa中。
99.由于被包括在发光元件层370中的有机发光元件对湿气和氧非常弱，因此封装层390封装显示部分1000以防止外部湿气和氧渗透到发光元件层370中。封装层390可以包括多个层，并且可以由包括至少一个无机层和至少一个有机层的堆叠层形成。例如，封装层390可以由其中顺序地堆叠有第一无机层、有机层和第二无机层的三层形成。
100.触摸部分2000可以设置在显示部分1000的封装层390上。
101.第一绝缘层410设置在封装层390上。第一绝缘层410可以由无机层或有机层形成，所述无机层诸如金属氧化物、金属氮氧化物、氧化硅、氮化硅和氧氮化硅。第一绝缘层410通过覆盖封装层390来保护封装层390，并防止湿气渗透。此外，第一绝缘层410可以减少公共电极270和被包括在触摸部分2000中的触摸电极之间的寄生电容。
102.第一触摸单元连接部分452设置在第一绝缘层410上，并且第二绝缘层420设置在第一触摸单元连接部分452上。第二绝缘层420可以由无机层或有机层形成，所述无机层诸如金属氧化物、金属氮氧化物、氧化硅、氮化硅和氮氧化硅。
103.第一触摸单元451设置在第二绝缘层420上。此外，尽管在图1中未示出，但是在第二绝缘层420上还可以设置第二触摸单元和第二触摸单元连接部分。在这种情况下，第一触摸单元451和第二触摸单元中的一个可以是检测输入电极，并且另一个可以是检测输出电极。第一触摸单元451和第二触摸单元可以彼此电隔离，并且可以在平面图中以彼此不重叠的网格形式分散和设置。第一触摸单元451可以通过第一触摸单元连接部分452彼此连接，并且第二触摸单元可以通过第二触摸单元连接部分彼此连接。
104.触摸单元保护层430可以设置在第一触摸单元451和第二触摸单元(未示出)上。触摸单元保护层430可以通过覆盖第一触摸单元451和第二触摸单元以防止第一触摸单元451和第二触摸单元暴露于外部，以便保护第一触摸单元451和第二触摸单元。触摸单元保护层430可以包括诸如氮氧化硅(sin
x
)或氧化硅(sio2)的无机材料，或者诸如聚丙烯酸酯树脂、
聚酰亚胺树脂和丙烯酸基树脂的有机材料。
105.防反射部分3000设置在触摸部分2000上。
106.防反射部分3000包括光阻挡层520和滤色器530a、530b和530c。滤色器530a、530b和530c可以统称为滤色器530，或者单独地称为滤色器530。
107.在平面图中，光阻挡层520与显示部分1000的像素限定层360重叠，并且可以具有比像素限定层360窄的宽度。光阻挡层520可以设置为遍及周边区域pa。
108.光阻挡层520包括与像素限定层360的像素开口365重叠的多个开口521，并且每个开口521可以与像素开口365中的对应的一个像素开口365重叠。光阻挡层520的开口521的宽度可以比对应的像素开口365的宽度宽。
109.滤色器530a、530b和530c设置在光阻挡层520上。滤色器530a、530b和530c中的每一个可以基本上设置在光阻挡层520的开口521中。平坦化层540可以设置在多个滤色器530a、530b和530c上。
110.防反射部分3000防止从外部入射的外部光被显示部分1000和/或触摸部分2000中的布线等反射以在视觉上识别。防反射部分3000的光阻挡层520可以设置为与周边区域pa以及显示区域da的发光区域的边缘重叠，并且可以吸收入射的外部光以减少入射在发光区域上的外部光的量。结果，由于反射导致的外部光的视觉识别度会降低。
111.防反射部分3000的滤色器530a、530b和530c可以减少从外部入射并且然后在入射到像素限定层360等之后被反射的外部光的视觉识别。由于滤色器530a、530b和530c不能完全地阻挡光，因此防反射部分3000可以在不降低从发光元件层370发射的光的效率的情况下防止外部光的反射光在视觉上被识别出。
112.通常，可以使用偏振层(未示出)防止来自外部光的反射光的可见性，但是偏振层会降低从发光元件层370发射的光的效率。然而，根据实施例，防反射部分3000可以在不降低从发光元件层370发射的光的效率的情况下防止外部光的视觉识别。
113.图2是根据实施例的显示装置10的区域的布局图。
114.首先，将描述根据实施例的显示装置10的像素排列。
115.如图2中所示，显示装置10包括显示不同颜色的多个第一像素pxa、多个第二像素pxb和多个第三像素pxc。
116.在显示装置10中，多个第二像素pxb以彼此预定的间隔设置在第一行1n中，多个第一像素pxa和多个第三像素pxc交替地设置在相邻的第二行2n中，多个第二像素pxb以彼此预定的间隔设置在相邻的第三行3n中，并且第三像素pxc和第一像素pxa交替地布置在相邻的第四行4n中。这种像素行排列重复到第n行。
117.在这种情况下，布置在第一行1n中的多个第二像素pxb和布置在第二行2n中的多个第一像素pxa和多个第三像素pxc在各列中交替地布置。例如，第一像素pxa和第三像素pxc交替地布置在第一列1m中，多个第二像素pxb以预定的间隔布置在相邻的第二列2m中，第三像素pxc和第一像素pxa交替地布置在相邻的第三列3m中，并且多个第二像素pxb以预定的间隔布置在相邻的第四列4m中。这种像素列排列重复到第m列。
118.上述第一行1n和第一列1m不一定是指显示装置10的第一行和第一列，而是指任意区域的任意行和任意列。
119.这种像素排列结构被称为pentile矩阵，并且通过共享相邻的像素呈现颜色，可以
以少量的像素实现高分辨率显示装置。
120.例如，第一像素pxa可以与显示红色的红色像素相对应，第二像素pxb可以与显示绿色的绿色像素相对应，并且第三像素pxc可以与显示蓝色的蓝色像素相对应。然而，这是示例，并且由每个像素px显示的颜色可以不同地改变。
121.图3是根据实施例的显示装置10的一部分的布局图，并且图4是沿着图3的线iv-iv截取的截面图。将参照图3和图4与图1和图2一起描述显示部分1000的像素限定层360的像素开口365和防反射部分3000的排列。
122.像素限定层360设置在第一像素pxa的第一像素电极191a、第二像素pxb的第二像素电极191b和第三像素pxc的第三像素电极191c上，并且像素限定层360包括与第一像素pxa的第一像素电极191a重叠的第一像素开口365a、与第二像素pxb的第二像素电极191b重叠的第二像素开口365b以及与第三像素pxc的第三像素电极191c重叠的第三像素开口365c。
123.第一像素开口365a可以包括第一子像素开口365a1和第二子像素开口365a2，并且第一阻挡部分360a可以设置在第一子像素开口365a1和第二子像素开口365a2之间。第一阻挡部分360a可以与像素限定层360由同一层形成，并且可以从像素限定层360延伸。
124.第二像素开口365b可以包括第三子像素开口365b1、第四子像素开口365b2和设置在第三子像素开口365b1和第四子像素开口365b2之间的第五子像素开口365b3。第五子像素开口365b3在尺寸上可以小于第三子像素开口365b1和第四子像素开口365b2。在一些实施例中可以省略第五子像素开口365b3。第二阻挡部分360b1可以设置在第三子像素开口365b1和第五子像素开口365b3之间，并且第三阻挡部分360b2可以设置在第四子像素开口365b2和第五子像素开口365b3之间。第二阻挡部分360b1和第三阻挡部分360b2可以与像素限定层360由同一层形成，并且可以从像素限定层360延伸。
125.类似于第一像素开口365a，第三像素开口365c可以包括第六子像素开口365c1和第七子像素开口，并且第四阻挡部分可以设置在第六子像素开口365c1和第七子像素开口之间。第四阻挡部分可以与像素限定层360由同一层形成，并且可以从像素限定层360延伸。
126.第一阻挡部分360a、第二阻挡部分360b1、第三阻挡部分360b2和第四阻挡部分可以与像素电极191的台阶部分重叠。参照图3和图4，像素电极191的台阶部分可以对应于相邻的数据线171之间的分离部分71a或与驱动电压线172的开口72a重叠的部分。
127.像素限定层360、第一阻挡部分360a、第二阻挡部分360b1、第三阻挡部分360b2和第四阻挡部分可以包括黑色染料，并且可以阻挡光。
128.发光元件层370可以设置在第一像素开口365a、第二像素开口365b和第三像素开口365c中的每一者中。
129.防反射部分3000的光阻挡层520设置为与像素限定层360重叠。光阻挡层520的宽度可以比像素限定层360的宽度窄。
130.光阻挡层520包括与第一发光元件层370a重叠的第一开口521a、与第二发光元件层370b重叠的第二开口521b和与第三发光元件层370c重叠的第三开口521c。
131.光阻挡层520的第一开口521a与像素限定层360的第一像素开口365a重叠，第二开口521b与第二像素开口365b重叠，并且第三开口521c与第三像素开口365c重叠。
132.第一开口521a的面积可以大于第一像素开口365a的面积，第二开口521b的面积可
以大于第二像素开口365b的面积，并且第三开口521c的面积可以大于第三像素开口365c的面积。
133.在光阻挡层520的宽度比对应的像素限定层360的宽度窄的情况下，光阻挡层520可以在不中断从第一发光元件层370a、第二发光元件层370b和第三发光元件层370c发射的光的路径的同时，防止入射在像素限定层360上的外部光由于反射而被观察到，从而防止由于外部光的反射导致的对比度劣化。
134.在光阻挡层520中，第一滤色器530a设置在第一开口521a中，第二滤色器530b设置在第二开口521b中，并且第三滤色器530c设置在第三开口521c中。
135.第一滤色器530a、第二滤色器530b和第三滤色器530c可以分别透射与从第一发光元件层370a、第二发光元件层370b和第三发光元件层370c发射的光的波长基本上相同的波长的光。第一滤色器530a、第二滤色器530b和第三滤色器530c可以在不显著地中断从第一发光元件层370a、第二发光元件层370b和第三发光元件层370c发射的光的路径的同时，防止外部入射光由于在显示部分1000中的反射而被观察到，从而在防止对比度劣化的同时防止透光率的劣化。
136.如前所述，阻挡光的第一阻挡部分360a、第二阻挡部分360b1、第三阻挡部分360b2和第四阻挡部分可以设置在与像素电极191的台阶部分重叠的位置处。因此，可以防止由于像素电极191的由诸如数据线171和驱动电压线172的信号线形成的台阶而入射的外部光的反射。
137.当设置在像素电极191下方的钝化层180足够厚时，由于设置在钝化层180下方的诸如数据线171和驱动电压线172的信号布线所形成的台阶不会影响像素电极191。然而，当钝化层180太厚时，在用于形成钝化层180以及设置在钝化层180下方的第二层间绝缘层162和第三层间绝缘层163的烘烤工艺期间可能产生的内部气体可能无法充分地排放到外部，因而可能发生发光元件层370的劣化或者被包括在发光元件层370中的有机元件的变色，从而使发光元件层370的发光特性劣化。
138.因此，钝化层180可以足够薄，以能够排放在用于形成包含有机材料的第二层间绝缘层162和第三层间绝缘层163的工艺期间可能产生的内部气体。结果，像素电极191可能受到由于设置在钝化层180下方的诸如数据线171和驱动电压线172的信号布线形成的台阶的影响，并且可以在像素电极191的表面上形成台阶。
139.然而，在根据实施例的显示装置10中，像素限定层360包括分别与像素电极191的台阶部分重叠并能够阻挡光的第一阻挡部分360a、第二阻挡部分360b1、第三阻挡部分360b2和第四阻挡部分，并且因此可以防止从外部入射的光被像素电极191的台阶部分反射并被从外部观察到。
140.接下来，参照图5至图14，将更详细地描述根据实施例的显示装置10的显示部分1000的像素px。图5是根据实施例的显示装置10的像素px的电路图，图6是根据实施例的显示装置10的俯视平面图，并且图7是沿着图6的线vii-vii截取的截面图。图8至图14是顺序地示出根据实施例的显示装置10的制造工艺的俯视平面图。
141.如图5中所示，像素px包括多个晶体管、存储电容器cst、升压电容器cbt和发光二极管led，所述多个晶体管包括驱动晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7。
142.像素px与多条布线连接，所述多条布线包括第一初始化电压线127、第二初始化电压线128、第一扫描线151、第二扫描线152、初始化控制线153、旁路控制线154、发光控制线155、数据线171、驱动电压线172和公共电压线741。
143.第一扫描线151连接到栅极驱动器(未示出)，并将第一扫描信号gw传输到第二晶体管t2。第二扫描线152将第二扫描信号gc传输到第三晶体管t3。由第二扫描线152传输的第二扫描信号gc可以与由第一扫描线151传输的第一扫描信号gw具有相反的极性，并且可以在同一时序处施加第一扫描信号gw和第二扫描信号gc。例如，当将负电压施加到第一扫描线151时，可以将正电压施加到第二扫描线152。
144.初始化控制线153将初始化控制信号gi传输到第四晶体管t4。旁路控制线154将旁路信号gb传输到第七晶体管t7。旁路控制线154可以是前一级的第一扫描线151。发光控制线155将发光控制信号em传输到第五晶体管t5和第六晶体管t6。
145.数据线171传输在数据驱动器(未示出)中产生的数据电压data，并且从发光二极管led发射的光的亮度根据施加到像素px的数据电压data而改变。
146.驱动电压线172提供驱动电压elvdd。第一初始化电压线127传输第一初始化电压vint，并且第二初始化电压线128传输第二初始化电压aint。公共电压线741将公共电压elvss提供到发光二极管led的阴极。在本实施例中，驱动电压线172、第一初始化电压线127和第二初始化电压线128以及公共电压线741中的每一者可以施加有恒定电压。
147.多个晶体管t1至t7可以由包括氧化物半导体的氧化物晶体管和/或包括多晶半导体的多晶晶体管形成。例如，第三晶体管t3和第四晶体管t4可以由氧化物晶体管形成，并且驱动晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7可以由多晶晶体管形成。然而，本公开不限于此，并且多个晶体管t1至t7可以由多晶晶体管形成。
148.尽管图5示出了像素px包括七个晶体管t1至t7、一个存储电容器cst和一个升压电容器cbt，但是本公开不限于此，并且在不脱离本公开的范围的情况下，可以对被包括在像素px中的晶体管的数量和电容器的数量以及它们的连接关系进行各种修改。
149.接下来，参照图6至图14，将更详细地描述根据实施例的显示装置10的显示部分1000的像素px的层间结构。
150.缓冲层111设置在基底110上，并且包括驱动晶体管t1的如图8中所示的沟道1132、第一区域1131和第二区域1133的多晶半导体层可以设置在缓冲层111上。多晶半导体层还可以包括第二晶体管t2的沟道、第一区域和第二区域、第五晶体管t5的沟道、第一区域和第二区域、第六晶体管t6的沟道、第一区域和第二区域以及第七晶体管t7的沟道、第一区域和第二区域。
151.驱动晶体管t1的沟道1132可以在平面上具有弯曲形状。然而，驱动晶体管t1的沟道1132的形状不限于此，并且可以进行各种修改。例如，驱动晶体管t1的沟道1132可以弯曲成不同的形状，并且可以具有棒的形状。驱动晶体管t1的第一区域1131和第二区域1133可以设置在驱动晶体管t1的沟道1132的相对侧。在平面图中，驱动晶体管t1的第一区域1131可以向下延伸以与第二晶体管t2的第二区域连接，并且可以向上延伸以与第五晶体管t5的第二区域连接。驱动晶体管t1的第二区域1133可以向上延伸以与第六晶体管t6的第一区域连接。
152.第一栅极绝缘层141可以设置在包括驱动晶体管t1的沟道1132、第一区域1131和
第二区域1133的多晶半导体层上。
153.包括驱动晶体管t1的栅极电极1151的第一栅极导体可以设置在第一栅极绝缘层141上。图9示出了多晶半导体层和第一栅极导体。除了驱动晶体管t1的栅极电极1151之外，第一栅极导体还可以包括第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7中的每一者的栅极电极。
154.驱动晶体管t1的栅极电极1151可以与驱动晶体管t1的沟道1132重叠。驱动晶体管t1的沟道1132被驱动晶体管t1的栅极电极1151覆盖。
155.第一栅极导体还可以包括第一扫描线151和发光控制线155。第一扫描线151和发光控制线155可以基本上在水平方向上延伸。第一扫描线151可以与第二晶体管t2的栅极电极一体地形成。第一扫描线151可以包括升压电容器cbt的下部升压电极151a。连接到第七晶体管t7的旁路控制线154可以是前一级的第一扫描线151。第五晶体管t5的栅极电极和第六晶体管t6的栅极电极可以与发光控制线155一体地形成。
156.在形成包括驱动晶体管t1的栅极电极1151的第一栅极导体之后，可以执行掺杂工艺。多晶半导体层的被第一栅极导体覆盖的部分可以不被掺杂，并且多晶半导体层的未被第一栅极导体覆盖的部分可以被选择性地掺杂，并且因此可以具有与导体相同的特性。掺杂工艺可以采用p型掺杂剂进行，并且因此包括多晶半导体层的驱动晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7可以具有p型晶体管特性。
157.第二栅极绝缘层142可以设置在第一栅极绝缘层141和驱动晶体管t1的栅极电极1151上。
158.包括存储电容器cst的第一存储电极1153、第三晶体管t3的下部栅极电极3155和第四晶体管t4的下部栅极电极4155的第二栅极导体可以设置在第二栅极绝缘层142上。图10示出了第二栅极导体连同多晶半导体层和第一栅极导体。
159.存储电容器cst的第一存储电极1153与驱动晶体管t1的栅极电极1151重叠。开口1152形成在存储电容器cst的第一存储电极1153中。存储电容器cst的第一存储电极1153的开口1152可以与驱动晶体管t1的栅极电极1151重叠。第三晶体管t3的下部栅极电极3155可以与第三晶体管t3的沟道3137和上部栅极电极3151重叠。第四晶体管t4的下部栅极电极4155可以与第四晶体管t4的沟道4137和上部栅极电极4151重叠。
160.第二栅极导体还可以包括下部第二扫描线152a、下部初始化控制线153a和第一初始化电压线127。
161.下部第二扫描线152a、下部初始化控制线153a和第一初始化电压线127可以基本上在水平方向上延伸。下部第二扫描线152a可以与第三晶体管t3的下部栅极电极3155一体地形成。下部初始化控制线153a可以与第四晶体管t4的下部栅极电极4155一体地形成。
162.第一层间绝缘层161可以设置在包括存储电容器cst的第一存储电极1153、第三晶体管t3的下部栅极电极3155和第四晶体管t4的下部栅极电极4155的第二栅极导体上。
163.包括第三晶体管t3的沟道3137、第一区域3136和第二区域3138以及第四晶体管t4的沟道4137、第一区域4136和第二区域4138的氧化物半导体层可以设置在第一层间绝缘层161上。图11示出了氧化物半导体层连同多晶半导体层、第一栅极导体和第二栅极导体。
164.第三晶体管t3的沟道3137、第一区域3136和第二区域3138以及第四晶体管t4的沟道4137、第一区域4136和第二区域4138可以彼此连接，并且可以彼此一体地形成。第三晶体
管t3的第一区域3136和第二区域3138可以设置在第三晶体管t3的沟道3137的相对侧。第四晶体管t4的第一区域4136和第二区域4138可以设置在第四晶体管t4的沟道4137的相对侧。第三晶体管t3的第二区域3138可以与第四晶体管t4的第二区域4138连接。第三晶体管t3的沟道3137可以与第三晶体管t3的下部栅极电极3155重叠。第四晶体管t4的沟道4137可以与第四晶体管t4的下部栅极电极4155重叠。
165.第三栅极绝缘层143可以设置在氧化物半导体上，所述氧化物半导体包括第三晶体管t3的沟道3137、第一区域3136和第二区域3138以及第四晶体管t4的沟道4137、第一区域4136和第二区域4138。第三栅极绝缘层143可以设置在氧化物半导体层和第一层间绝缘层161上方。例如，第三栅极绝缘层143可以覆盖第三晶体管t3的沟道3137、第一区域3136和第二区域3138以及第四晶体管t4的沟道4137、第一区域4136和第二区域4138的顶表面和侧表面。然而，本公开不限于此，并且第三栅极绝缘层143可以不设置在氧化物半导体层和第一层间绝缘层161的整个表面上。例如，第三栅极绝缘层143可以与第三晶体管t3的沟道3137重叠，但是可以不与第三晶体管t3的第一区域3136和第二区域3138重叠。此外，第三栅极绝缘层143可以与第四晶体管t4的沟道4137重叠，但是可以不与第四晶体管t4的第一区域4136和第二区域4138重叠。
166.包括第三晶体管t3的上部栅极电极3151和第四晶体管t4的上部栅极电极4151的第三栅极导体可以设置在第三栅极绝缘层143上。图12示出了第三栅极导体连同多晶半导体层、第一栅极导体、第二栅极导体、氧化物半导体层和第三栅极导体。
167.第三晶体管t3的上部栅极电极3151可以与第三晶体管t3的沟道3137和下部栅极电极3155重叠。
168.第四晶体管t4的上部栅极电极4151可以与第四晶体管t4的沟道4137和下部栅极电极4155重叠。
169.第三栅极导体还可以包括上部第二扫描线152b、上部初始化控制线153b和第一连接电极2175。
170.上部第二扫描线152b和上部初始化控制线153b可以基本上在水平方向上延伸。上部第二扫描线152b可以与第三晶体管t3的上部栅极电极3151连接。上部第二扫描线152b可以与第三晶体管t3的上部栅极电极3151一体地形成。下部初始化控制线153a和上部初始化控制线153b形成初始化控制线153。上部初始化控制线153b与第四晶体管t4的上部栅极电极4151连接。上部初始化控制线153b可以与第四晶体管t4的上部栅极电极4151一体地形成。
171.在形成包括第三晶体管t3的上部栅极电极3151和第四晶体管t4的上部栅极电极4151的第三栅极导体之后，可以进行掺杂工艺。氧化物半导体层的被第三栅极导体覆盖的部分可以不被掺杂，并且氧化物半导体层的未被第三栅极导体覆盖的部分可以被选择性地掺杂，并且因此可以具有与导体相同的特性。第三晶体管t3的沟道3137可以设置在上部栅极电极3151下方，以与上部栅极电极3151重叠。第三晶体管t3的第一区域3136和第二区域3138可以不与上部栅极电极3151重叠。第四晶体管t4的沟道4137可以设置在上部栅极电极4151下方，以与上部栅极电极4151重叠。第四晶体管t4的第一区域4136和第二区域4138可以不与上部栅极电极4151重叠。升压电容器cbt的上部升压电极3138a可以不与第三栅极导体重叠。氧化物半导体层的掺杂工艺可以采用n型掺杂剂进行，并且因此包括氧化物半导体
层的第三晶体管t3和第四晶体管t4可以具有n型晶体管特性。
172.第二层间绝缘层162可以设置在包括第三晶体管t3的上部栅极电极3151和第四晶体管t4的上部栅极电极4151的第三栅极导体上。第二层间绝缘层162可以具有单层或多层结构。第二层间绝缘层162可以包括诸如氮化硅(sin
x
)、氧化硅(sio
x
)和氮氧化硅(sio
x
ny)等的无机绝缘材料。第二层间绝缘层162可以包括第三开口1165、第四开口1166、第五开口3165和第六开口3166。
173.第三开口1165可以与驱动晶体管t1的栅极电极1151的至少一部分重叠。第三开口1165可以进一步形成在第三栅极绝缘层143、第一层间绝缘层161和第二栅极绝缘层142中。第三开口1165可以与第一存储电极1153的开口1152重叠。第三开口1165可以设置在第一存储电极1153的开口1152内部。第四开口1166可以与升压电容器cbt的至少一部分重叠。第四开口1166可以进一步形成在第三栅极绝缘层143中。
174.第五开口3165可以与驱动晶体管t1的第二区域1133的至少一部分重叠。第五开口3165可以进一步形成在第三栅极绝缘层143、第一层间绝缘层161、第二栅极绝缘层142和第一栅极绝缘层141中。第六开口3166可以与第三晶体管t3的第一区域3136的至少一部分重叠。第六开口3166可以进一步形成在第三栅极绝缘层143中。
175.包括第二连接电极1175和第三连接电极3175的第一数据导体可以设置在第二层间绝缘层162上。图13示出了第一数据导体连同多晶半导体层、第一栅极导体、第二栅极导体、氧化物半导体层、第三栅极导体。
176.第二连接电极1175可以与驱动晶体管t1的栅极电极1151重叠。第二连接电极1175可以通过第二层间绝缘层162的第三开口1165和第一存储电极1153的开口1152与驱动晶体管t1的栅极电极1151连接。第二连接电极1175可以延伸以与升压电容器cbt重叠。第二连接电极1175可以通过第二层间绝缘层162的第四开口1166与升压电容器cbt的上部升压电极3138a连接。因此，驱动晶体管t1的栅极电极1151和升压电容器cbt的上部升压电极3138a可以通过第二连接电极1175连接。驱动晶体管t1的栅极电极1151也可以通过第二连接电极1175与第三晶体管t3的第二区域3138和第四晶体管t4的第二区域4138连接。
177.第三连接电极3175可以与驱动晶体管t1的第二区域1133重叠。第三连接电极3175可以通过第二层间绝缘层162的第五开口3165与驱动晶体管t1的第二区域1133连接。第三连接电极3175也可以与第三晶体管t3的第一区域3136重叠。第三连接电极3175可以通过第二层间绝缘层162的第六开口3166与第三晶体管t3的第一区域3136连接。因此，驱动晶体管t1的第二区域1133和第三晶体管t3的第一区域3136可以通过第三连接电极3175连接。
178.第一数据导体还可以包括第二初始化电压线128。第二初始化电压线128可以基本上在水平方向上延伸。
179.第三层间绝缘层163可以设置在包括第二连接电极1175、第三连接电极3175和第二初始化电压线128的第一数据导体上。
180.包括数据线171和驱动电压线172的第二数据导体可以设置在第三层间绝缘层163上。图14示出了第二数据导体连同多晶半导体层、第一栅极导体、第二栅极导体、氧化物半导体层、第三栅极导体、第一数据导体。
181.数据线171和驱动电压线172可以基本上在垂直方向上延伸。数据线171可以与第二晶体管t2连接。驱动电压线172可以与第五晶体管t5连接。此外，驱动电压线172可以与第
一存储电极1153连接。
182.钝化层180可以设置在数据线171和驱动电压线172上。参照图1，像素电极191可以设置在钝化层180上。像素限定层360可以设置在像素电极191上，并且发光元件层370可以设置在像素限定层360的像素开口365中。公共电极270可以设置在像素限定层360和发光元件层370上。
183.接下来，将更详细地描述根据实施例的显示装置10的第一像素pxa的一些结构。图15是根据实施例的显示装置10的一部分的俯视平面图，并且图16是沿着图15的线xvi-xvi截取的截面图。
184.图15和图16示出了设置在显示部分1000的第三层间绝缘层163上的配置，并且省略了显示装置10的显示部分1000的详细结构。尽管在图15和图16中未示出触摸部分2000的配置，但是在不脱离本公开的范围的情况下，根据上述实施例的显示装置10的显示部分1000的层间结构和像素结构以及触摸部分2000的结构同样可适用于本实施例。此外，将省略根据上述实施例的显示装置10的相同的构成元件的详细描述。
185.缓冲层111、第一栅极绝缘层141、第二栅极绝缘层142、第一层间绝缘层161、第三栅极绝缘层143、第二层间绝缘层162和第三层间绝缘层163可以设置在基底110上。如前所述，可以在第三层间绝缘层163下方设置多个晶体管(例如，t1至t7)的配置。
186.多条数据线171和多条驱动电压线172可以设置在第三层间绝缘层163上。
187.两条相邻的驱动电压线172可以分别包括扩展部分72，并且可以设置为经由开口72a彼此间隔开。驱动电压线172的扩展部分72可以从驱动电压线172朝向相邻的驱动电压线172的扩展部分72突出。
188.钝化层180可以设置在多条数据线171和多条驱动电压线172上。第一像素电极191a可以设置在钝化层180上，并且像素限定层360可以设置在第一像素电极191a和钝化层180上。
189.像素限定层360可以包括第一阻挡部分360a。像素限定层360和第一阻挡部分360a可以限定第一像素开口365a。第一像素开口365a可以包括第一子像素开口365a1和第二子像素开口365a2。第一阻挡部分360a可以设置在第一子像素开口365a1和第二子像素开口365a2之间。
190.第一发光元件层370a可以设置在第一像素开口365a中，并且公共电极270可以设置在像素限定层360和第一发光元件层370a上。封装层390可以设置在公共电极270上。
191.触摸部分2000可以设置在封装层390上。将省略触摸部分2000的详细配置。
192.包括光阻挡层520和第一滤色器530a的防反射部分3000可以设置在触摸部分2000上。
193.驱动电压线172的扩展部分72可以防止驱动电压elvdd的信号延迟，并且当与驱动电压线172的扩展部分720具有相同面积的信号线设置在钝化层180上时，在用于形成设置在信号线下方并包括有机材料的绝缘层的烘烤工艺期间可能产生的内部气体可能无法充分地排放到外部，从而导致发光元件层370的劣化，或者导致由于有机元件的电极层的变色引起的发光元件层370的发光特性的劣化。
194.然而，根据本实施例的显示装置10的两条相邻的驱动电压线172的两个扩展部分72设置为经由开口72a彼此间隔开，并且在用于形成绝缘层的工艺期间可能产生的内部气
体可能无法通过开口72a充分地排放到外部。
195.此外，当设置在像素电极191下方的钝化层180足够厚时，由于设置在钝化层180下方的诸如数据线171和驱动电压线172的信号布线导致的台阶不会影响像素电极191，但是当钝化层180的厚度太厚时，在用于形成钝化层180以及位于钝化层180下方的绝缘层的烘烤工艺期间可能产生的内部气体可能无法充分地排放到外部。因此，钝化层180的厚度被形成为薄的，以排放在用于形成包括有机材料的绝缘层的工艺期间可能出现的内部气体。
196.然后，像素电极191受到由于设置在钝化层180下方的诸如数据线171和驱动电压线172的信号布线导致的台阶的影响，使得可以在像素电极191的表面上形成台阶。在本实施例中，在第一像素pxa中，由于设置在第一像素电极191a下方的两条相邻的驱动电压线172的两个扩展部分72的开口72a，可以在第一像素电极191a中形成台阶。
197.然而，在根据实施例的显示装置10中，像素限定层360可以包括第一阻挡部分360a，第一阻挡部分360a与两条相邻的驱动电压线172的两个扩展部分72之间的开口72a重叠并且阻挡光。
198.因此，尽管像素电极191可能由于台阶而具有台阶部分，所述台阶由于设置在钝化层180下方的两条驱动电压线172而形成，但是可以通过与像素电极191的台阶部分重叠的第一阻挡部分360a防止外部入射光被像素电极191的台阶部分反射并穿过第一滤色器530a，从而防止从外部观察到所述光。
199.如上所述，根据实施例的显示装置10可以包括包含光阻挡层520和滤色器530的防反射部分3000，从而在防止对比度劣化的同时防止透射率的劣化，并且在使得在用于形成包含有机材料的绝缘层的工艺期间可能产生的内部气体的易于排放的同时，防止外部光由于被像素电极191的台阶部分反射而被观察到，从而改善了显示装置10的显示质量。
200.图15和图16示出了第一像素pxa，并且图15和图16中描述的结构同样可适用于第三像素pxc。
201.根据上述实施例的显示装置10的许多特征同样可适用于根据本实施例的显示装置10。
202.接下来，将更详细地描述根据实施例的显示装置10的第二像素pxb的一些结构。图17是根据实施例的显示装置10的俯视平面图，并且图18是沿着图17的线xviii-xviii截取的截面图。
203.类似于图15和图16，在图17和图18中省略了显示装置10的显示部分1000的详细结构。图17和图18在省略触摸部分2000的配置的图示的情况下示出了设置在显示部分1000的第三层间绝缘层163上的配置。然而，根据上述实施例的显示装置10的显示部分1000的层间结构和像素结构以及触摸部分2000的结构同样可适用于本实施例。此外，将省略根据上述实施例的显示装置10和相同的构成元件的详细描述。
204.缓冲层111、第一栅极绝缘层141、第二栅极绝缘层142、第一层间绝缘层161、第三栅极绝缘层143、第二层间绝缘层162和第三层间绝缘层163可以设置在基底110上。如前所述，可以在第三层间绝缘层163下方设置多个晶体管(例如，t1至t7)。
205.多条数据线171和多条驱动电压线172可以设置在第三层间绝缘层163上。
206.两条相邻的数据线171可以设置为经由分离部分71a彼此间隔开。
207.钝化层180可以设置在多条数据线171和多条驱动电压线172上。第二像素电极
191b可以设置在钝化层180上，并且像素限定层360可以设置在第二像素电极191b和钝化层180上。
208.像素限定层360可以包括第二阻挡部分360b1和第三阻挡部分360b2。像素限定层360、第二阻挡部分360b1和第三阻挡部分360b2可以限定第二像素开口365b。第二像素开口365b可以包括第三子像素开口365b1、第四子像素开口365b2和第五子像素开口365b3。第五子像素开口365b3可以设置在第三子像素开口365b1和第四子像素开口365b2之间，并且第五子像素开口365b3可以在尺寸上小于第三子像素开口365b1和第四子像素开口365b2。
209.第二阻挡部分360b1可以设置在第三子像素开口365b1和第五子像素开口365b3之间，并且第三阻挡部分360b2可以设置在第四子像素开口365b2和第五子像素开口365b3之间。
210.第二发光元件层370b可以设置在第二像素开口365b中，并且公共电极270可以设置在像素限定层360和第二发光元件层370b上。封装层390可以设置在公共电极270上。
211.触摸部分2000可以设置在封装层390上。省略了触摸部分2000的详细配置。
212.包括光阻挡层520和第二滤色器530b的防反射部分3000可以设置在触摸部分2000上。
213.两条相邻的数据线171可以被分离部分71a分离开，并且分离部分71a可以用作通道，在用于形成绝缘层的工艺中可能产生的内部气体可以经由该通道排放到外部。
214.在第二像素pxb中，由于设置在第二像素电极191b下方的两条相邻的数据线171的分离部分71a，可以在第二像素电极191b中形成台阶。
215.然而，在根据本实施例的显示装置10中，像素限定层360可以包括第二阻挡部分360b1和第三阻挡部分360b2，第二阻挡部分360b1和第三阻挡部分360b2分别设置为与包括分离部分71a的两条相邻的数据线171中的每一条的相对边缘重叠。
216.因此，尽管像素电极191可能由于台阶而具有台阶部分，所述台阶由于设置在钝化层180下方的数据线171而形成，但是可以防止外部入射光被像素电极191的台阶部分反射并且经由与像素电极191的台阶部分重叠的第二阻挡部分360b1和第三阻挡部分360b2穿过第二滤色器530b，从而防止从外部观察到所述光。
217.如上所述，根据实施例的显示装置10可以包括包含光阻挡层520和滤色器530的防反射部分3000，从而在防止对比度劣化的同时防止透射率的劣化，并且在使得在用于形成包含有机材料的绝缘层的工艺期间可能产生的内部气体的易于排放的同时，防止外部光由于被像素电极191的台阶部分反射而被观察到，从而改善了显示装置10的显示质量。
218.根据上述实施例的显示装置10的许多特征同样可适用于根据本实施例的显示装置10。
219.接下来，将更详细地描述根据另一实施例的显示装置10的第二像素pxb的一些结构。图19是沿着图17的线xviii-xviii截取的根据另一实施例的显示装置10的截面图。
220.类似于图17和图18，在图19中省略了显示装置10的显示部分1000的详细结构。图19在省略触摸部分2000的配置的图示的情况下示出了设置在显示部分1000的第三层间绝缘层163上的配置。然而，根据上述实施例的显示装置10的显示部分1000的层间结构和像素结构以及触摸部分2000的结构同样可适用于本实施例。
221.根据图19的实施例的显示装置10类似于根据图18中示出的实施例的显示装置10。
将省略根据上述实施例的显示装置10和相同的构成元件的详细描述。
222.缓冲层111、第一栅极绝缘层141、第二栅极绝缘层142、第一层间绝缘层161、第三栅极绝缘层143、第二层间绝缘层162和第三层间绝缘层163可以设置在基底110上。如前所述，可以在第三层间绝缘层163下方设置多个晶体管(例如，t1至t7)。
223.多条数据线171和多条驱动电压线172可以设置在第三层间绝缘层163上。
224.两条相邻的数据线171可以设置为经由分离部分71a彼此间隔开。
225.钝化层180可以设置在多条数据线171和多条驱动电压线172上。第二像素电极191b可以设置在钝化层180上，并且像素限定层360可以设置在第二像素电极191b和钝化层180上。
226.像素限定层360可以包括第五阻挡部分360b。第五阻挡部分360b可以具有通过组合图18中所示的第二阻挡部分360b1和第三阻挡部分360b2所形成的形状。
227.像素限定层360和第五阻挡部分360b可以限定第二像素开口365b。第二像素开口365b可以包括第三子像素开口365b1和第四子像素开口365b2。与图18中所示的实施例不同，省略了第五子像素开口365b3。
228.第五阻挡部分360b可以设置在第三子像素开口365b1和第四子像素开口365b2之间。
229.第二发光元件层370b可以设置在第二像素开口365b中，并且公共电极270可以设置在像素限定层360和第二发光元件层370b上。封装层390可以设置在公共电极270上。
230.触摸部分2000可以设置在封装层390上。省略了触摸部分2000的详细配置。
231.包括光阻挡层520和第二滤色器530b的防反射部分3000可以设置在触摸部分2000上。
232.两条相邻的数据线171可以被分离部分71a分离，并且分离部分71a可以用作通道，在用于形成绝缘层的工艺中可能产生的内部气体可以经由该通道排放到外部。
233.在第二像素pxb中，由于设置在第二像素电极191b下方的两条相邻的数据线171的分离部分71a，可以在第二像素电极191b中形成台阶。
234.然而，在根据本实施例的显示装置10中，像素限定层360可以包括第五阻挡部分360b，第五阻挡部分360b与包括分离部分71a的两条相邻的数据线171重叠。
235.因此，尽管像素电极191可能由于台阶而具有台阶部分，所述台阶由于设置在钝化层180下方的数据线171而形成，但是可以防止外部入射光被像素电极191的台阶部分反射并且经由与像素电极191的台阶部分重叠的第五阻挡部分360b穿过第二滤色器530b，从而防止从外部观察到所述光。
236.如上所述，根据实施例的显示装置10可以包括包含光阻挡层520和滤色器530的防反射部分3000，从而在防止对比度劣化的同时防止透射率的劣化，并且在使得在用于形成包含有机材料的绝缘层的工艺期间可能产生的内部气体的易于排放的同时，防止外部光由于被像素电极191的台阶部分反射而被观察到，从而改善了显示装置10的显示质量。
237.根据上述实施例的显示装置10的许多特征同样可适用于根据本实施例的显示装置10。
238.接下来，将更详细地描述根据又一实施例的显示装置10的第二像素pxb的一些结构。图20是沿着图17的线xviii-xviii截取的根据又一实施例的显示装置10的截面图。
239.类似于图17和图18，在图20中省略了显示装置10的显示部分1000的详细结构。图20在省略触摸部分2000的配置的情况下示出了设置在显示部分1000的第三层间绝缘层163上的配置。然而，根据上述实施例的显示装置10的显示部分1000的层间结构和像素结构以及触摸部分2000的结构同样可适用于本实施例。
240.根据图20的实施例的显示装置10类似于根据图18中示出的实施例的显示装置10。将省略根据上述实施例的显示装置10和相同的构成元件的详细描述。
241.缓冲层111、第一栅极绝缘层141、第二栅极绝缘层142、第一层间绝缘层161、第三栅极绝缘层143、第二层间绝缘层162和第三层间绝缘层163可以设置在基底110上。如前所述，可以在第三层间绝缘层163下方设置多个晶体管(例如，t1至t7)。
242.多条数据线171和多条驱动电压线172可以设置在第三层间绝缘层163上。
243.两条相邻的数据线171可以设置为经由分离部分71a彼此间隔开。
244.钝化层180可以设置在多条数据线171和多条驱动电压线172上。第二像素电极191b可以设置在钝化层180上，并且像素限定层360可以设置在第二像素电极191b和钝化层180上。
245.像素限定层360可以包括第一子阻挡部分360b11、第二子阻挡部分360b12、第三子阻挡部分360b21和第四子阻挡部分360b22。像素限定层360、第一子阻挡部分360b11、第二子阻挡部分360b12、第三子阻挡部分360b21和第四子阻挡部分360b22可以限定第二像素开口365b。第二像素开口365b可以包括第三子像素开口365b1、第四子像素开口365b2和第五子像素开口365b3。第五子像素开口365b3可以设置在第三子像素开口365b1和第四子像素开口365b2之间，并且第五子像素开口365b3可以在尺寸上小于第三子像素开口365b1和第四子像素开口365b2。
246.第一子阻挡部分360b11和第二子阻挡部分360b12可以设置在第三子像素开口365b1和第五子像素开口365b3之间，并且第三子阻挡部分360b21和第四子阻挡部分360b22可以设置在第四子像素开口365b2和第五子像素开口365b3之间。
247.除了第一子阻挡部分360b11和第二子阻挡部分360b12设置为与数据线171的相对边缘重叠之外，第一子阻挡部分360b11和第二子阻挡部分360b12类似于根据图18的实施例的第二阻挡部分360b1。类似地，除了第三子阻挡部分360b21和第四子阻挡部分360b22设置为与数据线171的相对边缘重叠之外，第三子阻挡部分360b21和第四子阻挡部分360b22类似于根据图18的实施例的第三阻挡部分360b2。
248.第二发光元件层370b可以设置在第二像素开口365b中，并且公共电极270可以设置在像素限定层360和第二发光元件层370b上。封装层390可以设置在公共电极270上。
249.触摸部分2000可以设置在封装层390上。省略了触摸部分2000的详细配置。
250.包括光阻挡层520和第二滤色器530b的防反射部分3000可以设置在触摸部分2000上。
251.两条相邻的数据线171可以被分离部分71a分离，并且分离部分71a可以用作通道，在用于形成绝缘层的工艺中可能产生的内部气体可以经由该通道排放到外部。
252.在第二像素pxb中，由于设置在第二像素电极191b下方的两条相邻的数据线171的分离部分71a，可以在第二像素电极191b中形成台阶。
253.然而，在根据实施例的显示装置10中，像素限定层360可以包括分别设置为与包括
分离部分71a的两条相邻的数据线171中的每一条的相对边缘重叠的第一子阻挡部分360b11和第二子阻挡部分360b12以及第三子阻挡部分360b21和第四子阻挡部分360b22。
254.因此，尽管像素电极191可能由于台阶而具有台阶部分，所述台阶由于设置在钝化层180下方的数据线171而形成，但是可以防止外部入射光被像素电极191的台阶部分反射并且经由与像素电极191的台阶部分重叠的第一子阻挡部分360b11和第二子阻挡部分360b12以及第三子阻挡部分360b21和第四子阻挡部分360b22穿过第二滤色器530b，从而防止从外部观察到所述光。
255.在根据图20的实施例的显示装置10中，由于第一子阻挡部分360b11和第二子阻挡部分360b12以及第三子阻挡部分360b21和第四子阻挡部分360b22与台阶部分的侧表面重叠，因此可以在增加第二发光元件层370b的面积的同时，防止外部光在像素电极191的台阶部分中被反射且被观察到。
256.如上所述，根据实施例的显示装置10可以包括包含光阻挡层520和滤色器530的防反射部分3000，从而在防止对比度劣化的同时防止透射率的劣化，并且在使得在用于形成包含有机材料的绝缘层的工艺期间可能产生的内部气体的易于排放的同时，防止外部光由于被像素电极191的台阶部分反射而被观察到，从而改善了显示装置10的显示质量。
257.根据上述实施例的显示装置10的许多特征同样可适用于根据本实施例的显示装置10。
258.虽然已经结合一些实施例描述了本公开，但是将理解，本公开不限于所公开的实施例。相反，本公开旨在涵盖被包含在包括所附权利范围的本公开的精神和范围内的各种修改和等同布置。