像素电路、像素驱动方法和显示装置与流程

1.本发明涉及显示技术领域，尤其涉及一种像素电路、像素驱动方法和显示装置。


背景技术：

2.目前越来越多的显示产品加入了变频设计的功能。在显示产品显示静态图片时，可以降低屏幕刷新率，节省功耗。然而现有的低频像素驱动电路在工作时，会出现由于有机发光二极管的阳极的电位瞬间跳变而带来较大尖峰电流的现象。


技术实现要素：

3.本发明的主要目的在于提供一种像素电路、像素驱动方法和显示装置，解决现有技术中显示尖峰电流大的问题。
4.为了达到上述目的，本发明实施例提供了一种像素电路，包括驱动电路、第一发光控制电路、第二发光控制电路、第一初始化电路和发光元件；
5.所述第一发光控制电路分别与第一发光控制线、第一电压端、所述驱动电路的第一端电连接，用于在所述第一发光控制线提供的第一发光控制信号的控制下，控制所述第一电压端与所述驱动电路的第一端之间连通或断开；
6.所述第二发光控制电路分别与所述第一发光控制线、所述驱动电路的第二端与所述发光元件的第一极电连接，用于在所述第一发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件的第一极之间连通或断开；
7.所述第一初始化电路分别与第二发光控制线、第一初始电压端和所述发光元件的第一极电连接，用于在所述第二发光控制线提供的第二发光控制信号的控制下，控制所述第一初始电压端提供第一初始电压至所述发光元件的第一极；
8.所述驱动电路用于在其控制端的电位的控制下，产生流经所述驱动电路的第一端与所述驱动电路的第二端的驱动电流；
9.所述发光元件的第二极与第二电压端电连接。
10.可选的，所述第一发光控制线提供的第一发光控制信号与所述第二发光控制线提供的第二发光控制信号不同；或者，所述第一发光控制线提供的第一发光控制信号与所述第二发光控制线提供的第二发光控制信号相同。
11.可选的，所述像素电路还包括通断控制电路；
12.所述通断控制电路分别与所述第一发光控制线、所述发光元件的第二极与所述第二电压端电连接，用于在所述第一发光控制信号的控制下，控制所述发光元件的第二极与所述第二电压端之间连通或断开。
13.可选的，所述第一发光控制电路包括第一晶体管，所述第二发光控制电路包括第二晶体管，所述驱动电路包括驱动晶体管，所述第一初始化电路包括第三晶体管；
14.所述第一晶体管的控制极与所述第一发光控制线电连接，所述第一晶体管的第一极与所述第一电压端电连接，所述第一晶体管的第二极与所述驱动晶体管的第一极电连
接；
15.所述第二晶体管的控制极与所述第一发光控制线电连接，所述第二晶体管的第一极与所述驱动晶体管的第二极电连接，所述第二晶体管的第二极与所述发光元件的第一极电连接；
16.所述第三晶体管的控制极与所述第二发光控制线电连接，所述第三晶体管的第一极与所述第一初始电压端电连接，所述第三晶体管的第二极与所述发光元件的第一极电连接。
17.可选的，所述通断控制电路包括第四晶体管；
18.所述第四晶体管的控制极与所述第一发光控制线电连接，所述第四晶体管的第一极与所述发光元件的第一极电连接，所述第四晶体管的第二极与第二电压端电连接。
19.可选的，本发明至少一实施例所述的像素电路还包括第一储能电路、数据写入电路、补偿控制电路和第二初始化电路；
20.所述第一储能电路与所述驱动电路的控制端电连接，用于储存电能；
21.所述数据写入电路分别与第一扫描线、数据线和所述驱动电路的第一端电连接，用于在所述第一扫描线提供的第一扫描信号的控制下，将所述数据线提供的数据电压写入所述驱动电路的第一端；
22.所述补偿控制电路分别与第二扫描线、所述驱动电路的控制端与所述驱动电路的第二端电连接，用于在所述第二扫描线提供的第二扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通或断开；
23.所述第二初始化电路分别与复位控制线、第二初始电压端和所述驱动电路的控制端电连接，用于在所述复位控制线提供的复位控制信号的控制下，将所述第二初始电压端提供的第二初始电压写入所述驱动电路的控制端。
24.可选的，所述第一储能电路包括第一电容，所述数据写入电路包括第五晶体管，所述补偿控制电路包括第六晶体管，所述第二初始化电路包括第七晶体管；
25.所述第一电容的第一端与所述驱动电路的控制端电连接，所述第一电容的第二端与第一电压端电连接；
26.所述第五晶体管的控制极与所述第一扫描线电连接，所述第五晶体管的第一极与数据线电连接，所述第五晶体管的第二极与所述驱动电路的第一端电连接；
27.所述第六晶体管的控制极与所述第二扫描线电连接，所述第六晶体管的第一极与所述驱动电路的控制端电连接，所述第六晶体管的第二极与所述驱动电路的第二端电连接；
28.所述第七晶体管的控制极与所述复位控制线电连接，所述第七晶体管的第一极与所述驱动电路的控制端电连接，所述第七晶体管的第二极与所述第二初始电压端电连接。
29.本发明实施例还提供了一种像素驱动方法，应用于上述的像素电路，所述像素驱动方法包括：
30.第一发光控制电路在第一发光控制信号的控制下，控制第一电压端与驱动电路的第一端之间连通或断开；
31.第二发光控制电路在所述第一发光控制信号的控制下，控制所述驱动电路的第二端与发光元件的第一极之间连通或断开；
32.第一初始化电路在第二发光控制信号的控制下，控制第一初始电压端提供第一初始电压至所述发光元件的第一极；
33.所述驱动电路在其控制端的电位的控制下，产生流经所述驱动电路的第一端与所述驱动电路的第二端的驱动电流。
34.可选的，所述第一发光控制信号与所述第二发光控制信号不同；显示周期包括先后设置的发光阶段、抑峰阶段和复位阶段；所述像素驱动方法包括：
35.在发光阶段，第一发光控制电路在第一发光控制信号的控制下，控制第一电压端与驱动电路的第一端之间连通；第二发光控制电路在所述第一发光控制信号的控制下，控制所述驱动电路的第二端与发光元件的第一极之间连通；
36.在所述抑峰阶段和所述复位阶段，第一发光控制电路在第一发光控制信号的控制下，控制第一电压端与驱动电路的第一端之间断开；第二发光控制电路在所述第一发光控制信号的控制下，控制所述驱动电路的第二端与发光元件的第一极之间断开；
37.在所述复位阶段，第一初始化电路在第二发光控制信号的控制下，控制第一初始电压端提供第一初始电压至所述发光元件的第一极。
38.可选的，所述像素电路还包括通断控制电路；所述像素驱动方法还包括：
39.在发光阶段，所述通断控制电路在所述第一发光控制信号的控制下，控制所述发光元件的第二极与第二电压端之间连通；驱动电路驱动发光元件发光；
40.在所述抑峰阶段和所述复位阶段，所述通断控制电路在所述第一发光控制信号的控制下，控制所述发光元件的第二极与所述第二电压端之间断开。
41.可选的，所述像素电路还包括通断控制电路；所述第一发光控制信号与所述第二发光控制信号相同；显示周期包括先后设置的发光阶段和复位阶段；所述像素驱动方法包括：
42.在发光阶段，第一发光控制电路在第一发光控制信号的控制下，控制第一电压端与驱动电路的第一端之间连通；第二发光控制电路在所述第一发光控制信号的控制下，控制所述驱动电路的第二端与发光元件的第一极之间连通；所述通断控制电路在所述第一发光控制信号的控制下，控制所述发光元件的第二极与第二电压端之间连通；驱动电路驱动发光元件发光；
43.在复位阶段，第一初始化电路在第二发光控制信号的控制下，将第一初始电压端提供的第一初始电压写入所述发光元件的第一极；所述通断控制电路在所述第一发光控制信号的控制下，控制所述发光元件的第二极与第二电压端之间断开。
44.本发明实施例还提供了一种显示装置，包括多行多列上述的像素电路。
45.可选的，本发明至少一实施例所述的显示装置还包括多行第一发光控制线、多行第二发光控制线和发光控制信号生成模组；所述发光控制信号生成模组包括多行发光控制信号生成电路；
46.第n行发光控制信号生成电路分别与第n行第一发光控制线和第n行第二发光控制线电连接，用于为所述第n行第一发光控制线提供第n行第一发光控制信号，并为第n行第二发光控制线提供第n行第二发光控制信号；
47.n为正整数。
48.可选的，所述第n行发光控制信号生成电路包括节点控制电路、第一输出电路和第
二输出电路；
49.所述节点控制电路分别与第一节点和第二节点电连接，用于控制所述第一节点的电位和所述第二节点的电位；
50.所述控制节点控制电路分别与所述第二节点、控制节点、第一时钟信号端和第四电压端电连接，用于在所述第二节点的电位和所述第一时钟信号端提供的第一时钟信号的控制下，根据所述第一时钟信号和所述第四电压端提供的第四电压信号，控制所述控制节点的电位；
51.所述第一输出电路分别与所述第一节点、所述第二节点、第n行第二发光控制信号端、第三电压端和第四电压端电连接，用于在所述第一节点的电位和所述第二节点的电位的控制下，控制生成并通过所述第n行第二发光控制信号端输出第n行第二发光控制信号；
52.所述第二输出电路分别与第n行第一发光控制信号端、所述第n行第二发光控制信号端、所述第一节点、第三电压端和输出时钟信号端电连接，用于在所述第一节点的电位的控制下，控制所述第n行第一发光控制信号端与所述第三电压端之间连通，并在所述第n行第二发光控制信号的控制下，控制所述第n行第一发光控制信号端与所述输出时钟信号端之间连通。
53.可选的，所述第一输出电路包括第一输出晶体管和第二输出晶体管，所述第二输出电路包括第三输出晶体管和第四输出晶体管；
54.所述第一输出晶体管的控制极与所述第一节点电连接，所述第一输出晶体管的第一极与所述第三电压端电连接，所述第一输出晶体管的第二极与所述第n行第二发光控制信号端电连接；
55.所述第二输出晶体管的控制极与所述第二节点电连接，所述第二输出晶体管的第一极与所述第四电压端电连接，所述第二输出晶体管的第二极与所述第n行第二发光控制信号端电连接；
56.所述第三输出晶体管的控制极与所述第一节点电连接，所述第三输出晶体管的第一极与所述第三电压端电连接，所述第三输出晶体管的第二极与所述第n行第一发光控制信号端电连接；
57.所述第四输出晶体管的控制极与所述第n行第二发光控制信号端电连接，所述第四输出晶体管的第一极与所述输出时钟信号端电连接，所述第四输出晶体管的第二极与所述第n行第一发光控制信号端电连接。
58.可选的，所述节点控制电路包括第一节点控制子电路和第二节点控制子电路；
59.所述第一节点控制子电路分别与所述控制节点、所述第一节点、所述第二节点、第三电压端和第二时钟信号端电连接，用于在所述第二节点的电位的控制下，控制所述第一节点与所述第三电压端之间连通或断开，在所述第二时钟信号端提供的第二时钟信号和所述控制节点的电位的控制下，控制所述第一节点的电位，并用于维持所述第一节点的电位；
60.所述第二节点控制子电路分别与所述第二时钟信号端、所述第二节点、所述控制节点、所述第三电压端、第一时钟信号端和输入端电连接，用于根据所述第二时钟信号控制所述第二节点的电位，在所述控制节点的电位和所述第二时钟信号的控制下，控制所述第二节点与所述第三电压端之间连通或断开，并用于在所述第一时钟信号的控制下，控制所述输入端与所述第二节点之间连通或断开。
61.可选的，所述控制节点控制电路包括第一控制晶体管和第二控制晶体管；
62.所述第一控制晶体管的控制极与所述第二节点电连接，所述第一控制晶体管的第一极与所述第一时钟信号端电连接，所述第一控制晶体管的第二极与所述控制节点电连接；
63.所述第二控制晶体管的控制极与所述第一时钟信号端电连接，所述第二控制晶体管的第一极与所述第四电压端电连接，所述第二控制晶体管的第二极与所述控制节点电连接；
64.所述第一节点控制子电路包括第三控制晶体管、第一存储电容、第四控制晶体管、第五控制晶体管和第二存储电容；
65.所述第三控制晶体管的控制极与所述第二节点电连接，所述第三控制晶体管的第一极与所述第三电压端电连接，所述第三控制晶体管的第二极与所述第一节点电连接；
66.所述第一存储电容的第一端与所述第一节点电连接，所述第一存储电容的第二端与所述第三电压端电连接；
67.所述第四控制晶体管的控制极与所述第二时钟信号端电连接，所述第四控制晶体管的第一极与所述第五控制晶体管的第二极电连接，所述第四控制晶体管的第二极与所述第一节点电连接；
68.所述第五控制晶体管的控制极与所述控制节点电连接，所述第五控制晶体管的第一极与所述第二时钟信号端电连接；所述第二存储电容的第一端与所述第四控制晶体管的第一极电连接，所述第二存储电容的第二端与所述控制节点电连接；
69.所述第二节点控制子电路包括第六控制晶体管、第七控制晶体管、第八控制晶体管和第三存储电容；
70.所述第六控制晶体管的控制极与所述第一时钟信号端电连接，所述第六控制晶体管的第一极与输入端电连接，所述第六控制晶体管的控制极与所述第二节点电连接；
71.所述第七控制晶体管的控制极与所述控制节点电连接，所述第七控制晶体管的第一极与所述第三电压端电连接，所述第七控制晶体管的第二极与所述第八控制晶体管的第一极电连接；
72.所述第八控制晶体管的控制极与所述第二时钟信号端电连接，所述第八控制晶体管的第二极与所述第二节点电连接；
73.所述第三存储电容的第一端与所述第二节点电连接，所述第三存储电容的第二端与所述第二时钟信号端电连接。
74.本发明实施例所述的像素电路、像素驱动方法和显示装置可以减小显示尖峰电流。
附图说明
75.图1是本发明实施例所述的像素电路的结构图；
76.图2是本发明至少一实施例所述的像素电路的结构图；
77.图3是本发明至少一实施例所述的像素电路的结构图；
78.图4是本发明至少一实施例所述的像素电路的结构图；
79.图5是本发明至少一实施例所述的像素电路的电路图；
80.图6是本发明图5所示的像素电路的至少一实施例的工作时序图；
81.图7是本发明如图5所示的像素电路的至少一实施例工作时，流过有机发光二极管的电流的仿真波形图；
82.图8是本发明至少一实施例所述的像素电路的电路图；
83.图9是本发明图8所示的像素电路的至少一实施例的工作时序图；
84.图10是本发明如图8所示的像素电路的至少一实施例工作时，流过有机发光二极管的电流的仿真波形图；
85.图11是本发明至少一实施例所述的像素电路的电路图；
86.图12是本发明图11所示的像素电路的至少一实施例的工作时序图；
87.图13是本发明如图11所示的像素电路的至少一实施例工作时，流过有机发光二极管的电流的仿真波形图；
88.图14是第n行发光控制信号生成电路的至少一实施例的结构图；
89.图15是第n行发光控制信号生成电路的至少一实施例的结构图；
90.图16是第n行发光控制信号生成电路的至少一实施例的电路图；
91.图17是图16所示的第n行发光控制信号生成电路的至少一实施例的工作时序图。
具体实施方式
92.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
93.本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
94.在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述第一极可以为漏极，所述第二极可以为源极；或者，所述第一极可以为源极，所述第二极可以为漏极。
95.如图1所示，本发明实施例所述的像素电路包括驱动电路11、第一发光控制电路12、第二发光控制电路13、第一初始化电路14和发光元件el；
96.所述第一发光控制电路12分别与第一发光控制线em1、第一电压端v1、所述驱动电路11的第一端电连接，用于在所述第一发光控制线em1提供的第一发光控制信号的控制下，控制所述第一电压端v1与所述驱动电路11的第一端之间连通或断开；
97.所述第二发光控制电路13分别与所述第一发光控制线em1、所述驱动电路11的第二端与所述发光元件el的第一极电连接，用于在所述第一发光控制信号的控制下，控制所述驱动电路11的第二端与所述发光元件el的第一极之间连通或断开；
98.所述第一初始化电路14分别与第二发光控制线em2、第一初始电压端和所述发光元件el的第一极电连接，用于在所述第二发光控制线em2提供的第二发光控制信号的控制下，控制所述第一初始电压端提供第一初始电压vint1至所述发光元件el的第一极；
99.所述驱动电路11用于在其控制端的电位的控制下，产生流经所述驱动电路11的第一端与所述驱动电路11的第二端的驱动电流；所述驱动电路11的控制端标示为c0；
100.所述发光元件el的第二极与第二电压端v2电连接。
101.在本发明至少一实施例中，所述第一电压端v1可以为第一高电压端，所述第二电压端可以为第一低电压端，但不以此为限。
102.在本发明实施例所述的像素电路中，第一发光控制电路12和第二发光控制电路13在第一发光控制线em1提供的第一发光控制信号的控制下工作，第一初始化电路14在第二发光控制线em2提供的第二发光控制信号的控制下工作，可以将所述第二发光控制信号的脉宽设置为大于所述第一发光控制信号的脉宽，以减小显示尖峰电流，可以实现低频显示，并防止瞬间大电流。
103.当所述第一发光控制信号与所述第二发光控制信号不同，并所述第二发光控制信号的脉宽设置为大于所述第一发光控制信号的脉宽时，本发明实施例所述的像素电路在工作时，显示周期可以包括先后设置的发光阶段、抑峰阶段和复位阶段；
104.在发光阶段，第一发光控制电路12在第一发光控制信号的控制下，控制第一电压端v1与驱动电路11的第一端之间连通；第二发光控制电路13在所述第一发光控制信号的控制下，控制所述驱动电路11的第二端与发光元件el的第一极之间连通；
105.在所述抑峰阶段和所述复位阶段，第一发光控制电路12在第一发光控制信号的控制下，控制第一电压端v1与驱动电路11的第一端之间断开；第二发光控制电路13在所述第一发光控制信号的控制下，控制所述驱动电路11的第二端与发光元件el的第一极之间断开；
106.在所述复位阶段，第一初始化电路14在第二发光控制信号的控制下，控制第一初始电压端提供第一初始电压vint1至所述发光元件el的第一极，以控制所述发光元件el不发光。
107.本发明实施例所述的像素电路在工作时，在发光阶段结束时，第一发光控制电路12包括的晶体管与第二发光控制电路13包括的晶体管关断，此时所述第一初始化电路14包括的晶体管并未同时打开，而是间隔一段时间后再打开，减小在第一发光控制电路12包括的晶体管与第二发光控制电路13包括的晶体管关断的瞬间，发光元件el的第一极的电位发生瞬间跳变带来的尖峰电流。
108.在本发明至少一实施例中，所述发光元件el可以为有机发光二极管，所述发光元件el的第一极可以为阳极，所述发光元件el的第二极可以为阴极，但不以此为限。
109.可选的，所述第一发光控制线提供的第一发光控制信号与所述第二发光控制线提供的第二发光控制信号不同；或者，所述第一发光控制线提供的第一发光控制信号与所述第二发光控制线提供的第二发光控制信号相同。
110.如图2所示，在如图1所示的像素电路的实施例的基础上，本发明至少一实施例所述的像素电路还可以包括通断控制电路20；
111.所述通断控制电路20分别与所述第一发光控制线em1、所述发光元件el的第二极与所述第二电压端v2电连接，用于在所述第一发光控制信号的控制下，控制所述发光元件el的第二极与所述第二电压端v2之间连通或断开。
112.在图2所示的像素电路的至少一实施例中，增设所述通断控制电路20，以在发光阶段结束时，在第一发光控制电路12包括的晶体管和第二发光控制电路13包括的晶体管关断的瞬间，所述通断控制电路20在第一发光控制信号的控制下，控制所述发光元件el的第二
极与所述第二电压端v2之间断开，此时即使所述第一初始化电路14包括的晶体管导通，也不会产生尖峰电流。
113.在图2所示的像素电路的至少一实施例中，所述第一发光控制信号与所述第二发光控制信号可以相同，也可以不相同。
114.在本发明如图2所示的像素电路的至少一实施例中，当所述第一发光控制信号与所述第二发光控制信号不同，并所述第二发光控制信号的脉宽设置为大于所述第一发光控制信号的脉宽时，显示周期可以包括先后设置的发光阶段、抑峰阶段和复位阶段；
115.在发光阶段，第一发光控制电路12在第一发光控制信号的控制下，控制第一电压端v1与驱动电路11的第一端之间连通；第二发光控制电路13在所述第一发光控制信号的控制下，控制所述驱动电路11的第二端与发光元件el的第一极之间连通；所述通断控制电路在所述第一发光控制信号的控制下，控制所述发光元件的第二极与第二电压端之间连通；驱动电路驱动发光元件发光；
116.在所述抑峰阶段和所述复位阶段，第一发光控制电路12在第一发光控制信号的控制下，控制第一电压端v1与驱动电路11的第一端之间断开；第二发光控制电路13在所述第一发光控制信号的控制下，控制所述驱动电路11的第二端与发光元件el的第一极之间断开；所述通断控制电路在所述第一发光控制信号的控制下，控制所述发光元件的第二极与所述第二电压端之间断开；
117.在所述复位阶段，第一初始化电路14在第二发光控制信号的控制下，控制第一初始电压端提供第一初始电压vint1至所述发光元件el的第一极。
118.在本发明如图2所示的像素电路的至少一实施例中，当所述第一发光控制信号与所述第二发光控制信号相同时，显示周期可以包括先后设置的发光阶段、复位阶段；
119.在发光阶段，第一发光控制电路12在第一发光控制信号的控制下，控制第一电压端v1与驱动电路11的第一端之间连通；第二发光控制电路13在所述第一发光控制信号的控制下，控制所述驱动电路11的第二端与发光元件el的第一极之间连通；所述通断控制电路在所述第一发光控制信号的控制下，控制所述发光元件的第二极与第二电压端之间连通；驱动电路驱动发光元件发光；
120.在所述复位阶段，第一发光控制电路12在第一发光控制信号的控制下，控制第一电压端v1与驱动电路11的第一端之间断开；第二发光控制电路13在所述第一发光控制信号的控制下，控制所述驱动电路11的第二端与发光元件el的第一极之间断开；所述通断控制电路在所述第一发光控制信号的控制下，控制所述发光元件的第二极与所述第二电压端之间断开；
121.在所述复位阶段，第一初始化电路14在第二发光控制信号的控制下，控制第一初始电压端提供第一初始电压vint1至所述发光元件el的第一极，以控制所述发光元件el不发光。
122.可选的，所述第一发光控制电路包括第一晶体管，所述第二发光控制电路包括第二晶体管，所述驱动电路包括驱动晶体管，所述第一初始化电路包括第三晶体管；
123.所述第一晶体管的控制极与所述第一发光控制线电连接，所述第一晶体管的第一极与所述第一电压端电连接，所述第一晶体管的第二极与所述驱动晶体管的第一极电连接；
124.所述第二晶体管的控制极与所述第一发光控制线电连接，所述第二晶体管的第一极与所述驱动晶体管的第二极电连接，所述第二晶体管的第二极与所述发光元件的第一极电连接；
125.所述第三晶体管的控制极与所述第二发光控制线电连接，所述第三晶体管的第一极与所述第一初始电压端电连接，所述第三晶体管的第二极与所述发光元件的第一极电连接。
126.可选的，所述通断控制电路包括第四晶体管；
127.所述第四晶体管的控制极与所述第一发光控制线电连接，所述第四晶体管的第一极与所述发光元件的第一极电连接，所述第四晶体管的第二极与第二电压端电连接。
128.在本发明至少一实施例中，所述的像素电路还包括第一储能电路、数据写入电路、补偿控制电路和第二初始化电路；
129.所述第一储能电路与所述驱动电路的控制端电连接，用于储存电能；
130.所述数据写入电路分别与第一扫描线、数据线和所述驱动电路的第一端电连接，用于在所述第一扫描线提供的第一扫描信号的控制下，将所述数据线提供的数据电压写入所述驱动电路的第一端；
131.所述补偿控制电路分别与第二扫描线、所述驱动电路的控制端与所述驱动电路的第二端电连接，用于在所述第二扫描线提供的第二扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通或断开；
132.所述第二初始化电路分别与复位控制线、第二初始电压端和所述驱动电路的控制端电连接，用于在所述复位控制线提供的复位控制信号的控制下，将所述第二初始电压端提供的第二初始电压写入所述驱动电路的控制端。
133.如图3所示，在图1所示的像素电路的实施例的基础上，本发明至少一实施例所述的像素电路还包括第一储能电路31、数据写入电路32、补偿控制电路33和第二初始化电路34；
134.所述第一储能电路31与所述驱动电路11的控制端电连接，用于储存电能；
135.所述数据写入电路32分别与第一扫描线gatep、数据线data和所述驱动电路11的第一端电连接，用于在所述第一扫描线gatep提供的第一扫描信号的控制下，将所述数据线data提供的数据电压vdata写入所述驱动电路11的第一端；
136.所述补偿控制电路33分别与第二扫描线gaten、所述驱动电路11的控制端与所述驱动电路11的第二端电连接，用于在所述第二扫描线gaten提供的第二扫描信号的控制下，控制所述驱动电路11的控制端与所述驱动电路11的第二端之间连通或断开；
137.所述第二初始化电路34分别与复位控制线reset、第二初始电压端和所述驱动电路11的控制端电连接，用于在所述复位控制线reset提供的复位控制信号的控制下，将所述第二初始电压端提供的第二初始电压vint2写入所述驱动电路11的控制端。
138.在本发明至少一实施例中，所述第一初始电压vint1可以与所述第二初始化电压vinit2相同，但不以此为限，在实际操作时，所述第一初始电压vint1也可以与所述第二初始化电压vinit2不相同。
139.本发明如图3所示的像素电路的至少一实施例在工作时，所述数据写入电路32进行数据电压写入，所述补偿控制电路33进行阈值电压补偿，所述第二初始化电路34控制对
所述驱动电路11的控制端的电位进行初始化。
140.本发明如图4所示的像素电路的至少一实施例与本发明如图3所示的像素电路的至少一实施例的区别在于：本发明如图4所述的像素电路的至少一实施例还包括通断控制电路20；
141.所述通断控制电路20分别与所述第一发光控制线em1、所述发光元件el的第二极与所述第二电压端v2电连接，用于在所述第一发光控制信号的控制下，控制所述发光元件el的第二极与所述第二电压端v2之间连通或断开。
142.可选的，所述第一储能电路包括第一电容，所述数据写入电路包括第五晶体管，所述补偿控制电路包括第六晶体管，所述第二初始化电路包括第七晶体管；
143.所述第一电容的第一端与所述驱动电路的控制端电连接，所述第一电容的第二端与第一电压端电连接；
144.所述第五晶体管的控制极与所述第一扫描线电连接，所述第五晶体管的第一极与数据线电连接，所述第五晶体管的第二极与所述驱动电路的第一端电连接；
145.所述第六晶体管的控制极与所述第二扫描线电连接，所述第六晶体管的第一极与所述驱动电路的控制端电连接，所述第六晶体管的第二极与所述驱动电路的第二端电连接；
146.所述第七晶体管的控制极与所述复位控制线电连接，所述第七晶体管的第一极与所述驱动电路的控制端电连接，所述第七晶体管的第二极与所述第二初始电压端电连接。
147.如图5所示，在图3所示的像素电路的至少一实施例的基础上，所述发光元件为有机发光二极管o1；
148.所述第一发光控制电路12包括第一晶体管t1，所述第二发光控制电路13包括第二晶体管t2，所述驱动电路11包括驱动晶体管t0，所述第一初始化电路14包括第三晶体管t3；
149.所述第一晶体管t1的栅极与所述第一发光控制线em1电连接，所述第一晶体管t1的源极与第一高电压端vdd电连接，所述第一晶体管t1的漏极与所述驱动晶体管t0的源极电连接；
150.所述第二晶体管t2的栅极与所述第一发光控制线em1电连接，所述第二晶体管t2的源极与所述驱动晶体管t0的漏极电连接，所述第二晶体管t2的漏极与所述有机发光二极管o1的阳极电连接；所述有机发光二极管o1的阴极与第一低电压端vss电连接；
151.所述第三晶体管t3的栅极与所述第二发光控制线em2电连接，所述第三晶体管t3的源极与所述初始电压端电连接，所述第三晶体管t3的漏极与所述有机发光二极管o1的阳极电连接；所述初始电压端用于提供初始电压vint；
152.所述第一储能电路31包括第一电容c1，所述数据写入电路32包括第五晶体管t5，所述补偿控制电路33包括第六晶体管t6，所述第二初始化电路34包括第七晶体管t7；
153.所述第一电容c1的第一端与所述驱动晶体管t0的栅极电连接，所述第一电容c1的第二端与所述第一高电压端vdd电连接；
154.所述第五晶体管t5的栅极与所述第一扫描线gatep电连接，所述第五晶体管t5的源极与数据线data电连接，所述第五晶体管t5的漏极与所述驱动晶体管t0的源极电连接；
155.所述第六晶体管t6的栅极与所述第二扫描线gaten电连接，所述第六晶体管t6的源极与所述驱动晶体管t0的栅极电连接，所述第六晶体管t6的漏极与所述驱动晶体管t0的
漏极电连接；
156.所述第七晶体管t7的栅极与所述复位控制线reset电连接，所述第七晶体管t7的源极与所述驱动晶体管t0的栅极电连接，所述第七晶体管t7的漏极与所述初始电压端电连接。
157.在图5所示的像素电路的至少一实施例中，所述第三晶体管t3、所述第六晶体管t6和所述第七晶体管t7都为n型薄膜晶体管，所述驱动晶体管t0、所述第一晶体管t1、所述第二晶体管t2、所述第五晶体管t5和所述驱动晶体管都为p型薄膜晶体管，但不以此为限。
158.在图5所示的像素电路的至少一实施例中，第一初始电压端与第二初始电压端为同一初始电压端，但不以此为限。
159.图6所示，本发明如图5所示的像素电路的至少一实施例在工作时，显示周期包括先后设置的初始化阶段t1、补偿阶段t2、发光阶段t3、抑峰阶段t4和复位阶段t5；
160.在初始化阶段t1，gatep和reset提供高电压信号，gaten提供低电压信号，em1和em2都提供高电压信号，t7打开，以将vint写入t0的栅极，以使得在补偿阶段t2开始时，t0能够导通；
161.在补偿阶段t2，gatep和reset提供低电压信号，gaten提供高电压信号，数据线data提供数据电压vdata，em1和em2都提供高电压信号，t5打开，以将vdata写入t0的源极，t6打开，以控制t0的栅极与t0的漏极之间连通；
162.在补偿阶段t2开始时，t0导通，vdata通过t5、t0和t6为c1充电，以提升t0的栅极的电位，直至t0关断，此时t0的栅极的电位为vdata vth，其中，vth为t0的阈值电压；
163.在发光阶段t3，gatep提供高电压信号，reset提供低电压信号，gaten提供低电压信号，em1和em2提供低电压信号，t5关断，t6关断，t1和t2导通，t3关断，t0驱动o1发光；
164.在抑峰阶段t4，gatep提供高电压信号，reset提供低电压信号，gaten提供低电压信号，em1提供高电压信号，em2提供低电压信号，t1和t2关断，t3关断，以能够减小尖峰电流；
165.在复位阶段t5，gatep提供高电压信号，reset提供低电压信号，gaten提供低电压信号，em1和em2提供高电压信号，t3导通，以将vint写入o1的阳极，以控制o1不发光。
166.图7是本发明如图5所示的像素电路的至少一实施例工作时，流过o1的电流的仿真波形图；在图7中，纵轴是流过o1的电流i，横轴是时间t。
167.图8所示的像素电路的至少一实施例与图5所示的像素电路的至少一实施例的区别在于：em1和em2为同一发光控制线，也即，所述第三晶体管t3的栅极与第一发光控制线em1电连接；
168.图8所示的像素电路的至少一实施例还包括通断控制电路20；
169.所述通断控制电路20包括第四晶体管t4；
170.所述第四晶体管t4的栅极与所述第一发光控制线em1电连接，所述第四晶体管t4的源极与所述有机发光二极管o1的阳极电连接，所述第四晶体管t4的漏极与第一低电压端vss电连接。
171.在图8所示的像素电路的至少一实施例在工作时，t4为p型薄膜晶体管，但不以此为限。
172.如图9所示，本发明如图8所示的像素电路的至少一实施例在工作时，显示周期包
括先后设置的初始化阶段t1、补偿阶段t2、发光阶段t3和复位阶段t5；
173.在初始化阶段t1，gatep和reset提供高电压信号，gaten提供低电压信号，em1提供高电压信号，t4关断，t7打开，以将vint写入t0的栅极，以使得在补偿阶段t2开始时，t0能够导通；
174.在补偿阶段t2，gatep和reset提供低电压信号，gaten提供高电压信号，数据线data提供数据电压vdata，em1提供高电压信号，t4关断，t5打开，以将vdata写入t0的源极，t6打开，以控制t0的栅极与t0的漏极之间连通；
175.在补偿阶段t2开始时，t0导通，vdata通过t5、t0和t6为c1充电，以提升t0的栅极的电位，直至t0关断，此时t0的栅极的电位为vdata vth，其中，vth为t0的阈值电压；
176.在发光阶段t3，gatep提供高电压信号，reset提供低电压信号，gaten提供低电压信号，em1提供低电压信号，t5关断，t6关断，t1和t2导通，t4导通，t3关断，t0驱动o1发光；
177.在复位阶段t5，gatep提供高电压信号，reset提供低电压信号，gaten提供低电压信号，em1提供高电压信号，t3导通，t4关断，控制o1的阴极与所述低电压端vss之间断开，此时t3导通，也不会产生尖峰电流。
178.图10是本发明如图8所示的像素电路的至少一实施例工作时，流过o1的电流的仿真波形图；在图10中，纵轴是流过o1的电流i，横轴是时间t。
179.图11所示的像素电路的至少一实施例与图8所示的像素电路的至少一实施例的区别在于：所述第三晶体管t3的栅极与所述第二发光控制线em2电连接。
180.如图12所示，本发明如图11所示的像素电路的至少一实施例在工作时，显示周期包括先后设置的初始化阶段t1、补偿阶段t2、发光阶段t3、抑峰阶段t4和复位阶段t5；
181.在初始化阶段t1，gatep和reset提供高电压信号，gaten提供低电压信号，em1提供高电压信号，t4关断，t7打开，以将vint写入t0的栅极，以使得在补偿阶段t2开始时，t0能够导通；
182.在补偿阶段t2，gatep和reset提供低电压信号，gaten提供高电压信号，数据线data提供数据电压vdata，em1提供高电压信号，t4关断，t5打开，以将vdata写入t0的源极，t6打开，以控制t0的栅极与t0的漏极之间连通；
183.在补偿阶段t2开始时，t0导通，vdata通过t5、t0和t6为c1充电，以提升t0的栅极的电位，直至t0关断，此时t0的栅极的电位为vdata vth，其中，vth为t0的阈值电压；
184.在发光阶段t3，gatep提供高电压信号，reset提供低电压信号，gaten提供低电压信号，em1提供低电压信号，t5关断，t6关断，t1和t2导通，t4导通，t3关断，t0驱动o1发光；
185.在抑峰阶段t4，gatep提供高电压信号，reset提供低电压信号，gaten提供低电压信号，em1提供高电压信号，em2提供低电压信号；t1和t2关断，t3导通，t4关断，控制o1的阴极与所述低电压端vss之间断开，此时即使t3导通，也不会产生尖峰电流；
186.在复位阶段t5，gatep提供高电压信号，reset提供低电压信号，gaten提供低电压信号，em1提供高电压信号，t3导通，t4关断，控制o1的阴极与所述低电压端vss之间断开。
187.图13是本发明如图11所示的像素电路的至少一实施例工作时，流过o1的电流的仿真波形图；在图13中，纵轴是流过o1的电流i，横轴是时间t。
188.本发明至少一实施例所述的像素驱动方法，应用于上述的像素电路，所述像素驱动方法包括：
189.第一发光控制电路在第一发光控制信号的控制下，控制第一电压端与驱动电路的第一端之间连通或断开；
190.第二发光控制电路在所述第一发光控制信号的控制下，控制所述驱动电路的第二端与发光元件的第一极之间连通或断开；
191.第一初始化电路在第二发光控制信号的控制下，控制第一初始电压端提供第一初始电压至所述发光元件的第一极；
192.所述驱动电路在其控制端的电位的控制下，产生流经所述驱动电路的第一端与所述驱动电路的第二端的驱动电流。
193.在本发明实施例所述的像素驱动方法中，第一发光控制电路和第二发光控制电路在第一发光控制线提供的第一发光控制信号的控制下工作，第一初始化电路在第二发光控制线提供的第二发光控制信号的控制下工作，可以将所述第二发光控制信号的脉宽设置为大于所述第一发光控制信号的脉宽，以减小显示尖峰电流。
194.在本发明至少一实施例中，所述第一发光控制信号与所述第二发光控制信号不同；显示周期包括先后设置的发光阶段、抑峰阶段和复位阶段；所述像素驱动方法包括：
195.在发光阶段，第一发光控制电路在第一发光控制信号的控制下，控制第一电压端与驱动电路的第一端之间连通；第二发光控制电路在所述第一发光控制信号的控制下，控制所述驱动电路的第二端与发光元件的第一极之间连通；
196.在所述抑峰阶段和所述复位阶段，第一发光控制电路在第一发光控制信号的控制下，控制第一电压端与驱动电路的第一端之间断开；第二发光控制电路在所述第一发光控制信号的控制下，控制所述驱动电路的第二端与发光元件的第一极之间断开；
197.在所述复位阶段，第一初始化电路在第二发光控制信号的控制下，控制第一初始电压端提供第一初始电压至所述发光元件的第一极。
198.在具体实施时，所述像素电路还包括通断控制电路；所述像素驱动方法还包括：
199.在发光阶段，所述通断控制电路在所述第一发光控制信号的控制下，控制所述发光元件的第二极与第二电压端之间连通；驱动电路驱动发光元件发光；
200.在所述抑峰阶段和所述复位阶段，所述通断控制电路在所述第一发光控制信号的控制下，控制所述发光元件的第二极与所述第二电压端之间断开。
201.可选的，所述像素电路还包括通断控制电路；所述第一发光控制信号与所述第二发光控制信号相同；显示周期包括先后设置的发光阶段和复位阶段；本发明至少一实施例所述的像素驱动方法包括：
202.在发光阶段，第一发光控制电路在第一发光控制信号的控制下，控制第一电压端与驱动电路的第一端之间连通；第二发光控制电路在所述第一发光控制信号的控制下，控制所述驱动电路的第二端与发光元件的第一极之间连通；所述通断控制电路在所述第一发光控制信号的控制下，控制所述发光元件的第二极与第二电压端之间连通；驱动电路驱动发光元件发光；
203.在复位阶段，第一初始化电路在第二发光控制信号的控制下，将第一初始电压端提供的第一初始电压写入所述发光元件的第一极；所述通断控制电路在所述第一发光控制信号的控制下，控制所述发光元件的第二极与第二电压端之间断开。
204.本发明实施例所述的显示装置包括多行多列上述的像素电路。
205.在具体实施时，本发明至少一实施例所述的显示装置还可以包括多行第一发光控制线、多行第二发光控制线和发光控制信号生成模组；所述发光控制信号生成模组包括多行发光控制信号生成电路；
206.第n行发光控制信号生成电路分别与第n行第一发光控制线和第n行第二发光控制线电连接，用于为所述第n行第一发光控制线提供第n行第一发光控制信号，并为第n行第二发光控制线提供第n行第二发光控制信号；
207.n为正整数。
208.本发明至少一实施例所述的显示装置可以通过所述发光控制信号生成模组同时提供相应的第一发光控制信号和相应的第二发光控制信号，可以实现窄边框。
209.在本发明至少一实施例中，如图14所示，所述第n行发光控制信号生成电路的至少一实施例可以包括节点控制电路141、第一输出电路142、第二输出电路143和控制节点控制电路144；
210.所述节点控制电路141分别与第一节点n1和第二节点n2电连接，用于控制所述第一节点n1的电位和所述第二节点n2的电位；
211.所述控制节点控制电路144分别与所述第二节点n2、控制节点n3、第一时钟信号端eck和第四电压端v4电连接，用于在所述第二节点n2的电位和所述第一时钟信号端eck提供的第一时钟信号的控制下，根据所述第一时钟信号和所述第四电压端v4提供的第四电压信号，控制所述控制节点n3的电位；
212.所述第一输出电路142分别与所述第一节点n1、所述第二节点n2、第n行第二发光控制信号端em2(n)、第三电压端v3和第四电压端v4电连接，用于在所述第一节点n1的电位和所述第二节点n2的电位的控制下，控制生成并通过所述第n行第二发光控制信号端em2(n)输出第n行第二发光控制信号；
213.所述第二输出电路143分别与第n行第一发光控制信号端em1(n)、所述第n行第二发光控制信号端em2(n)、所述第一节点n1、第三电压端v3和输出时钟信号端eck2电连接，用于在所述第一节点n1的电位的控制下，控制所述第n行第一发光控制信号端em1(n)与所述第三电压端v3之间连通，并在所述第n行第二发光控制信号的控制下，控制所述第n行第一发光控制信号端em1(n)与所述输出时钟信号端eck2之间连通。
214.在本发明至少一实施例中，所述第三电压端v3可以为第二高电压端，所述第四电压端v4可以为第二低电压端，但不以此为限。
215.如图14所示的第n行发光控制信号生成电路的至少一实施例在工作时，所示第二输出电路143在第一节点n1的电位和所述第n行第二发光控制信号端em2(n)提供的第n行第二发光控制信号的控制下，控制所述第n行第一发光控制信号端em1(n)输出第n行第一发光控制信号。
216.可选的，所述第一输出电路包括第一输出晶体管和第二输出晶体管，所述第二输出电路包括第三输出晶体管和第四输出晶体管；
217.所述第一输出晶体管的控制极与所述第一节点电连接，所述第一输出晶体管的第一极与所述第三电压端电连接，所述第一输出晶体管的第二极与所述第n行第二发光控制信号端电连接；
218.所述第二输出晶体管的控制极与所述第二节点电连接，所述第二输出晶体管的第
一极与所述第四电压端电连接，所述第二输出晶体管的第二极与所述第n行第二发光控制信号端电连接；
219.所述第三输出晶体管的控制极与所述第一节点电连接，所述第三输出晶体管的第一极与所述第三电压端电连接，所述第三输出晶体管的第二极与所述第n行第一发光控制信号端电连接；
220.所述第四输出晶体管的控制极与所述第n行第二发光控制信号端电连接，所述第四输出晶体管的第一极与所述输出时钟信号端电连接，所述第四输出晶体管的第二极与所述第n行第一发光控制信号端电连接。
221.可选的，所述节点控制电路包括第一节点控制子电路和第二节点控制子电路；
222.所述第一节点控制子电路分别与所述控制节点、所述第一节点、所述第二节点、第三电压端和第二时钟信号端电连接，用于在所述第二节点的电位的控制下，控制所述第一节点与所述第三电压端之间连通或断开，在所述第二时钟信号端提供的第二时钟信号和所述控制节点的电位的控制下，控制所述第一节点的电位，并用于维持所述第一节点的电位；
223.所述第二节点控制子电路分别与所述第二时钟信号端、所述第二节点、所述控制节点、所述第三电压端、第一时钟信号端和输入端电连接，用于根据所述第二时钟信号控制所述第二节点的电位，在所述控制节点的电位和所述第二时钟信号的控制下，控制所述第二节点与所述第三电压端之间连通或断开，并用于在所述第一时钟信号的控制下，控制所述输入端与所述第二节点之间连通或断开。
224.在具体实施时，所述节点控制电路可以包括第一节点控制子电路和第二节点控制子电路，第一节点控制子电路控制第一节点的电位，第二节点控制子电路控制第二节点的电位。
225.如图15所示，在图14所示的第n行发光控制信号生成电路的至少一实施例的基础上，所述节点控制电路包括第一节点控制子电路151和第二节点控制子电路152；
226.所述第一节点控制子电路151分别与所述控制节点n3、所述第一节点n1、所述第二节点n2、第三电压端v3和第二时钟信号端ecb电连接，用于在所述第二节点n2的电位的控制下，控制所述第一节点n1与所述第三电压端v3之间连通或断开，在所述第二时钟信号端ecb提供的第二时钟信号和所述控制节点n3的电位的控制下，控制所述第一节点n1的电位，并用于维持所述第一节点n1的电位；
227.所述第二节点控制子电路152分别与所述第二时钟信号端ecb、所述第二节点n2、所述控制节点n3、所述第三电压端v3、第一时钟信号端eck和输入端estv电连接，用于根据所述第二时钟信号控制所述第二节点n2的电位，在所述控制节点n3的电位和所述第二时钟信号的控制下，控制所述第二节点n2与所述第三电压端v3之间连通或断开，并用于在所述第一时钟信号的控制下，控制所述输入端estv与所述第二节点n2之间连通或断开。
228.可选的，所述控制节点控制电路包括第一控制晶体管和第二控制晶体管；
229.所述第一控制晶体管的控制极与所述第二节点电连接，所述第一控制晶体管的第一极与所述第一时钟信号端电连接，所述第一控制晶体管的第二极与所述控制节点电连接；
230.所述第二控制晶体管的控制极与所述第一时钟信号端电连接，所述第二控制晶体管的第一极与所述第四电压端电连接，所述第二控制晶体管的第二极与所述控制节点电连
接；
231.所述第一节点控制子电路包括第三控制晶体管、第一存储电容、第四控制晶体管、第五控制晶体管和第二存储电容；
232.所述第三控制晶体管的控制极与所述第二节点电连接，所述第三控制晶体管的第一极与所述第三电压端电连接，所述第三控制晶体管的第二极与所述第一节点电连接；
233.所述第一存储电容的第一端与所述第一节点电连接，所述第一存储电容的第二端与所述第三电压端电连接；
234.所述第四控制晶体管的控制极与所述第二时钟信号端电连接，所述第四控制晶体管的第一极与所述第五控制晶体管的第二极电连接，所述第四控制晶体管的第二极与所述第一节点电连接；
235.所述第五控制晶体管的控制极与所述控制节点电连接，所述第五控制晶体管的第一极与所述第二时钟信号端电连接；所述第二存储电容的第一端与所述第四控制晶体管的第一极电连接，所述第二存储电容的第二端与所述控制节点电连接；
236.所述第二节点控制子电路包括第六控制晶体管、第七控制晶体管、第八控制晶体管和第三存储电容；
237.所述第六控制晶体管的控制极与所述第一时钟信号端电连接，所述第六控制晶体管的第一极与输入端电连接，所述第六控制晶体管的控制极与所述第二节点电连接；
238.所述第七控制晶体管的控制极与所述控制节点电连接，所述第七控制晶体管的第一极与所述第三电压端电连接，所述第七控制晶体管的第二极与所述第八控制晶体管的第一极电连接；
239.所述第八控制晶体管的控制极与所述第二时钟信号端电连接，所述第八控制晶体管的第二极与所述第二节点电连接；
240.所述第三存储电容的第一端与所述第二节点电连接，所述第三存储电容的第二端与所述第二时钟信号端电连接。
241.如图16所示，在图15所示的第n行发光控制信号生成电路的至少一实施例的基础上，
242.所述控制节点控制电路144包括第一控制晶体管tc1和第二控制晶体管tc2；
243.所述第一控制晶体管tc1的栅极与所述第二节点n2电连接，所述第一控制晶体管tc1的源极与所述第一时钟信号端eck电连接，所述第一控制晶体管tc1的漏极与所述控制节点n3电连接；
244.所述第二控制晶体管tc2的栅极与所述第一时钟信号端eck电连接，所述第二控制晶体管tc2的源极与第二低电压端vgl电连接，所述第二控制晶体管tc2的漏极与所述控制节点n3电连接；
245.所述第一节点控制子电路151包括第三控制晶体管tc3、第一存储电容cst1、第四控制晶体管tc4、第五控制晶体管tc5和第二存储电容cst2；
246.所述第三控制晶体管tc3的栅极与所述第二节点n2电连接，所述第三控制晶体管tc3的源极与所述第二高电压端vgh电连接，所述第三控制晶体管tc3的漏极与所述第一节点n1电连接；
247.所述第一存储电容cst1的第一端与所述第一节点n1电连接，所述第一存储电容
cst1的第二端与所述第一高电压端vgh电连接；
248.所述第四控制晶体管tc4的栅极与所述第二时钟信号端ecb电连接，所述第四控制晶体管tc4的源极与所述第五控制晶体管tc5的漏极电连接，所述第四控制晶体管tc4的漏极与所述第一节点n1电连接；
249.所述第五控制晶体管tc5的栅极与所述控制节点n3电连接，所述第五控制晶体管tc5的源极与所述第二时钟信号端ecb电连接；
250.所述第二存储电容cst2的第一端与所述第四控制晶体管tc4的源极电连接，所述第二存储电容cst2的第二端与所述控制节点n3电连接；
251.所述第二节点控制子电路包括第六控制晶体管tc6、第七控制晶体管tc7、第八控制晶体管tc8和第三存储电容cst3；
252.所述第六控制晶体管tc6的栅极与所述第一时钟信号端eck电连接，所述第六控制晶体管tc6的源极与输入端estv电连接，所述第六控制晶体管tc6的栅极与所述第二节点n2电连接；
253.所述第七控制晶体管tc7的栅极与所述控制节点n3电连接，所述第七控制晶体管tc7的源极与所述第一高电压端vgh电连接，所述第七控制晶体管tc7的漏极与所述第八控制晶体管tc8的源极电连接；
254.所述第八控制晶体管tc8的栅极与所述第二时钟信号端ecb电连接，所述第八控制晶体管tc8的漏极与所述第二节点n2电连接；
255.所述第三存储电容cst3的第一端与所述第二节点n2电连接，所述第三存储电容cst3的第二端与所述第二时钟信号端ecb电连接；
256.所述第一输出电路142包括第一输出晶体管to1和第二输出晶体管to2，所述第二输出电路143包括第三输出晶体管to3和第四输出晶体管to4；
257.所述第一输出晶体管to1的栅极与所述第一节点n1电连接，所述第一输出晶体管to1的源极与所述第二高电压端vgh电连接，所述第一输出晶体管to1的漏极与所述第n行第二发光控制信号端em2(n)电连接；
258.所述第二输出晶体管to2的栅极与所述第二节点n2电连接，所述第二输出晶体管to2的源极与所述第二低电压端vgl电连接，所述第二输出晶体管to2的漏极与所述第n行第二发光控制信号端em2(n)电连接；
259.所述第三输出晶体管to3的栅极与所述第一节点n1电连接，所述第三输出晶体管to3的源极与所述第二低电压端vgl电连接，所述第三输出晶体管to3的漏极与所述第n行第一发光控制信号端em1(n)电连接；
260.所述第四输出晶体管to4的栅极与所述第n行第二发光控制信号端em2(n)电连接，所述第四输出晶体管to4的源极与所述输出时钟信号端eck2电连接，所述第四输出晶体管to4的漏极与所述第n行第一发光控制信号端em1(n)电连接。
261.在图16所示的至少一实施例中，所有的晶体管都为p型薄膜晶体管，但不以此为限。
262.如图17所示，如图16所示的第n行发光控制信号生成电路的至少一实施例在工作时，显示周期包括先后设置的第一阶段s1、第二阶段s2、第三阶段s3、第四阶段s4、第五阶段s5和第六阶段s6；
263.在第一阶段s1，estv提供低电压信号，eck提供高电压信号，ecb提供低电压信号，eck2提供低电压信号，tc6关断，n2的电位维持为低电压，tc3导通，n1的电位为高电压，to1和to3都关断，to2导通，em2(n)输出低电压信号，to4导通，em1(n)与eck2之间连通，em1(n)输出低电压信号；
264.在第二阶段s2，estv提供高电压信号，eck提供低电压信号，ecb提供高电压信号，tc6打开，n2与estv之间连通，n2的电位为高电压，tc3关断，tc2打开，n3的电位为低电压，tc7打开，tc8关断，n1的电位维持为高电压，to1和to2关断，em2(n)维持输出低电压信号，to3关断，to4打开，em1(n)与eckl2之间连通；
265.在第三阶段s3，estv提供高电压信号，eck提供高电压信号，ecb提供低电压信号，eck2提供高电压信号，tc6关断，tc2关断，n3的电位维持为低电压，tc5和tc4打开，以将n1的电位拉低；tc7和tc8打开，n2的电位为高电压，to1和to3都打开，to2关断，em2(n)输出高电压信号，to4关断，em1(n)输出高电压信号；
266.在第四阶段s4，estv提供高电压信号，eck提供低电压信号，ecb提供高电压信号，eck2提供高电压信号，tc6打开，n2的电位为高电压，tc1关断，n3的电位维持为低电压，tc7打开，tc8关断，tc2打开，n3的电位为低电压；tc3关断，tc5导通，tc4关断，n1的电位维持为低电压，to1和to3都打开，to2关断，em2(n)输出高电压信号，to4关断，em1(n)输出高电压信号；
267.在第五阶段s5，estv提供低电压信号，eck提供高电压信号，ecb提供低电压信号，eck2提供高电压信号，tc6关断，n3的电位维持为低电压，tc7和tc8都打开，n2的电位为高电压，tc4和tc5都打开，n1的电位为低电压，to1和to3打开，to2关断，em2(n)输出高电压信号，to4关断，em1(n)提供高电压信号；
268.在第六阶段s6，estv提供低电压信号，eck提供低电压信号，ecb提供高电压信号，eck2提供低电压信号，tc2打开，n3的电位为低电压，tc6打开，n2的电位为低电压，tc3打开，n1的电位为高电压，to1打开，to2关断，em2(n)输出低电压信号，to3关断，to4打开，em1(n)输出低电压信号。
269.本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
270.以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。